CN109119415A - 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片 - Google Patents

具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片 Download PDF

Info

Publication number
CN109119415A
CN109119415A CN201810650494.6A CN201810650494A CN109119415A CN 109119415 A CN109119415 A CN 109119415A CN 201810650494 A CN201810650494 A CN 201810650494A CN 109119415 A CN109119415 A CN 109119415A
Authority
CN
China
Prior art keywords
chip
die
integrated circuit
circuit device
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810650494.6A
Other languages
English (en)
Other versions
CN109119415B (zh
Inventor
J.鲍姆加特尔
B.艾青格
O.黑尔蒙德
J.T.路德维希
I.莫德
I.穆里
A.森格
D.佐默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109119415A publication Critical patent/CN109119415A/zh
Application granted granted Critical
Publication of CN109119415B publication Critical patent/CN109119415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片。一种集成电路器件，包括：芯片管芯，其具有带有第一厚度的第一区域，该第一区域围绕带有第二厚度的第二区域，所述第一厚度大于所述第二厚度，所述芯片管芯具有前侧和背侧；至少一个无源电部件，其在前侧上以在第一区域中的芯片管芯中或者其上方中的至少一种来提供；以及至少一个有源电部件，其在前侧上以在第二区域中的芯片管芯中或者其上方中的至少一种来提供。

Description

具有芯片边缘稳定结构的包括有源电部件和无源电部件的单 片集成芯片
技术领域
各种实施例一般涉及无源电部件和有源电部件在薄和超薄硅半导体器件上的单片集成。
背景技术
典型地，在针对功率应用的电路中使用的有源部件（例如，晶体管和二极管）和无源部件（例如，电容器、电感器、电阻器）形成在分离的分立封装中。尽管诸如电容器的无源部件可以在芯片级实现，但是大电容器难以与功率器件（例如，绝缘栅双极型晶体管）集成或者集成成本高。当前，有两种方式在与半导体器件相同的管芯上集成电容器。一种方案依赖于电容性结构到芯片管芯中的垂直集成，这需要向芯片管芯中刻蚀深沟槽。更大的电容需要更深的沟槽。然而，用于功率器件的芯片管芯应该尽可能薄以实现低RDSon和有利的热行为。第二种方案依赖于电容性结构到芯片管芯中的横向集成。然而，这种方案需要在芯片管芯的大区域上方形成金属层，这是占空间的并且成本非常高。
发明内容
在各种实施例中，提供了一种集成电路器件。该集成电路器件包括：芯片管芯，其具有带有第一厚度的第一区域，该第一区域围绕带有第二厚度的第二区域，第一厚度大于第二厚度，芯片管芯具有前侧和背侧；至少一个无源电部件，其在前侧上以在第一区域中的芯片管芯中或者其上方中的至少一种来提供；以及至少一个有源电部件，其在前侧上以在第二区域中的芯片管芯中或者其上方中的至少一种来提供。
附图说明
在绘图中，贯穿不同的视图，相似的参考字符一般是指相同的部分。绘图未必是按比例的，重点反而一般被放在说明本发明的原理上。在以下描述中，参考以下绘图来描述本发明的各种实施例，在所述绘图中：
图1A是根据各种实施例的具有至少一个有源电部件和至少一个无源电部件的单片集成电路器件的横截面视图；
图1B是指示芯片管芯的具有不同厚度的区域的图1A的集成电路器件的顶视图；
图2A是根据各种实施例的具有第一电路、第二电路和一个或多个无源电部件的单片集成电路器件的横截面视图；
图2B是指示芯片管芯的具有不同厚度的区域的图2A的集成电路器件的顶视图；
图3示出根据各种实施例的用于制造具有在第一区域中的一个或多个有源电部件和在第二区域中的一个或多个无源电部件的单片集成电路的流程图；
图4A-4F是根据各种实施例的在形成具有一个或多个有源电部件和一个或多个无源电部件的单片集成电路时的各种阶段中的芯片管芯的半导体衬底的横截面视图；
图5示出具有用印刷铜填充的30 µm深凹陷的半导体晶片的横截面视图；
图6A-6B示出比较具有用印刷铜填充的凹陷的半导体晶片与具有用电镀铜填充的凹陷的半导体晶片之间的晶片弯曲度（wafer bow）的量的两个图表；以及
图7A-7E是根据各种实施例的在形成具有一个或多个有源电部件和一个或多个无源电部件的单片集成电路时的各种阶段中的芯片管芯的横截面视图。
具体实施方式
以下参考附图更详细地解释本发明的各种实施例。然而，本发明不限于具体描述的实施例，而是可以更适当地修改和更改。组合一个实施例的各个特征和特征组合与另一个实施例的特征和特征组合以便实现根据本发明的另外的实施例位于本发明的范围之内。
在各图中，同样的元件设有相同或相似的参考符号。省去对这些元件的重复描述以便避免重复。
将以下面给出的示例为基础来阐明此处呈现的基本原理。
根据各种实施例，提供了集成在单片硅芯片上的一个或多个集成电路和一个或多个无源部件，所述单片硅芯片具有厚芯片边缘结构以用于机械稳定性并且用于形成一个或多个无源部件。
根据各种实施例，可以沿着芯片管芯的外边缘提供支撑结构以便实现稳定的芯片管芯，其具有不同厚度的区域使得形成在较厚区域中或者其上方的一个或多个无源电部件（例如，电容器、电阻器、电感器等）和形成在较薄区域中或者其上方的一个或多个有源电部件（例如，功率晶体管和二极管）可以被集成到单片芯片中。
根据各种实施例，可以处理芯片管芯以从芯片管芯的背侧去除芯片管芯的一个或多个部分而保持芯片管芯的边缘完好无损以便在晶片的外边缘上提供至少支撑结构（例如，环）。
根据各种实施例，可以从芯片管芯的背侧去除半导体材料以在芯片管芯上创建不同厚度的区域，同时维持芯片管芯的前侧上的平坦表面并使对芯片管芯的结构完整性的影响最小化。
图1A是根据各种实施例的具有至少一个有源电部件和至少一个无源电部件的单片集成电路器件1的横截面视图。集成电路器件1可以例如是半导体芯片或者其一部分。在图1A中示出的集成电路器件1包括芯片管芯10，所述芯片管芯10在芯片管芯的内部具有厚度dI并且在芯片管芯的外部具有厚度dO。至少一个有源电部件20可以设置在芯片管芯的内部中，并且至少一个无源电部件30可以设置在芯片管芯的外部中。集成电路器件1还包括支撑层40、前侧金属层50和绝缘体55。至少一个有源电部件20可以是功率晶体管。至少一个无源电部件可以是电容器。
图1B是指示芯片管芯10的具有不同厚度的区域的集成电路器件1的顶视图。参考图1A-1B，芯片管芯10的内（凹陷）区域12中的芯片管芯的厚度dI薄于围绕内区域12的芯片管芯10的边界（支撑）区域14中的芯片管芯的厚度dO。例如，dI可以小于大约20 µm，并且dO可以在从大约20 µm到大约100 µm的范围内。在各种实施例中，dI可以在从大约2 µm到大约20µm的范围内。因此，芯片管芯10可以容纳诸如晶体管和二极管的有源部件和诸如电容器、电感器和电阻器的无源部件两者，所述有源部件需要在内区域12中的薄衬底，所述无源部件需要在边界区域14中的较厚衬底。在各种实施例中，一个或多个无源电部件30可以在边界区域14中的芯片管芯10中或者其上方形成，并且一个或多个有源电部件20可以在内区域12中的芯片管芯10中或者其上方形成。
参考图1A，芯片管芯10包括在芯片管芯10的背侧上的腔17（由点线框指示），其对应于芯片管芯10的内区域12。腔17具有背对芯片管芯10的前侧的开口。芯片管芯10的在内区域12中的部分形成腔17的顶部（roof）19。芯片管芯10的在边界区域14中的部分形成在芯片边缘周围的支撑顶部19的支撑结构15。支撑结构15可以是至少10µm深。支撑结构15可以形成腔17的侧壁。侧壁可以是直立的或者锥形的。腔17的深度可以在从大约10 µm到大约190 µm的范围内。
支撑结构15提供芯片管芯机械稳定性。可以依据顶部19的面积和厚度来配置支撑结构15的宽度和厚度。尺寸还可以依据在支撑结构15中或者其上方提供的一个或多个无源电元件的大小。例如，如果顶部的厚度可以在从大约1 µm到大约50 µm的范围内，则支撑结构的厚度可以在从大约25 µm到大约200 µm的范围内。例如，如果顶部的厚度可以在从大约1 µm到大约10 µm的范围内，则支撑结构的厚度可以在从大约15 µm到大约200 µm的范围内。例如，如果顶部的厚度可以在从大约1 µm到大约5 µm的范围内，则支撑结构的厚度可以在从大约10 µm到大约200 µm的范围内。例如，支撑结构的宽度可以在从大约1 µm到大约1cm的范围内。例如，支撑结构的宽度可以在从大约5 µm到大约500 µm的范围内。
为了附加的机械稳定性，可以用材料填充腔17以形成支撑层40。由于支撑层40设置在芯片管芯10的其中形成一个或多个有源部件的部分下面，所以用在支撑层中的材料可以是诸如金属的导热材料使得支撑层还可以充当用于一个或多个有源部件的热沉。用在支撑层中的材料也可以是诸如金属的导电材料，使得支撑层还可以电耦合到至少一个有源电部件和/或至少一个无源电部件，并且可以充当用于芯片管芯10的背侧上的栅极、源极或漏极的连接层或电接触。在各种实施例中，腔17可以沉积有诸如多孔铜的不同形式的低应力金属，其可以通过喷涂、电镀或印刷来沉积。支撑层的厚度依据所使用的金属。铜支撑层应该是至少1 µm厚。
本文中描述的芯片管芯10可以由任何适合的半导体材料制成。这样的材料的示例包括以下各项而不限于以下各项：诸如硅（Si）的元素半导体材料和其他IV族化合物半导体材料。适合的材料也可以包括氮化镓（GaN）和碳化硅（SiC）。芯片管芯10可以包括半导体衬底层或具有外延层的半导体衬底层。
可以使用任何适合且公知的半导体制造技术来制作至少一个有源电部件20和至少一个无源电部件30。至少一个有源电部件20可以例如是晶体管或二极管。在各种实施例中，至少一个有源电部件20可以是包括一个或多个IGBT晶体管的功率器件。在各种实施例中，它可以是诸如驱动器电路的集成电路。
至少一个无源部件30可以是电容器，诸如使用任何适合且公知的半导体技术而制作在支撑结构15中的深沟槽电容器。例如，可以通过形成沟槽、在沟槽中沉积一层传导材料、然后在沟槽中沉积一层绝缘物（介电材料）、然后在沟槽中沉积另一层传导材料而在支撑结构15中创建深沟槽电容器。
可以使用具有极高沟槽纵横比的深沟槽电容器的紧密包装的阵列来实现具有增加的电容的电容器。沟槽的深度的范围可以从大约20 µm到大约50 µm。每个沟槽可以具有范围从大约20：1到大约120：1的高纵横比。可以通过刻蚀衬底来形成沟槽。在各种实施例中，可以在具有100 µm的深度的支撑结构15中刻蚀50 µm深沟槽。
在各种实施例中，前侧金属层50可以具有在从大约20 µm到大约100 µm的范围内的厚度。在其他实施例中，前侧金属层50可以具有在从大约10 µm到大约20 µm的范围内的厚度。在另外的实施例中，前侧金属层50可以具有在从大约1 µm到大约10 µm的范围内的厚度。
绝缘体55可以由具有对应于前侧金属层50的厚度的厚度的酰亚胺制成。绝缘体55可以用于隔离前侧金属层50的各部分。
可以通过任何适合且公知的互连方法来耦合不同层和电部件。例如，可以使用硅通孔（TSV）来创建穿过芯片的主体的垂直连接以用于各种互连。可以使用TSV来组合无源部件与有源部件电路。还可以使用TSV来将多个有源部件电路连接在一起。
在各种实施例中，芯片管芯可以具有在芯片管芯的背侧上的多个凹陷以及在外边缘上以及跨芯片管芯的部分提供的支撑结构。在各种实施例中，集成电路器件可以具有包括具有不同厚度的多个区域的芯片管芯。图2A是根据各种实施例的具有第一电路、第二电路和一个或多个无源电部件的单片集成器件101的横截面视图。图2B是指示芯片管芯110的具有不同厚度的区域的集成电路器件101的顶视图。
参考图2A和2B，芯片管芯110包括在芯片管芯110的背侧上的腔117a和117b（由点线框指示），其分别对应于芯片管芯110的内区域112a和112b。腔117a和117b具有背对芯片管芯110的前侧的开口。芯片管芯110的在内区域112a中的部分形成腔117a的顶部119a。芯片管芯110的在内区域112b中的部分形成腔117b的顶部119b。芯片管芯110的在芯片边缘周围和在腔117a和117b周围的边界区域114中的部分形成支撑结构115，其包括支撑顶部119a和119b的至少一个横梁116。支撑结构115可以是至少10 µm深。支撑结构115可以形成腔117a和117b的侧壁。侧壁可以是直立的或者锥形的。腔117a和117b可以沉积有材料以分别形成支撑层140a和140b。在各种实施例中，腔117a和117b可以沉积有不同形式的低应力金属，诸如例如多孔铜。
参考图2A-2B，芯片管芯110的内区域112a和112b中的芯片管芯的厚度dI薄于围绕内区域112a和112b的芯片管芯110的边界区域114中的芯片管芯的厚度dO。例如，dI可以小于大约20 µm，并且dO可以在从大约20 µm到大约200 µm的范围内。芯片管芯110的在芯片边缘周围以及跨芯片管芯的部分的边界区域114中的部分形成具有至少一个横梁116的支撑结构115。具有横梁116的支撑结构115可以提供具有附加扭转稳定性的更大芯片管芯。可以依据内区域112a和112b中的芯片管芯110的面积和厚度来配置支撑结构115的不同部分的宽度和厚度。例如，横梁116的宽度和厚度可以不同于支撑结构115的沿着芯片管芯110的外边缘的部分的宽度和厚度。横梁116也可以隔离有源部件区域并且为无源电部件提供附加的区域。在支撑结构115中可以存在多个横梁116。支撑结构115的横梁116可以平行于彼此或者可以与彼此交叉。
在图2A中示出的集成电路器件101包括：设置在芯片管芯110在内区域112a中的部分中或者其上方的电路120a，设置在芯片管芯110在内区域112b中的部分中或者其上方的电路120b，以及设置在芯片管芯110在边界区域114中的部分中或者其上方的至少一个无源电部件130。集成电路器件101还包括支撑层140a和140b、前侧金属层150、多个绝缘体155以及至少一个硅通孔（TSV）160。在各种实施例中，电路120a可以是功率晶体管、电路120b可以是驱动器电路、并且至少一个无源电部件130可以是至少一个深沟槽电容器。
在各种实施例中，一个或多个无源电部件可以形成在边界区域114中的芯片管芯110中（即，在包括至少一个横梁116的支撑结构115中或者其上方），并且一个或多个有源电部件可以形成在内区域112a和112b中的芯片管芯110中（即，在顶部119a和119b中或者其上方）。在各种实施例中，内区域112a中的芯片管芯110的厚度并且可以不同于内区域112b中的芯片管芯110的厚度。多个深沟槽电容器130a-c可以形成在边界区域114中的半导体衬底中。
在各种实施例中，芯片管芯在背侧上可以具有多于两个腔。
可以使用许多不同的工艺来产生具有在芯片管芯上的一个或多个有源部件和一个或多个无源部件的单片集成电路器件，所述芯片管芯具有在芯片管芯的背侧上的一个或多个凹陷以及至少在芯片管芯的边缘上提供的支撑结构。在图3中示出一个可能的工艺流程，其示出根据各种实施例的用于制造具有在第一区域中的一个或多个有源电部件和在第二区域中的一个或多个无源电部件的单片集成电路的工艺流程图300。可以通过适合且公知的光刻技术的组合来形成具有不同厚度的区域的芯片管芯。关于半导体晶片的芯片管芯描述该工艺流程。通过将对于单个芯片管芯的图案化延伸到对于晶片的适合和适当的图案化，该工艺流程可以应用于整个晶片。图4A-4F是根据各种实施例的在形成具有一个或多个有源电部件和一个或多个无源电部件的单片集成电路时的各种阶段中的芯片管芯的横截面视图。
在310处，可以在芯片管芯的前侧表面以下形成图案化的掩埋刻蚀停止层410。图案化的掩埋刻蚀停止层410指示在哪里将形成较薄芯片管芯的区域和较厚芯片管芯的区域。可以提供较薄芯片管芯以用于形成有源部件，并且可以提供较厚芯片管芯以用于形成无源部件。例如，图1B和2B是指示芯片管芯的具有不同厚度的区域的集成电路器件的顶视图。这些区域对应于针对芯片管芯中的掩埋刻蚀停止层的图案。如在图1B中示出的，具有掩埋刻蚀停止层410的芯片管芯的区域12对应于其中可以形成有源部件的芯片管芯的区域。在背侧表面与掩埋刻蚀停止层410之间的硅衬底将在随后的工艺中被刻蚀掉以减小衬底的厚度并且在芯片管芯的背侧上形成至少一个腔。在各种实施例中，可以存在用于有源部件的一个或多个区域。例如，参考图2B，具有掩埋刻蚀停止层410的芯片管芯的区域112a和112b对应于其中可以形成有源部件的芯片管芯的区域。具有掩埋刻蚀停止层的区域可以是任何形状，并且不限于矩形形状。例如，它可以是六角形或者圆形的。在各种实施例中，可以对任何数量的区域进行图案化以具有掩埋刻蚀停止层。
参考图1B和2B，芯片管芯的不具有掩埋刻蚀停止层的区域14和114对应于芯片管芯的其中可以形成无源部件的区域。在各种实施例中，这些区域可以沿着芯片管芯的周界边缘。参考图1B，区域14可以是在芯片管芯的边缘周围的环。在各种实施例中，其中可以形成无源部件的区域可以包括在芯片管芯的边缘周围的环以及邻近于芯片管芯的腔的任何区域。参考图2B，区域114可以包括在芯片管芯的边缘周围的环以及与区域112a和112b接界的条带。
图4A示出具有图案化的掩埋刻蚀停止层410的芯片管芯400。可以使用任何适合且公知的半导体制造技术来形成图案化的掩埋刻蚀停止层。例如，可以将掩埋刻蚀停止层实现为高掺杂层（例如，硼掺杂p+层）。作为另一个示例，掩埋刻蚀停止层可以是通过外延横向过度生长（ELO）工艺形成的掩埋氧化物层，在所述外延横向过度生长（ELO）工艺中氧化物小岛被掩埋在外延层下面，或者它可以是通过注氧隔离（SIMOX）工艺形成的掩埋氧化物层，所述注氧隔离（SIMOX）工艺使用氧离子束注入工艺然后高温退火以创建掩埋SiO2层。
在320处，可以使用任何适合且公知的半导体制造技术来形成包括在芯片管芯400的前侧402上的有源和无源电部件的电结构。例如，可以通过标准工作流程来实现在前侧402上的所有电结构。标准工作流程可以包括形成外延层以制备衬底的前表面，使用光刻技术来在衬底上图案化各个电部件以及形成金属互连层。
应该具有较薄衬底的有源电部件430可以形成在芯片管芯的包含掩埋刻蚀停止层410的部分中。应该具有较厚衬底的无源电部件420可以形成在芯片管芯的剩余部分中。参考图4B，可以在芯片管芯的其中存在掩埋刻蚀停止层410的部分中或者其上方形成一个或多个有源部件（例如，晶体管），并且可以在芯片管芯的沿着芯片边缘的部分或者芯片管芯的其中没有掩埋刻蚀停止层410的任何其他部分中形成一个或多个无源部件（例如，深沟槽电容器）。一个或多个深沟槽电容器中的每个可以具有多个沟槽。依据所使用的刻蚀工艺，也可以将芯片管芯的形成支撑结构的侧壁406的部分刻蚀掉。因此，形成在芯片管芯的支撑结构中的第一和最后沟槽可以形成芯片管芯的边缘面或者腔的侧壁的部分。可以形成第一和最后沟槽使得它们耐随后的硅衬底刻蚀技术以充当垂直刻蚀停止层。
可以在电部件420和430以上形成前侧金属层450。可以使用酰亚胺455来分离前侧金属层并且确保电绝缘。它通常用于芯片边缘结构中的电压终止。
可以使用硅通孔（TSV）来创建穿过芯片主体的垂直连接以用于各种互连。可以使用TSV来组合无源部件与有源部件电路。也可以使用TSV来将多个有源部件电路连接在一起。
在330处，在处理芯片管芯的背侧时，芯片管芯的前侧可以用粘合剂安装在提供机械支撑的玻璃载体460上。在安装芯片管芯以后，可以对芯片管芯400的整个背侧进行减薄。例如，可以通过可以使用的任何适合且公知的背侧研磨方法来对背侧进行研磨。在这个工艺处，半导体衬底的厚度遍及芯片管芯是均匀的，并且可以在从大约10 µm到大约100 µm的范围内。在各种实施例中，厚度可以在从大约100 µm到大约200 µm的范围内。
在340处，可以使用背侧光刻工艺来刻蚀掉在芯片管芯的背侧上的某些区域中的硅衬底。可以在芯片管芯的背侧上形成图案化的耐刻蚀层。可以使用图案化的耐刻蚀层来掩蔽芯片管芯的包含无源部件的区域或者将用作支撑结构。例如，参考图4C，可以用刻蚀停止层470来对沿着芯片边缘的区域进行掩蔽。接下来，可以去除在背侧表面的未掩蔽部分与掩埋刻蚀停止层410之间的硅衬底以在衬底的背侧上形成凹陷405并且在芯片管芯的边缘周围形成支撑结构404。例如，可以使用等离子体刻蚀工艺来去除未被刻蚀停止层470保护的区域中的大部分体块硅。利用刻蚀停止抗蚀剂的随后的湿法化学工艺侵蚀所有打开的硅区域并且在掩埋的刻蚀停止层410处停止。可以将支撑结构404的侧壁406配置成耐刻蚀工艺。例如，参考图4B-4D，其中在支撑结构404中形成深沟槽电容器，可以用耐刻蚀材料填充深沟槽电容器的第一和最后沟槽。当完成刻蚀时，可以通过不同的刻蚀剂去除掩埋刻蚀停止层410和刻蚀停止层470。
在350处，可以在衬底的背侧上沉积扩散阻挡层470。适合的扩散阻挡物沉积方法包括溅射。如在图4E中示出的，可以将扩散阻挡层施加到衬底背侧上的任何暴露硅表面。扩散阻挡层防止金属离子从金属化层扩散到硅衬底中。可以由钨、氮化钨或氮化钛来形成阻挡层。
在360处，可以填充芯片管芯的背侧上的任何凹陷以形成用于减薄的衬底的支撑层。在各种实施例中，支撑层还可以起用于形成在减薄的衬底上的一个或多个有源部件的热沉的作用。在各种实施例中，支撑层还可以起用于一个或多个有源部件的电接触的作用。如在图4F中示出的，可以用低应力金属诸如例如铜（包括多孔铜490）来沉积在芯片管芯的背侧上的凹陷405。适合的沉积方法包括喷涂、丝网印刷或电镀（流电沉积）。可以完全填充或者部分填充凹陷。
铜膏印刷可以是针对电镀的适合替换方案，尤其在需要厚铜层（高达100µm）的情况下。可以通过模板或丝网中的预定义孔径将铜膏沉积到芯片管芯的凹陷中。例如，一个实验示出这个工艺适合于填充具有大于200x200 µm2的面积和至少30 µm的深度的凹陷。图5示出包括在支撑结构之间的多个凹陷中的印刷铜的半导体晶片，其中凹陷是30 µm深。
可以在利用大约240°C与大约400°C之间的最大温度的随后的固化工艺中由印刷铜层形成传导的多孔铜网络。因为归因于安装粘合剂的较低熔化温度在玻璃载体上的高温处理是困难的，所以该高温固化工艺可以仅仅在焊接期间的芯片级上或者在直至240°C的晶片级上实现。用以去除有机溶剂的玻璃载体上的第一固化工艺可以通过在200°C以下的温度来完成，这对于胶合剂而言不太关键。图6A-6B示出比较具有用印刷铜填充的凹陷的半导体晶片和具有用电镀铜填充的凹陷的半导体晶片之间的晶片弯曲度的量的两个图表。如在图6A和6B中示出的，由于结果产生的铜层的多孔结构，在热循环期间的晶片弯曲度被减小了高达90%，这对于薄硅衬底尤其重要。
印刷铜也可以用作热沉或电连接器。电镀铜比印刷铜具有更好的电导率和热导率。印刷铜的电导率和热导率是与电镀铜的电导率和热导率相比的大约50%，但是热容的减小可以通过增加层厚度被抵消。
依据金属化工艺，扩散阻挡层470可以被薄传导膜（“种子层”）覆盖，其与前侧金属层连接以实现到外部功率源的连续电接触。范围从大约150 nm到大约300 nm厚的铜种子层应该是足够的。凹陷的侧壁的纵横比应该适合用于溅射扩散阻挡层和种子层两者。
在各种实施例中，工艺300或者相似的工艺可以用来提供在芯片管芯的背侧上具有一个或多个腔的芯片管芯。
在各种实施例中，用来从芯片管芯的背侧中的某些区域去除半导体材料的背侧光刻技术也可以用于管芯分离以将晶片划分成各个芯片。图7A-7E是根据各种实施例的在形成具有一个或多个有源电部件和一个或多个无源电部件的单片集成电路时的各种阶段中的芯片管芯的横截面视图。点线框指示两个芯片管芯的边缘。参考图7B，由于没有背侧抗蚀剂层来掩蔽在两个芯片管芯之间的半导体材料的部分，所以可以使用等离子体刻蚀来去除该区中的体块硅。参考图7C，由于在切口区域（即，在两个芯片管芯之间的半导体材料的部分）中没有掩埋刻蚀停止层，所以可以使用湿法刻蚀来去除完全分离两个芯片管芯的切口区域中的剩余硅。
根据各种实施例，至少一个有源电部件（例如，晶体管）和至少一个无源电部件（例如，电阻器、电感器或电容器）均被单片集成在半导体器件中。
在下文中，将说明本公开的各种方面：
示例1是一种集成电路器件，包括：芯片管芯，其具有带有第一厚度的第一区域，该第一区域围绕带有第二厚度的第二区域，所述第一厚度大于所述第二厚度，所述芯片管芯具有前侧和背侧；至少一个无源电部件，其在前侧上以在第一区域中的芯片管芯中或者其上方中的至少一种来提供；以及至少一个有源电部件，其在前侧上以在第二区域中的芯片管芯中或者其上方中的至少一种来提供。
在示例2中，示例1的主题可以可选地包括支撑层，其在远离前侧的方向上设置于背侧上的第二区域中的芯片管芯上或者其上方。
在示例3中，示例1或2中的任一项的主题可以可选地包括：所述至少一个无源电部件是至少一个深沟槽电容器。
在示例4中，示例1-3中的任一项的主题可以可选地包括：所述至少一个有源电部件是至少一个功率晶体管。
在示例5中，示例1-4中的任一项的主题可以可选地包括：所述支撑层的厚度是至少大约1 µm。
在示例6中，示例2-5中的任一项的主题可以可选地包括：所述支撑层是金属层。
在示例7中，示例1-6中的任一项的主题可以可选地包括：所述第二厚度在从大约2µm到大约20 µm的范围内。
在示例8中，示例1-7中的任一项的主题可以可选地包括：所述第一厚度的范围从大约10 µm到大约100 µm。
在示例9中，示例2-8中的任一项的主题可以可选地包括：所述金属层是低应力金属。
在示例10中，示例2-9中的任一项的主题可以可选地包括：所述金属层电耦合到所述至少一个有源电部件或所述至少一个无源电部件中的至少一个。
在示例11中，示例1-10中的任一项的主题可以可选地包括：所述第一区域中的芯片管芯包括所述芯片管芯的周界。
示例12是一种集成电路器件，包括：芯片管芯，其包括在芯片管芯的背侧上的至少一个凹陷，所述至少一个凹陷包括顶部和围绕所述至少一个凹陷的支撑结构的至少部分；至少一个有源电部件，其以在所述芯片管芯的包括顶部的部分的前侧中或者其上方中的至少一种形成；至少一个无源电部件，其以在所述芯片管芯的包括所述支撑结构的部分的前侧中或者其上方中的至少一种形成。
在示例13中，示例12的主题可以可选地包括设置在至少一个凹陷中的支撑层。
在示例14中，示例12或13中的任一项的主题可以可选地包括：所述至少一个无源电部件是至少一个深沟槽电容器。
在示例15中，示例12-14中的任一项的主题可以可选地包括：所述至少一个有源电部件是至少一个晶体管。
在示例16中，示例13-15中的任一项的主题可以可选地包括：所述支撑层是金属层。
在示例17中，示例12-16中的任一项的主题可以可选地包括：所述顶部的厚度在从大约2 µm到大约20 µm的范围内。
在示例18中，示例12-17中的任一项的主题可以可选地包括：所述芯片管芯的厚度在从大约10 µm到大约200 µm的范围内。
在示例19中，示例13-18中的任一项的主题可以可选地包括：所述金属层电耦合到所述至少一个有源电部件或所述至少一个无源电部件中的至少一个。
在示例20中，示例12-19中的任一项的主题可以可选地包括：所述至少一个凹陷的深度在从大约10 µm到大约190 µm的范围内。
在示例21中，示例12-20中的任一项的主题可以可选地包括：所述支撑结构的宽度在从大约1 µm到大约1 cm的范围内。
在示例22中，示例12-21中的任一项的主题可以可选地包括：所述金属层是多孔铜。
示例23是一种处理具有前侧和背侧的芯片管芯的方法，包括：以在第一区域中的芯片管芯的前侧中或者其上方中的至少一种形成有源部件，以在第二区域中的芯片管芯的前侧中或者其上方中的至少一种形成无源部件，以及在所述第一区域中的芯片管芯的背侧中形成凹陷。
在示例24中，示例23的主题可以可选地包括：形成凹陷进一步包括：将所述芯片管芯的前侧安装到玻璃载体上以及对所述芯片管芯的背侧进行研磨直到所述芯片管芯的厚度在大约20到大约200 µm的范围内为止。
在示例25中，示例23或24中的任一项的主题可以可选地包括在所述凹陷中形成支撑层。
在示例26中，示例25的主题可以可选地包括：形成支撑层包括将低应力金属沉积到所述凹陷中。
在示例27中，示例23-26中的任一项的主题可以可选地包括在半导体衬底的背侧上施加扩散阻挡层。
在示例28中，示例23-27中的任一项的主题可以可选地包括：在所述芯片管芯的前侧表面上或者其以下提供图案化的掩埋刻蚀停止层，所述图案化的掩埋刻蚀停止层掩蔽所述第一区域并且暴露所述第二区域；在所述芯片管芯的背侧表面上提供图案化的刻蚀停止层，所述图案化的刻蚀停止层掩蔽所述第二区域并且暴露所述第一区域；去除所述芯片管芯的在所述第一区域中的所述图案化的掩埋刻蚀停止层与所述背侧表面之间的至少部分；以及去除所述图案化的掩埋刻蚀停止层以及所述图案化的刻蚀停止层。
在示例29中，示例23-28中的任一项的主题可以可选地包括：形成无源部件进一步包括在所述第二区域中的芯片管芯的前侧中形成沟槽。
在示例30中，示例23-29中的任一项的主题可以可选地包括：所述第一区域被所述第二区域环绕。
在示例31中，示例23-30中的任一项的主题可以可选地包括：所述第二区域包括所述芯片管芯的边缘。
在示例32中，示例31的主题可以可选地包括：所述第二区域进一步包括所述芯片管芯的内部。
虽然已经参考具体实施例特别示出和描述了本发明，但是本领域技术人员应该理解的是，在不脱离如由所附权利要求所限定的本发明的精神和范围的情况下，可以在其中做出形式和细节方面的各种改变。本发明的范围因此由所附权利要求所指示，并且因此旨在涵盖落在权利要求的等同物的意义和范围之内的所有改变。

Claims (32)

1.一种集成电路器件，包括：
芯片管芯，其具有带有第一厚度的第一区域，该第一区域围绕带有第二厚度的第二区域，所述第一厚度大于所述第二厚度，所述芯片管芯具有前侧和背侧；
至少一个无源电部件，其在前侧上以在第一区域中的芯片管芯中或者其上方中的至少一种来提供；以及
至少一个有源电部件，其在前侧上以在第二区域中的芯片管芯中或者其上方中的至少一种来提供。
2.根据权利要求1所述的集成电路器件，进一步包括支撑层，其在远离前侧的方向上设置于背侧上的第二区域中的芯片管芯上或者其上方。
3.根据权利要求1所述的集成电路器件，
其中，所述至少一个无源电部件是至少一个深沟槽电容器。
4.根据权利要求1所述的集成电路器件，
其中，所述至少一个有源电部件是至少一个功率晶体管。
5.根据权利要求2所述的集成电路器件，
其中，所述支撑层是至少大约1 µm。
6.根据权利要求1所述的集成电路器件，
其中，所述支撑层包括金属层。
7.根据权利要求1所述的集成电路器件，
其中，所述第二厚度在从大约2 µm到大约20 µm的范围内。
8.根据权利要求1所述的集成电路器件，
其中，所述第一厚度在从大约10 µm到大约200 µm的范围内。
9.根据权利要求6所述的集成电路器件，
其中，所述金属层包括低应力金属。
10.根据权利要求6所述的集成电路器件，
其中，所述金属层电耦合到所述至少一个有源电部件或所述至少一个无源电部件中的至少一个。
11.根据权利要求1所述的集成电路器件，
其中，在所述第一区域中的芯片管芯包括所述芯片管芯的周界。
12.一种集成电路器件，包括：
芯片管芯，其包括在所述芯片管芯的背侧上的至少一个凹陷，所述至少一个凹陷包括顶部和围绕所述至少一个凹陷的支撑结构的至少部分；
至少一个有源电部件，其以在所述芯片管芯的包括顶部的部分的前侧中或者其上方中的至少一种形成；以及
至少一个无源电部件，其以在所述芯片管芯的包括所述支撑结构的部分的前侧中或者其上方中的至少一种形成。
13.根据权利要求12所述的集成电路器件，进一步包括设置在所述至少一个凹陷中的支撑层。
14.根据权利要求12所述的集成电路器件，
其中，所述至少一个无源电部件是至少一个深沟槽电容器。
15.根据权利要求12所述的集成电路器件，
其中，所述至少一个有源电部件是至少一个晶体管。
16.根据权利要求13所述的集成电路器件，
其中，所述支撑层包括金属层。
17.根据权利要求12所述的集成电路器件，
其中，所述顶部的厚度在从大约2 µm到大约20 µm的范围内。
18.根据权利要求12所述的集成电路器件，
其中，所述支撑结构的厚度在从大约10 µm到大约200 µm的范围内。
19.根据权利要求16所述的集成电路器件，
其中，所述金属层电耦合到所述至少一个有源电部件或所述至少一个无源电部件中的至少一个。
20.根据权利要求12所述的集成电路器件，
其中，所述至少一个凹陷的深度在从大约10 µm到大约190 µm的范围内。
21.根据权利要求12所述的集成电路器件，
其中，所述支撑结构的宽度在从大约1 µm到大约1 cm的范围内。
22.根据权利要求16所述的集成电路器件，
其中，所述金属层包括多孔铜。
23.一种处理具有前侧和背侧的芯片管芯的方法，所述方法包括：
以在第一区域中的芯片管芯的前侧中或者其上方中的至少一种形成有源部件；
以在第二区域中的芯片管芯的前侧中或者其上方中的至少一种形成无源部件；以及
在所述第一区域中的芯片管芯的背侧中形成凹陷。
24.根据权利要求23所述的方法，其中形成凹陷进一步包括：
将所述芯片管芯的前侧安装到玻璃载体上；以及
对所述芯片管芯的背侧进行研磨直到所述芯片管芯的厚度在大约20到大约200 µm的范围内为止。
25.根据权利要求23所述的方法，进一步包括：
在所述凹陷中形成支撑层。
26.根据权利要求25所述的方法，其中形成支撑层包括：
将低应力金属沉积到所述凹陷中。
27.根据权利要求23所述的方法，进一步包括：
在所述芯片管芯的背侧上施加扩散阻挡层。
28.根据权利要求23所述的方法，进一步包括：
以在所述芯片管芯的前侧表面上或者其以下中的至少一种提供图案化的掩埋刻蚀停止层，所述图案化的掩埋刻蚀停止层掩蔽所述第一区域并且暴露所述第二区域；
在所述芯片管芯的背侧表面上提供图案化的刻蚀停止层，所述图案化的刻蚀停止层掩蔽所述第二区域并且暴露所述第一区域；
去除所述芯片管芯的在所述第一区域中的所述图案化的掩埋刻蚀停止层与所述背侧表面之间的至少部分；以及
去除所述图案化的掩埋刻蚀停止层以及所述图案化的刻蚀停止层。
29.根据权利要求23所述的方法，其中形成无源部件进一步包括：
在所述第二区域中的芯片管芯的前侧中形成沟槽。
30.根据权利要求23所述的方法，其中所述第一区域被所述第二区域环绕。
31.根据权利要求28所述的方法，其中所述第二区域包括所述芯片管芯的边缘。
32.根据权利要求31所述的方法，其中所述第二区域进一步包括所述芯片管芯的内部。
CN201810650494.6A 2017-06-23 2018-06-22 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片 Active CN109119415B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/631,006 US10199372B2 (en) 2017-06-23 2017-06-23 Monolithically integrated chip including active electrical components and passive electrical components with chip edge stabilization structures
US15/631006 2017-06-23

Publications (2)

Publication Number Publication Date
CN109119415A true CN109119415A (zh) 2019-01-01
CN109119415B CN109119415B (zh) 2023-11-07

Family

ID=64567579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810650494.6A Active CN109119415B (zh) 2017-06-23 2018-06-22 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片

Country Status (3)

Country Link
US (1) US10199372B2 (zh)
CN (1) CN109119415B (zh)
DE (1) DE102018112979A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910321B2 (en) 2017-11-29 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038328A1 (en) * 2001-08-22 2003-02-27 Seiichiro Ishio semiconductor device and a method of producing the same
US20030215985A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor wafer and manufacturing method of semiconductor device
US20060033189A1 (en) * 2004-08-12 2006-02-16 Tessera, Inc. Structure and method of forming capped chips
US20060131691A1 (en) * 2003-06-20 2006-06-22 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
US20090108288A1 (en) * 2007-10-24 2009-04-30 Denso Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224734A (en) * 1979-01-12 1980-09-30 Hewlett-Packard Company Low electrical and thermal impedance semiconductor component and method of manufacture
JPH03171663A (ja) * 1989-11-29 1991-07-25 Toshiba Corp 半導体記憶装置およびその製造方法
DE4204004A1 (de) * 1992-02-12 1993-08-19 Daimler Benz Ag Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
US5990562A (en) * 1997-02-25 1999-11-23 International Business Machines Corporation Semiconductor devices having backside probing capability
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US7029951B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Cooling system for a semiconductor device and method of fabricating same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US9059234B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region
US9472484B2 (en) * 2015-02-17 2016-10-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure having thermal backside core

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038328A1 (en) * 2001-08-22 2003-02-27 Seiichiro Ishio semiconductor device and a method of producing the same
US20030215985A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor wafer and manufacturing method of semiconductor device
US20060131691A1 (en) * 2003-06-20 2006-06-22 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
US20060033189A1 (en) * 2004-08-12 2006-02-16 Tessera, Inc. Structure and method of forming capped chips
US20090108288A1 (en) * 2007-10-24 2009-04-30 Denso Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20180374843A1 (en) 2018-12-27
US10199372B2 (en) 2019-02-05
DE102018112979A1 (de) 2018-12-27
CN109119415B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
US20230106039A1 (en) 3DIC Seal Ring Structure and Methods of Forming Same
US6844241B2 (en) Fabrication of semiconductor structures having multiple conductive layers in an opening
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US7936052B2 (en) On-chip RF shields with backside redistribution lines
US9390973B2 (en) On-chip RF shields with backside redistribution lines
US8896136B2 (en) Alignment mark and method of formation
CN102881675B (zh) 用于高性能互连的结构和方法
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2006310726A (ja) 半導体装置およびその製造方法
TWI390717B (zh) 具有積體半導體電路之光二極體及其製造方法
US10236419B2 (en) Component and metod for producing a component
US10163647B2 (en) Method for forming deep trench structure
TW201041035A (en) Integrated circuit structure
JPH11233727A (ja) シリコン基板上のインダクタ装置及びその製造方法
US20150179735A1 (en) Semiconductor Device and Associated Method
TW202107662A (zh) 半導體裝置的互連件佈局
TWI373838B (en) Component with semiconductor junction and its production method
TW201342525A (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
US20180277501A1 (en) LDMOS Transistor Structure and Method of Manufacture
JP2021527323A (ja) ＧａＮ−オン−シリコン・デバイスの中の寄生容量低減
CN109119415A (zh) 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片
US10593615B2 (en) Chip package with sidewall metallization
JP5272176B2 (ja) トレンチ絶縁コンタクト端子を有する画像センサの作製方法
US20170125341A1 (en) Integrated circuit structure and method of forming the same
US7485926B2 (en) SOI contact structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant