WO2018024509A1 - Bauelement und verfahren zur herstellung von bauelementen - Google Patents

Bauelement und verfahren zur herstellung von bauelementen Download PDF

Info

Publication number
WO2018024509A1
WO2018024509A1 PCT/EP2017/068470 EP2017068470W WO2018024509A1 WO 2018024509 A1 WO2018024509 A1 WO 2018024509A1 EP 2017068470 W EP2017068470 W EP 2017068470W WO 2018024509 A1 WO2018024509 A1 WO 2018024509A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carrier
semiconductor
semiconductor body
component
Prior art date
Application number
PCT/EP2017/068470
Other languages
English (en)
French (fr)
Inventor
Isabel OTTO
Korbinian Perzlmaier
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201780049337.3A priority Critical patent/CN109564957B/zh
Priority to US16/322,995 priority patent/US10910513B2/en
Publication of WO2018024509A1 publication Critical patent/WO2018024509A1/de
Priority to US17/148,208 priority patent/US11437540B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Definitions

  • a component in particular an optoelectronic semiconductor chip with a reduced overall height, is specified. Furthermore, a method for producing a plurality of components is specified.
  • a component with a mold body as a carrier is usually a potting compound on a back of the
  • An object is to provide a device with low height and at the same time with high mechanical stability. Another task is a simplified and
  • this has a carrier and a semiconductor body arranged on the carrier.
  • the semiconductor body has a the Carrier remote semiconductor layer, one the carrier
  • the optically active layer is in particular configured to emit electromagnetic radiation approximately in the
  • optically active layer is adapted to absorb electromagnetic radiation and convert it into electrical signals.
  • the carrier has a metallic carrier layer which is continuous
  • the carrier layer forms a main component of the carrier, which mechanically supports the component.
  • Carrier layer has a leveling layer, which preferably directly adjacent to the carrier layer and the
  • Carrier layer or the device is set up.
  • the compensating layer and the carrier layer are preferably designed such that they
  • the semiconductor body can be arranged directly on the carrier or up to a contact plane.
  • the component is preferably free of a further carrier substrate which is between the
  • the carrier with the metallic carrier layer is preferably the only carrier of the component.
  • Such a device can have a particularly low overall height and yet a particularly high mechanical stability.
  • the equalization layer may prevent a semiconductor wafer constituting the devices from curling up, since the equalization layer and the carrier layer are formed as possible as possible to have opposite strains, so that the semiconductor wafer in total in
  • the carrier has a mirror layer, which lies between the
  • the mirror layer can be directly adjacent to the carrier layer or to the compensation layer. It can the
  • Mirror layer formed electrically conductive and electrically conductively connected to the carrier layer or with the compensation layer.
  • Leveling layer is electrically isolated.
  • the mirror layer is, for example, with the carrier facing
  • Semiconductor layer of the semiconductor body electrically connected and can serve as StromaufWeitungs für for these.
  • the mirror layer approximately via a via or over a plurality of
  • Through contacts which extend through the active layer, is electrically conductively connected to the carrier facing away from the semiconductor layer of the semiconductor body.
  • Substantially laterally flush means that the leveling layer and the metallic carrier layer are flush with each other laterally within the manufacturing tolerances, or that one of the two layers is laterally flush with respect to the other
  • Leveling layer and the carrier layer in plan view substantially, that is in the context of manufacturing tolerances, congruent.
  • the compensation layer is formed as a planar layer.
  • the compensation layer has an im
  • constant layer thickness along lateral directions is preferably formed such that it has a substantially constant layer thickness along lateral directions.
  • the carrier layer and / or the compensation layer can each have a constant layer thickness, even if these layers have bevels at approximately their edges.
  • the backing layer and / or the leveling layer may be free of local vertical peaks and / or free of vertical branches.
  • a lateral direction is generally understood to mean a direction that runs along, in particular parallel, to a main extension surface of the component or the component
  • a direction is understood which is directed transversely, in particular perpendicular, to the main extension surface of the component or of the semiconductor body.
  • the vertical direction is about a growth direction of the semiconductor body.
  • lateral direction are in particular perpendicular to each other.
  • the metallic carrier layer is mechanically self-supporting
  • the carrier layer can thus be formed as an independent layer, which also without
  • the component may be mechanically supported solely or mainly by the carrier layer. It is possible that the
  • Compensation layer is designed as a mechanically self-supporting layer. Except for the leveling layer and / or the metallic carrier layer, the component or the carrier is in particular free of further carrier layers. For example, the device is adjacent to the leveling layer and the
  • Carrier layer free of further individual mechanically stable layers with a layer thickness greater than 10 ym, 20 ym, 50 ym or greater than 80 ym.
  • the carrier layer has a vertical layer thickness which is between 1 ⁇ m and 80 ⁇ m, approximately between
  • the leveling layer can be a
  • the device has vertical layer thicknesses between 200 nm and 30 ym inclusive, between about 1 ym and 30 ym, between about 1 ym and 20 ym or between including 3 ym and 10 ym.
  • the device has an overall vertical height which is between 9 ym and 100 ym inclusive, between and including 30 ym and 100 ym, approximately between 9 ym and 50 ym or 30 ym inclusive.
  • the carrier layer may have a vertical height which amounts to at least 50%, for example at least 60% or at least 70%, of the total height of the component. In particular, at least 60%, 70%, 80% or at least 90% of the volume and / or the mass of the carrier or of the component can be applied to the carrier layer or to the carrier layer and the
  • Compensating layer omitted.
  • the carrier layer covers in plan view, except for possible
  • the compensation layer can completely cover the semiconductor body in plan view analogously to the carrier layer, except for possible openings through the compensation layer.
  • the metallic carrier layer comprises at least one material from the group consisting of Ni, Cu, W, Au, Al, Pt and Ti or other metals.
  • the carrier layer comprises a metal or consists of a metal or a metal alloy.
  • the compensation layer comprises at least one material from the group consisting of TiW, Ti, TiN, SiN, Si, Pt, TiWN, WN, Ni and silicon oxide or similar material.
  • the compensating layer preferably comprises a material which is produced by sputtering or by a coating method, for example by chemical vapor deposition (English: Chemical Vapor Deposition). CVD) can be deposited on another layer.
  • the support particularly preferably has a support layer of nickel and a compensation layer of TiW or TiWN or TiN.
  • the carrier is free of a shaped body of plastic, silicone, epoxy, ceramic or of a semiconductor material, for example free of a mold body.
  • the device is free of a carrier of a potting compound.
  • Shaped body of the carrier is understood in doubt a component of the carrier, which is different from the carrier layer and the leveling layer and makes a significant contribution to increase the mechanical stability of the carrier or the device.
  • the component is designed as an optoelectronic semiconductor chip.
  • the carrier of the component serves as a chip carrier.
  • the semiconductor chip has the carrier with the metallic carrier layer as the sole carrier.
  • the metallic carrier layer is electrically conductively connected to the semiconductor body.
  • the metallic one is electrically conductively connected to the semiconductor body.
  • Semiconductor body is electrically conductively connected.
  • the metallic carrier layer it is possible for the metallic carrier layer to be electrically insulated from the mirror layer.
  • the metallic carrier layer can over a Through contact, which extends in the vertical direction through the mirror layer and is electrically insulated from this, are electrically connected to the semiconductor body.
  • this has a contact structure which is for electrical
  • the contact structure can at least
  • the contact structure may have a first via, which extends through a semiconductor layer of a first conductivity type and the active layer through to a further semiconductor layer of another second conductivity type.
  • the metallic carrier layer may be in electrical contact with the first via of the contact structure or be electrically isolated therefrom.
  • the contact structure may include a second via extending through the carrier layer. The second via may be electrically isolated from the metallic support layer by an isolation structure.
  • the first and / or second contact can / can be formed integrally.
  • the carrier layer and / or the compensation layer can / can be formed integrally and in one piece. Under an integrally formed
  • Structure is generally understood to be a structure that
  • the integrally formed structure is continuous and continuous.
  • the integrally formed structure is in particular free of an inner connecting layer or of an inner
  • the integrally formed Structure in a single process step or in
  • the latter has a front side designed as a radiation passage area and a rear side remote from the front side.
  • the back of the device can by a the
  • the device is externally electrically contacted only on the back.
  • the device has a first one on the back side thereof
  • connection point and a second connection point via the connection points, the component with an external
  • Voltage source can be connected.
  • the device can thus exclusively on the back, so on the
  • Carrier externally contacted electrically and is designed as a surface mountable device.
  • the Stabilization layer is formed on the semiconductor body composite.
  • the common stabilization layer may be formed metallic and serves in particular to mechanically stabilize the semiconductor wafer, for example after the substrate is removed from the semiconductor wafer. The mechanical stresses of the semiconductor wafer are determined. This can be done after applying the common
  • Stabilization layer can be determined on the semiconductor body composite. Alternatively, it is also possible that the determination of mechanical stresses in known materials and / or layer thicknesses of the stabilizing layer and the semiconductor body composite previously theoretical
  • a common compensation layer is formed on the semiconductor body assembly in such a way that the common compensation layer and the common stabilization layer directly adjoin one another.
  • the common compensation layer is
  • the semiconductor wafer After detaching the substrate from the semiconductor wafer, the semiconductor wafer is separated into a plurality of components in such a way that the components each have a
  • the carrier has in particular a metallic carrier layer of the common
  • the compensating layer adjoins approximately directly to the carrier layer and is set up to compensate for internal mechanical stresses of the device.
  • Singling tracks have, for example on side edges of the device.
  • the common stabilization layer is connected
  • the stabilizing layer has a sufficiently high vertical layer thickness, between about 5 ym and 50 ym or between 5 ym and 30 ym inclusive, between about 10 ym and 20 ym, for example, to form a self-supporting structure comprising the
  • the stabilization layer and the compensation layer formed such that the semiconductor wafer is as tension-free as possible in total and in particular after the detachment of the substrate forms a flat disc as possible.
  • the stabilization layer and the compensation layer are formed from different materials.
  • the compensation layer comprises a material which is suitable for the tensioning of the stabilization layer
  • materials such as TiW, Ti, TiN, SiN, Si, Pt, TiWN, WN, Ni and silicon oxide are particularly suitable, which are typically over
  • Sputtering or CVD method can be deposited.
  • Stabilization layer but also the strain of the previously deposited layers, such as the semiconductor layers, are compensated, or to a desired
  • Semiconductor body composite measured the mechanical strain of the semiconductor wafer for control.
  • the strain of the semiconductor wafer about by
  • the process step becomes the common compensation layer for compensating internal mechanical stresses
  • Stabilization layer can be determined theoretically by simulations.
  • the common compensation layer can be used in known theoretically determined mechanical
  • Forming the common stabilization layer can be applied to the semiconductor body composite.
  • Compensating layer applied before the stabilizing layer on the semiconductor body composite this can as
  • modified seed layer (English: seed layer) are formed on the common stabilization layer about is electrodeposited.
  • the modified seed layer may have a vertical height that is at least 1 ym or at least 3 ym.
  • the component is produced in such a way that it is free of a carrier produced separately from the semiconductor body
  • Semiconductor body composite can be formed.
  • the support of the device is thus layered on the
  • each component has a carrier with a metallic carrier layer and one each
  • FIG. 1 shows a schematic illustration of a component according to a first exemplary embodiment in sectional view
  • Figures 2 and 3 further embodiments of a
  • FIGS. 4A, 4B and 4C are schematic representations of various method steps for producing a
  • FIG. 1 An exemplary embodiment of a component 100 is shown schematically in sectional view in FIG.
  • the component 100 has a carrier 1 and a semiconductor body 2 arranged on the carrier 1.
  • the semiconductor body 2 is adjacent
  • the carrier 1 is in particular different from a growth substrate.
  • the semiconductor body 2 has a first semiconductor layer 21 of a first conductivity type facing away from the carrier 1, a carrier 1
  • the semiconductor body 2 is particularly based on a III-V compound semiconductor material, such as gallium nitride.
  • III-V compound semiconductor material such as gallium nitride.
  • Semiconductor layer 22 are formed n- or p-type and may be n- or p-doped.
  • the first semiconductor layer 21 is n-type.
  • the semiconductor body 2 has a first main surface 201, which faces away from the carrier 1, and which is in particular as a
  • Radiation passage surface or radiation exit surface 101 of the device 100 is formed.
  • the Radiation passage area 101 unstructured. Deviating from this, it is possible that the radiation passage area 101 is structured and has coupling-out structures.
  • the first main surface 201 and the second main surface 202 respectively bound the semiconductor body 2 in a vertical direction.
  • Main surface 202 has a common interface between the semiconductor body 2 and the carrier 1.
  • the carrier 1 has a mirror layer 5, a
  • Carrier layer 3 Carrier layer 3, a leveling layer 4 and a
  • connection layer 7 on.
  • the metallic carrier layer 3 is arranged between the semiconductor body 2 and the compensation layer 4.
  • the component 100 can be electrically contacted externally via the carrier 1.
  • the semiconductor body 2 is electrically conductively connected via the connection layer 7 to a first connection point 71 and a second connection point 72 on a rear side 102 of the component 100.
  • the first semiconductor layer 21 is via a first contact 81 of the contact structure 8, the
  • the first via 81 extends through the mirror layer 5, the second semiconductor layer 22 and the active layer 23 into the first one
  • the second semiconductor layer 22 is in particular via the mirror layer 5 and the second
  • Carrier layer 3 and the leveling layer 4 can each be formed coherently.
  • the compensation layer 4 and / or the metallic carrier layer 3 may each be formed in one piece.
  • the insulation structure 6 has a plurality of
  • Subareas 61, 62, 63 and 64 in particular
  • the contact structure 8 as shown in Figure 1, is partially in the
  • the first via 61 of the contact structure 8 is electrically insulated in lateral directions by a first portion 61 of the isolation structure 6 from the second semiconductor layer 22 and the optically active layer 23.
  • the second through-contact 82 of the contact structure 8 in lateral directions through a third portion 63 of the
  • Insulation structure 6 of the metallic support layer 3 and the compensation layer 4 electrically isolated.
  • the first via 81 and the second via 82 are
  • Insulation structure 6 is on the back 102 of the
  • Component 100 is disposed and isolates the second
  • the metallic carrier layer 3 forms a
  • Carrier layer 3 accounts.
  • the component 100 is thus supported mainly by the metallic carrier layer 3.
  • the carrier layer 3 has the greatest vertical height, with the exception of the second through-contact 82.
  • the carrier layer 3 has a vertical height which is at least 2 times, 3 times, 5 times or 10 times as large as a vertical height of the
  • the leveling layer 4 and the metallic carrier layer 3 have in particular different materials.
  • these layers are designed such that they
  • Component 100 is in sum substantially free of stress and free from mechanical bending.
  • the metallic carrier layer 3 and the leveling layer 4 are congruent in plan view.
  • the leveling layer 4 can laterally flush with the metallic carrier layer 3
  • Side flanks of the component 100 may include the metallic carrier layer 3 and the compensating layer 4
  • Component 100 may thus have surfaces of the metallic carrier layer 3 and the compensating layer 4.
  • the mirror layer 5 is formed such that it in the lateral directions of the Insulation structure 6, in particular of the second portion 62 of the insulating structure 6 is enclosed.
  • the mirror layer 5 may include materials such as aluminum or silver, which are usually susceptible to corrosion.
  • the mirror layer 5 can be protected from external environmental influences.
  • the metallic carrier layer 3 is designed to be continuous, as a result of which the semiconductor body 2 is essentially arranged on a metallic carrier so that the device 100 as a whole is particularly mechanically stable. Since the component 100 except the compensation layer 4 and the metallic carrier layer 3, no further carrier layers or no further carrier formed
  • the device 100 can be made particularly thin and at the same time compact and stable.
  • the exemplary embodiment illustrated in FIG. 2 essentially corresponds to the exemplary embodiment of a component shown in FIG.
  • the compensation layer 4 is arranged between the semiconductor body 2 and the metallic carrier layer 3.
  • the compensation layer 4 may be formed as a modified seed layer on which the metallic carrier layer 3, for example by means of a Coating method is formed in particular by means of a galvanic process.
  • This embodiment substantially corresponds to that shown in FIG.
  • the metallic carrier layer 3 is electrically conductively connected to the second semiconductor layer 22 via the mirror layer 5.
  • Through contact 82 of the contact structure 8 are associated with the same electrical polarity of the device 100 and are in electrical contact with each other.
  • the first via 81 and the second via 82 have overlaps.
  • the compensation layer 4 is preferably formed electrically conductive. Deviating from this, it is possible that the compensation layer 4 is formed of a material that is electrically insulating or weak
  • Leveling layer 4 have one or more openings, which is / are filled with an electrically conductive material, such as a metal, so that electrical
  • Mirror layer 5 or between the carrier layer 3 and the terminal layer 7 are produced. Notwithstanding Figures 1 to 3, it is possible that the mirror layer 5 is electrically isolated from the second semiconductor layer 22. In this case, the mirror layer 5 over the first
  • FIGS. 4A, 4B and 4C show schematic representations
  • a semiconductor wafer 10 is arranged with a substrate 90 and one arranged on the substrate 90
  • the substrate 90 is a growth substrate, such as a sapphire substrate.
  • a structured mirror layer 5 is placed on the
  • Semiconductor body composite 20 formed.
  • Mirror layer 5 may have a plurality of openings and a plurality of isolation trenches, wherein in the openings of the mirror layer 5 first vias 81 of
  • Clarity become portions of the insulating layer 6, the first vias 81 of the second
  • the mirror layer 5 has in particular a plurality of
  • Mirror layer 5 are in particular laterally spaced apart, wherein separation trenches are present between the subregions of the mirror layer 5, which positions of the
  • separation lines AB in the singulation of the semiconductor wafer 10.
  • the separation trenches may be filled with a material of the insulation structure 6.
  • a common contiguous stabilization layer 30 is applied to the semiconductor body assembly 20, such as after Forming the mirror layer 5, applied.
  • the stabilization layer 30 is formed in terms of its material and layer thickness as a self-supporting structure, so that the semiconductor wafer 10, after the growth substrate 90 is removed, mainly mechanically supported by the stabilizing layer 30. To ensure that the semiconductor wafer 10 does not roll up, a
  • Compensating layer 40 are formed in terms of their materials and design such that the
  • Stabilization layer 30 and the compensation layer 40 counteract the mechanical stresses, so that the semiconductor wafer 10 in total is substantially free of stress and free of mechanical bending.
  • the compensation layer 40 directly adjoins the stabilization layer 30.
  • Compensation layer 40 are adjusted.
  • the stabilization layer 30 is formed before the compensation layer 40 on the semiconductor body assembly 20.
  • the compensation layer 40 can also be applied to the semiconductor body assembly 20 in front of it, if the stabilization layer 30 is tensioned.
  • the compensation layer 40 may be referred to as
  • Stabilization layer 30 is approximately deposited by electrodeposition.
  • a connection layer 7 with first contact points 71 and second contact points 72 is formed on the stabilization layer 30 or on the compensation layer 40.
  • Connection points 72 are each lateral
  • the first contact points 71 are over the
  • the second vias 82 are such
  • Compensating layer 40 and the stabilizing layer 30 through to the mirror layer 5 extend.
  • Insulation structure 6 is formed such that the second vias 82 are electrically isolated from the compensation layer 40 and from the stabilization layer 30. Since the connection layer 7 with the connection points 71 and 72 does not or does not contribute significantly to the mechanical stabilization of the semiconductor wafer 10 or of the components 100 to be produced, the connection layer 7 with the connection points 71 and 72 can be made particularly thin. In particular, the connection points 71 and 72 are designed as flat metallization pads. In FIG. 4B, the substrate 90 is separated from the semiconductor wafer 10. After detachment of the substrate 90, the
  • the stabilization layer 30 and / or the compensation layer 40 is severed.
  • the components 100 resulting from the singulation are illustrated in FIG. 4C and correspond in particular to the component 100 shown in FIG. 1.
  • the components 100 shown in FIG. 4C thus each have a semiconductor body 2 as part of the component
  • the complete carrier 1 is produced in particular directly during the singulation of the semiconductor wafer 10. In other words, the carrier 1 is different from one
  • Component carrier which is produced approximately separately from the semiconductor body 2 and is mechanically and / or electrically connected to the semiconductor body 2, for example, by means of a connection layer.
  • the carrier 1 has all the components which, prior to the separation of the semiconductor wafer 10 on the
  • Semiconductor body composite 20 are generated.
  • the components of the carrier 1 shown in FIG. 4C include a
  • Carrier layer 3 Carrier layer 3, a leveling layer 4, a
  • Terminal layer 7 a mirror layer 5
  • a mirror layer 5 a mirror layer 5
  • the device 100 shown in FIG. 4C can be any device 100 shown in FIG. 4C.
  • Insulation structure 6 the carrier layer 3 and the Compensation layer 4 have.
  • the semiconductor body 2 On the side flanks of the component 100, the semiconductor body 2, the
  • Leveling layer 4 the carrier layer 3 and / or the
  • Isolation structure flush with each other.
  • a component has a semiconductor body and a metallic carrier formed directly on the semiconductor body, it can be made particularly thin, compact and at the same time stable.
  • the carrier also has a metallic main carrier layer and a compensating layer, wherein the compensating layer in particular directly adjoins the main carrier layer and counteracts internal mechanical stressing of the main carrier layer, the stressing problem occurring in the component or in a semiconductor wafer can be tackled efficiently.
  • German Patent Application 10 2016 114 550.5 is claimed, the disclosure of which is hereby incorporated by reference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Bauelement (100) mit einem Träger (1) und einem auf dem Träger angeordneten Halbleiterkörper (2) mit einer optisch aktiven Schicht (23) angegeben, bei dem der Träger eine metallische Trägerschicht (3) aufweist, die zusammenhängend ausgebildet ist und das Bauelement mechanisch stabilisiert. Des Weiteren weist der Träger eine Spiegelschicht (5) auf, die zwischen dem Halbleiterkörper und der Trägerschicht angeordnet ist. Der Träger weist außerdem eine Ausgleichsschicht (4) auf, die unmittelbar an die Trägerschicht angrenzt und zur Kompensierung innerer mechanischer Verspannungen des Bauelements eingerichtet ist. Des Weiteren wird ein Verfahren angegeben, das zur Herstellung einer Mehrzahl von solchen Bauelementen geeignet ist.

Description

Beschreibung
Bauelement und Verfahren zur Herstellung von Bauelementen Es wird ein Bauelement, insbesondere ein optoelektronischer Halbleiterchip mit verringerter Bauhöhe, angegeben. Des Weiteren wird ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen angegeben. Bei einem Bauelement mit einem Moldkörper als Träger wird in der Regel eine Vergussmasse auf eine Rückseite des
Bauelements aufgebracht, wobei rückseitige Kontakte zunächst überdeckt und erst durch Rückschieifen des Moldkörpers wieder geöffnet werden. Außerdem können lötbare Kontaktstellen auf der Rückseite des Bauelements erst durch zusätzliche Prozesse definiert werden. Bei einem Bauelement ohne Moldkörper, dessen Träger insbesondere metallisch ausgebildet ist, treten dagegen bei der Herstellung des Bauelements aufgrund innerer (thermo-) mechanischer Verspannungen oft ungewünschte
Deformationen auf. Solche ungewünschte Deformationen können dazu führen, dass sich ein Halbleiterwafer aufrollt, wodurch die Bearbeitbarkeit des Halbleiterwafers erschwert wird und die Ausbeute insgesamt reduziert wird. Eine Aufgabe ist es, ein Bauelement mit geringer Bauhöhe und zugleich mit hoher mechanischer Stabilität anzugeben. Eine weitere Aufgabe besteht darin, ein vereinfachtes und
effizientes Verfahren zur Herstellung einer Mehrzahl von Bauelementen anzugeben.
In mindestens einer Ausführungsform eines Bauelements weist dieses einen Träger und einen auf dem Träger angeordneten Halbleiterkörper auf. Der Halbleiterkörper weist eine dem Träger abgewandte Halbleiterschicht, eine dem Träger
zugewandte weitere Halbleiterschicht und eine
dazwischenliegende optisch aktive Schicht auf. Im Betrieb des Bauelements ist die optisch aktive Schicht insbesondere dazu eingerichtet, elektromagnetische Strahlung etwa im
ultravioletten, im sichtbaren oder im infraroten
Spektralbereich zu emittieren. Alternativ ist es auch
möglich, dass die optisch aktive Schicht dazu eingerichtet ist, elektromagnetische Strahlung zu absorbieren und diese in elektrische Signale umzuwandeln. Der Träger weist eine metallische Trägerschicht auf, die zusammenhängend
ausgebildet ist und das Bauelement mechanisch stabilisiert. Insbesondere bildet die Trägerschicht einen Hauptbestandteil des Trägers, der das Bauelement mechanisch trägt. Die
Trägerschicht weist eine Ausgleichsschicht auf, die bevorzugt unmittelbar an die Trägerschicht angrenzt und zur
Kompensierung innerer mechanischer Verspannungen der
Trägerschicht beziehungsweise des Bauelements eingerichtet ist .
Bevorzugt sind die Ausgleichsschicht und die Trägerschicht hinsichtlich deren Materialauswahl und/oder Schichtdicken und/oder Gestaltung derart ausgebildet, dass sie
entgegengesetzte Verspannungen aufweisen, sodass der Träger oder insbesondere das Bauelement in Summe im Wesentlichen verspannungsfrei ist. Der Halbleiterkörper kann unmittelbar beziehungsweise bis auf eine Kontaktebene unmittelbar auf dem Träger angeordnet sein. Das Bauelement ist bevorzugt frei von einem weiteren Trägersubstrat, das zwischen dem
Halbleiterkörper und dem Träger mit der metallischen
Trägerschicht oder auf einer dem Träger abgewandten Seite des Halbleiterkörpers oder auf einer dem Halbleiterkörper
abgewandten Seite des Trägers angeordnet ist. Der Träger mit der metallischen Trägerschicht ist bevorzugt der einzige Träger des Bauelements. Ein solches Bauelement kann eine besonders geringe Bauhöhe und dennoch eine besonders hohe mechanische Stabilität aufweisen. Bei einem Verfahren zur Herstellung einer Mehrzahl von solchen Bauelementen kann die Ausgleichsschicht verhindern, dass ein Halbleiterwafer, aus dem die Bauelemente gebildet sind, sich nicht aufrollt, da die Ausgleichsschicht und die Trägerschicht möglichst derart ausgebildet sind, dass sie entgegengesetzte Verspannungen aufweisen, sodass der Halbleiterwafer in Summe im
Wesentlichen verspannungsfrei gestaltet und frei von
mechanischen Verbiegungen ist.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger eine Spiegelschicht auf, die zwischen dem
Halbleiterkörper und der Trägerschicht angeordnet ist. Die Spiegelschicht kann dabei unmittelbar an die Trägerschicht oder an die Ausgleichsschicht angrenzen. Dabei kann die
Spiegelschicht elektrisch leitfähig ausgebildet und mit der Trägerschicht oder mit der Ausgleichsschicht elektrisch leitend verbunden sein. Alternativ ist es möglich, dass die Spiegelschicht von der Trägerschicht und von der
Ausgleichsschicht elektrisch isoliert ist. Die Spiegelschicht ist beispielsweise mit der dem Träger zugewandten
Halbleiterschicht des Halbleiterkörpers elektrisch verbunden und kann als StromaufWeitungsschicht für diese dienen.
Alternativ ist es möglich, dass die Spiegelschicht etwa über einen Durchkontakt oder über eine Mehrzahl von
Durchkontakten, die sich durch die aktive Schicht hindurch erstrecken, mit der dem Träger abgewandte Halbleiterschicht des Halbleiterkörpers elektrisch leitend verbunden ist. Gemäß zumindest einer Ausführungsform des Bauelements
schließt die Ausgleichsschicht seitlich bündig oder im
Wesentlichen seitlich bündig mit der metallischen
Trägerschicht ab. „Im Wesentlichen seitlich bündig" bedeutet, dass die Ausgleichsschicht und die metallische Trägerschicht im Rahmen der Herstellungstoleranzen seitlich miteinander bündig abschließen, oder dass eine der beiden Schichten im Vergleich zu der anderen aufgrund eines nachfolgenden
Herstellungsprozesses etwa durch Ätzung oder durch
Bachbearbeitung zumindest bereichsweise seitlich
zurückgezogen ist. Es ist auch möglich, dass die
Ausgleichsschicht und die Trägerschicht in Draufsicht im Wesentlichen, das heißt im Rahmen der Herstellungstoleranzen, deckungsgleich sind.
Gemäß zumindest einer Ausführungsform des Bauelements ist die Ausgleichsschicht als planare Schicht ausgebildet.
Insbesondere weist die Ausgleichsschicht eine im
Wesentlichen, das heißt im Rahmen der Herstellungstoleranzen, konstante Schichtdicke entlang lateraler Richtungen auf. Die Trägerschicht ist bevorzugt derart ausbildet sein, dass diese eine im Wesentlichen konstante Schichtdicke entlang lateraler Richtungen aufweist. Im Rahmen der Herstellungstoleranzen können die Trägerschicht und/oder die Ausgleichsschicht jeweils konstante Schichtdicke aufweisen, selbst wenn diese Schichten etwa an deren Rändern Abschrägungen aufweisen. Die Trägerschicht und/oder die Ausgleichsschicht können frei von lokalen vertikalen Erhebungen und/oder frei von vertikalen Verzweigungen sein.
Unter einer lateralen Richtung wird allgemein eine Richtung verstanden, die entlang, insbesondere parallel, zu einer Haupterstreckungsfläche des Bauelements oder des
Halbleiterkörpers verläuft. Unter einer vertikalen Richtung wird demgegenüber eine Richtung verstanden, die quer, insbesondere senkrecht, zu der Haupterstreckungsflache des Bauelements beziehungsweise des Halbleiterkörpers gerichtet ist. Die vertikale Richtung ist etwa eine Wachstumsrichtung des Halbleiterkörpers. Die vertikale Richtung und die
laterale Richtung sind insbesondere senkrecht zueinander.
Gemäß zumindest einer Ausführungsform des Bauelements ist die metallische Trägerschicht als mechanisch selbsttragende
Schicht ausgebildet. Die Trägerschicht kann somit als eigenständige Schicht ausgebildet sein, die auch ohne
mechanische Unterstützung weiterer Schichten gegenüber ihrem Eigengewicht mechanisch stabil ist. Das Bauelement kann in diesem Fall allein oder hauptsächlich von der Trägerschicht mechanisch getragen werden. Es ist möglich, dass die
Ausgleichsschicht als mechanisch selbsttragende Schicht ausgebildet ist. Bis auf die Ausgleichsschicht und/oder die metallische Trägerschicht ist das Bauelement oder der Träger insbesondere frei von weiteren Trägerschichten. Zum Beispiel ist das Bauelement neben der Ausgleichsschicht und der
Trägerschicht frei von weiteren einzelnen mechanisch stabilen Schichten mit einer Schichtdicke größer als 10 ym, 20 ym, 50 ym oder größer als 80 ym. Gemäß zumindest einer Ausführungsform des Bauelements weist die Trägerschicht eine vertikale Schichtdicke auf, die zwischen einschließlich 1 ym und 80 ym, etwa zwischen
einschließlich 5 ym und 80 ym, insbesondere zwischen
einschließlich 10 ym und 60 ym oder zwischen einschließlich 10 ym und 30 ym ist. Die Ausgleichsschicht kann eine
vertikale Schichtdicke aufweisen, die zwischen einschließlich 200 nm und 30 ym, etwa zwischen einschließlich 1 ym und 30 ym, etwa zwischen einschließlich 1 ym und 20 ym oder zwischen einschließlich 3 ym und 10 ym. Bevorzugt weist das Bauelement eine vertikale Gesamthöhe auf, die zwischen einschließlich 9 ym und 100 ym, zwischen einschließlich 30 ym und 100 ym ist, etwa zwischen einschließlich 9 ym und 50 ym oder 30 ym. Die Trägerschicht kann dabei eine vertikale Höhe aufweisen, die mindestens 50 %, etwa mindestens 60 % oder mindestens 70 %, der Gesamthöhe des Bauelements beträgt. Insbesondere können mindestens 60 %, 70 %, 80 % oder mindestens 90 % des Volumens und/oder der Masse des Trägers oder des Bauelements auf die Trägerschicht oder auf die Trägerschicht und die
Ausgleichsschicht entfallen.
Gemäß zumindest einer Ausführungsform des Bauelements bedeckt die Trägerschicht in Draufsicht etwa bis auf mögliche
Öffnungen durch die Trägerschicht hindurch den
Halbleiterkörper vollständig. Auch kann die Ausgleichsschicht analog zur Trägerschicht etwa bis auf mögliche Öffnungen durch die Ausgleichsschicht hindurch den Halbleiterkörper in Draufsicht vollständig bedecken.
Gemäß zumindest einer Ausführungsform des Bauelements weist die metallische Trägerschicht zumindest ein Material aus der Gruppe bestehend aus Ni, Cu, W, Au, AI, Pt und Ti oder anderen Metallen auf. Die Trägerschicht weist ein Metall auf oder besteht aus einem Metall oder einer Metalllegierung.
Gemäß zumindest einer Ausführungsform des Bauelements weist die Ausgleichsschicht zumindest ein Material aus der Gruppe bestehend aus TiW, Ti, TiN, SiN, Si, Pt, TiWN, WN, Ni und Siliziumoxid oder aus ähnlichen Material auf. Bevorzugt weist die Ausgleichsschicht ein Material auf, das mittels Sputterns oder durch ein Beschichtungsverfahren, etwa durch chemische Gasphasenabscheidung (englisch: Chemical Vapour Deposition, CVD) auf eine andere Schicht abgeschieden werden kann.
Besonders bevorzugt weist der Träger eine Trägerschicht aus Nickel und eine Ausgleichsschicht aus TiW oder TiWN oder TiN auf .
Gemäß zumindest einer Ausführungsform des Bauelements ist der Träger frei von einem Formkörper aus Kunststoff, Silikon, Epoxid, Keramik oder aus einem Halbleitermaterial, etwa frei von einem Moldkörper. Insbesondere ist das Bauelement frei von einem Träger aus einer Vergussmasse. Unter einem
Formkörper des Trägers wird im Zweifel ein Bestandteil des Trägers verstanden, der verschieden von der Trägerschicht und von der Ausgleichsschicht ist und einen wesentlichen Beitrag zur Erhöhung der mechanischen Stabilität des Trägers oder des Bauelements leistet.
Gemäß zumindest einer Ausführungsform des Bauelements ist das Bauelement als optoelektronischer Halbleiterchip ausgebildet. Der Träger des Bauelements dient als Chipträger. Insbesondere weist der Halbleiterchip den Träger mit der metallischen Trägerschicht als einzigen Träger auf.
Gemäß zumindest einer Ausführungsform des Bauelements ist die metallische Trägerschicht mit dem Halbleiterkörper elektrisch leitend verbunden. Zum Beispiel ist die metallische
Trägerschicht mit einer Strahlungsreflektierenden Schicht, etwa mit der Spiegelschicht, die insbesondere zwischen dem Halbleiterkörper und der metallischen Trägerschicht
angeordnet ist und im elektrischen Kontakt mit dem
Halbleiterkörper steht, elektrisch leitend verbunden.
Alternativ ist es möglich, dass die metallische Trägerschicht von der Spiegelschicht elektrisch isoliert ist. In diesem Fall kann die metallische Trägerschicht über einen Durchkontakt, der sich in der vertikalen Richtung durch die Spiegelschicht hindurch erstreckt und von dieser elektrisch isoliert ist, mit dem Halbleiterkörper elektrisch verbunden werden .
Gemäß zumindest einer Ausführungsform des Bauelements weist diese eine Kontaktstruktur auf, die zur elektrischen
Kontaktierung der Halbleiterschichten des Halbleiterkörpers eingerichtet ist. Die Kontaktstruktur kann zumindest
teilweise im Träger und teilweise im Halbleiterkörper
integriert sein. Im Halbleiterkörper kann die Kontaktstruktur einen ersten Durchkontakt aufweisen, der sich durch eine Halbleiterschicht eines ersten Leitfähigkeitstyps und die aktive Schicht hindurch zu einer weiteren Halbleiterschicht eines anderen zweiten Leitfähigkeitstyps erstreckt. Die metallische Trägerschicht kann im elektrischen Kontakt mit dem ersten Durchkontakt der Kontaktstruktur stehen oder von diesem elektrisch isoliert sein. Die Kontaktstruktur kann einen zweiten Durchkontakt aufweisen, der sich durch die Trägerschicht hindurch erstreckt. Der zweite Durchkontakt kann durch eine Isolierungsstruktur von der metallischen Trägerschicht elektrisch isoliert sein.
Der erste und/oder zweite Durchkontakt können/kann jeweils einstückig ausgebildet sein. Die Trägerschicht und/oder die Ausgleichsschicht können/kann zusammenhängend und einstückig ausgebildet sein. Unter einer einstückig ausgebildeten
Struktur wird allgemein eine Struktur verstanden, die
zusammenhängend und kontinuierlich ausgebildet ist. Die einstückig ausgebildete Struktur ist insbesondere frei von einer inneren Verbindungsschicht oder von einer inneren
Verbindungsfläche und kann durchgängig aus demselben Material gebildet sein. Zum Beispiel kann die einstückig ausgebildete Struktur in einem einzigen Verfahrensschritt oder in
äquivalenten Verfahrensschritten hergestellt werden.
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses eine als Strahlungsdurchtrittsfläche ausgebildete Vorderseite und eine der Vorderseite abgewandte Rückseite auf. Die Rückseite des Bauelements kann durch eine dem
Halbleiterkörper abgewandte Oberfläche des Trägers gebildet sein. Bevorzugt ist das Bauelement ausschließlich über die Rückseite extern elektrisch kontaktierbar . Zum Beispiel weist das Bauelement auf dessen Rückseite eine erste
Anschlussstelle und eine zweite Anschlussstelle auf, über die Anschlussstellen das Bauelement mit einer externen
Spannungsquelle angeschlossen werden kann. Das Bauelement kann somit ausschließlich über die Rückseite, also über den
Träger, extern elektrisch kontaktiert werden und ist etwa als oberflächenmontierbares Bauelement ausgestaltet.
In mindestens einem Verfahren zur Herstellung einer Mehrzahl von Bauelementen wird ein Halbleiterwafer mit einem
Halbleiterkörperverbund auf einem Substrat, insbesondere auf einem Aufwachssubstrat bereitgestellt. Eine gemeinsame
Stabilisierungsschicht wird auf dem Halbleiterkörperverbund ausgebildet. Die gemeinsame Stabilisierungsschicht kann metallisch ausgebildet sein und dient insbesondere dazu, den Halbleiterwafer mechanisch zu stabilisieren, etwa nachdem das Substrat von dem Halbleiterwafer entfernt wird. Es werden die mechanischen Verspannungen des Halbleiterwafers festgestellt. Dies kann nach dem Aufbringen der gemeinsamen
Stabilisierungsschicht auf den Halbleiterkörperverbund ermittelt werden. Alternativ ist es auch möglich, dass das Feststellen von mechanischen Verspannungen bei bekannten Materialien und/oder Schichtdicken der Stabilisierungsschicht und des Halbleiterkörperverbunds vorher theoretisch
durchgeführt wird.
In einem weiteren Verfahrensschritt wird eine gemeinsame Kompensationsschicht auf dem Halbleiterkörperverbund derart ausgebildet, dass die gemeinsame Kompensationsschicht und die gemeinsame Stabilisierungsschicht unmittelbar aneinander angrenzen. Die gemeinsame Kompensationsschicht ist
insbesondere zur Kompensierung innerer mechanischer
Verspannungen des Halbleiterwafers eingerichtet. Bevorzugt werden die Kompensationsschicht und die
Stabilisierungsschicht etwa hinsichtlich deren
Materialauswahl, Schichtdicken oder Ausgestaltung derart aneinander angepasst, dass sie entgegengesetzte innere mechanische Verspannungen aufweisen.
Nach dem Ablösen des Substrats von dem Halbleiterwafer wird der Halbleiterwafer derart in eine Mehrzahl von Bauelementen vereinzelt, dass die Bauelemente jeweils einen
Halbleiterkörper aus dem Halbleiterkörperverbund und einen Träger aufweisen. Der Träger weist dabei insbesondere eine metallische Trägerschicht aus der gemeinsamen
Stabilisierungsschicht und eine Ausgleichsschicht aus der gemeinsamen Kompensationsschicht auf. Die Ausgleichsschicht grenzt dabei etwa unmittelbar an die Trägerschicht an und ist zur Kompensierung innerer mechanischer Verspannungen des Bauelements eingerichtet. Seitlich können die
Ausgleichsschicht und die metallische Trägerschicht etwa unmittelbar nach der Vereinzelung bündig oder im Wesentlichen bündig zueinander abschließen. Es ist möglich, dass der
Halbleiterwafer durch die gemeinsame Stabilisierungsschicht und/oder die gemeinsame Kompensationsschicht hindurch
vereinzelt wird. In diesem Fall können die metallische Trägerschicht und/oder die Ausgleichsschicht seitliche
Vereinzelungsspuren aufweisen, etwa an Seitenflanken des Bauelements . Gemäß zumindest einer Ausführungsform des Verfahrens ist die gemeinsame Stabilisierungsschicht zusammenhängend
ausgebildet. Bevorzug weist die Stabilisierungsschicht eine ausreichend hohe vertikale Schichtdicke, etwa zwischen einschließlich 5 ym und 50 ym oder zwischen einschließlich 5 ym und 30 ym, etwa zwischen einschließlich 10 ym und 20 ym auf, um eine selbsttragende Struktur zu bilden, die den
Halbleiterwafer nach dem Entfernen des Substrats trägt und mechanisch stabilisiert. Um die Bearbeitbarkeit des
Halbleiterwafers sicherzustellen, werden die
Stabilisierungsschicht und die Kompensationsschicht derart ausgebildet, dass der Halbleiterwafer in Summe möglichst verspannungsfrei ist und insbesondere nach dem Ablösen des Substrats eine möglichst flache Scheibe bildet. Gemäß zumindest einer Ausführungsform des Verfahrens werden die Stabilisierungsschicht und die Kompensationsschicht aus unterschiedlichen Materialien gebildet. Insbesondere weist die Kompensationsschicht ein Material auf, das dazu geeignet ist, die Verspannung der Stabilisierungsschicht zu
modifizieren und gegebenenfalls zu kompensieren. Dazu eignen sich Materialien wie TiW, Ti, TiN, SiN, Si, Pt, TiWN, WN, Ni und Siliziumoxid besonders gut, die typischerweise über
Sputtern oder CVD-Verfahren abgeschieden werden können.
Insbesondere kann nicht nur die Verspannungen der
Stabilisierungsschicht, sondern auch die Verspannung der zuvor abgeschiedenen Schichten, etwa der Halbleiterschichten, kompensiert werden, oder auf ein gewünschtes
Verspannungsniveau gebracht werden, um der Verspannungsmodifikation durch Folgeprozesse
entgegenzuwirken .
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Aufbringen der Kompensationsschicht auf den
Halbleiterkörperverbund die mechanische Verspannung des Halbleiterwafers zur Kontrolle nachgemessen. Gegebenenfalls kann die Verspannung des Halbleiterwafers etwa durch
wiederholte Aufbringung oder Entfernung eines Teiles der Kompensationsschicht angepasst werden.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Feststellen von mechanischen Verspannungen des
Halbleiterwafers nach dem Ausbilden der gemeinsamen
Stabilisierungsschicht. In einem nachfolgenden
Verfahrensschritt wird die gemeinsame Kompensationsschicht zur Kompensierung innerer mechanischer Verspannungen
unmittelbar auf die gemeinsame Stabilisierungsschicht aufgebracht. Alternativ ist es auch möglich, dass mechanische Verspannungen des Halbleiterwafers anhand von vorgegebenen Materialien und vorgegebenen Schichtdicken des
Halbleiterkörperverbunds sowie der gemeinsamen
Stabilisierungsschicht vor dem Aufbringen der
Stabilisierungsschicht etwa durch Simulationen theoretisch ermittelt werden. Die gemeinsame Kompensationsschicht kann bei bekannten theoretisch ermittelten mechanischen
Verspannungen des Halbleiterwafers vor oder nach dem
Ausbilden der gemeinsamen Stabilisierungsschicht auf den Halbleiterkörperverbund aufgebracht werden. Wird die
Kompensationsschicht vor der Stabilisierungsschicht auf den Halbleiterkörperverbund aufgebracht, kann diese als
modifizierte Saatschicht (englisch: seed layer) ausgebildet werden, auf die die gemeinsame Stabilisierungsschicht etwa galvanisch abgeschieden wird. Die modifizierte Saatschicht kann eine vertikale Höhe aufweisen, die mindestens 1 ym oder mindestens 3 ym beträgt. Gemäß zumindest einer Ausführungsform des Verfahrens wird das Bauelement derart hergestellt, dass dieses frei von einem separat von dem Halbleiterkörper hergestellten Träger
ausgebildet ist. Das bedeutet insbesondere, dass alle
Bestandteile des Trägers des betreffenden Bauelements vor dem Vereinzeln des Halbleiterwafers auf dem
Halbleiterkörperverbund ausgebildet werden. Der Träger des Bauelements wird somit schichtenweise auf dem
Halbleiterkörper des Bauelements ausgebildet. Unmittelbar nach der Vereinzelung weist jedes Bauelements jeweils einen Träger mit einer metallischen Trägerschicht und einer
Ausgleichsschicht auf.
Das oben beschriebene Verfahren ist für die Herstellung eines hier beschriebenen Bauelements besonders geeignet. Die im Zusammenhang mit dem Bauelement beschriebenen Merkmale können daher auch für das Verfahren herangezogen werden und
umgekehrt .
Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Bauelements sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 4C erläuterten Ausführungsbeispielen. Es zeigen:
Figur 1 eine schematische Darstellung eines Bauelements gemäß einem ersten Ausführungsbeispiel in Schnittansicht,
Figuren 2 und 3 weitere Ausführungsbeispiele für ein
Bauelement in schematischen Schnittansichten, und Figuren 4A, 4B und 4C schematische Darstellungen verschiedener Verfahrensschritte zur Herstellung einer
Mehrzahl von Bauelementen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur
Verdeutlichung übertrieben groß dargestellt werden.
Ein Ausführungsbeispiel für ein Bauelement 100 ist in Figur 1 in Schnittansicht schematisch dargestellt. Das Bauelement 100 weist einen Träger 1 und einen auf dem Träger 1 angeordneten Halbleiterkörper 2 auf. Der Halbleiterkörper 2 grenzt
unmittelbar an den Träger 1 an. Der Träger 1 ist insbesondere verschieden von einem Aufwachssubstrat . Der Halbleiterkörper 2 weist eine dem Träger 1 abgewandte erste Halbleiterschicht 21 eines ersten Leitfähigkeitstyps, eine dem Träger 1
zugewandte zweite Halbleiterschicht 22 eines zweiten
Leitfähigkeitstyps und eine zwischen der ersten und der zweiten Halbleiterschicht angeordnete optisch aktive Schicht 23 auf. Der Halbleiterkörper 2 ist insbesondere auf einem III-V-Halbleiterverbundmaterial, etwa auf Galliumnitrid, basiert. Die erste Halbleiterschicht 21 und die zweite
Halbleiterschicht 22 sind n- beziehungsweise p-leitend ausgebildet und können n- oder p-dotiert sein. Bevorzugt ist die erste Halbleiterschicht 21 n-leitend ausgebildet. Der Halbleiterkörper 2 weist eine dem Träger 1 abgewandte erste Hauptfläche 201 auf, die insbesondere als
Strahlungsdurchtrittsfläche oder Strahlungsaustrittsfläche 101 des Bauelements 100 gebildet ist. In Figur 1 ist die Strahlungsdurchtrittsflache 101 unstrukturiert. Abweichend davon ist es möglich, dass die Strahlungsdurchtrittsflache 101 strukturiert ausgebildet ist und Auskoppelstrukturen aufweist. Die erste Hauptfläche 201 und zweite Hauptfläche 202 begrenzen den Halbleiterkörper 2 jeweils in einer vertikalen Richtung. Insbesondere bildet die zweite
Hauptfläche 202 eine gemeinsame Grenzfläche zwischen dem Halbleiterkörper 2 und dem Träger 1. Der Träger 1 weist eine Spiegelschicht 5, eine
Kontaktstruktur 8, eine Isolierungsstruktur 6, eine
Trägerschicht 3, eine Ausgleichsschicht 4 und eine
Anschlussschicht 7 auf. Die metallische Trägerschicht 3 ist zwischen dem Halbleiterkörper 2 und der Ausgleichsschicht 4 angeordnet. Das Bauelement 100 ist über den Träger 1 extern elektrisch kontaktierbar . Der Halbleiterkörper 2 ist über die Anschlussschicht 7 mit einer ersten Anschlussstelle 71 und einer zweiten Anschlussstelle 72 auf einer Rückseite 102 des Bauelements 100 elektrisch leitend verbunden.
Insbesondere ist die erste Halbleiterschicht 21 über einen ersten Durchkontakt 81 der Kontaktstruktur 8, die
Trägerschicht 3 und die Ausgleichsschicht 4 mit der ersten Anschlussstelle 71 elektrisch leitend verbunden. In der vertikalen Richtung erstreckt sich der erste Durchkontakt 81 durch die Spiegelschicht 5, die zweite Halbleiterschicht 22 und die aktive Schicht 23 hindurch in die erste
Halbleiterschicht 21. Die zweite Halbleiterschicht 22 ist insbesondere über die Spiegelschicht 5 und den zweiten
Durchkontakt 82, der sich in vertikaler Richtung durch die Ausgleichsschicht 4 und die metallische Trägerschicht 3 hindurch erstreckt, mit der zweiten Anschlussstelle 72 elektrisch leitend verbunden. Die Spiegelschicht 5, die
Trägerschicht 3 und die Ausgleichsschicht 4 können jeweils zusammenhängend ausgebildet sein. Insbesondere können die Ausgleichsschicht 4 und/oder die metallische Trägerschicht 3 jeweils einstückig ausgebildet sein. Die Isolierungsstruktur 6 weist eine Mehrzahl von
Teilbereichen 61, 62, 63 und 64 auf, die insbesondere
aneinander angrenzen und in verschiedenen Verfahrensschritten erzeugt werden können. Die Kontaktstruktur 8, wie in der Figur 1 dargestellt, ist bereichsweise in dem
Halbleiterkörper 2 und bereichsweise in dem Träger 1
integriert. Im Bereich des Halbleiterkörpers 2 ist der erste Durchkontakt 61 der Kontaktstruktur 8 in lateralen Richtungen durch einen ersten Teilbereich 61 der Isolierungsstruktur 6 von der zweiten Halbleiterschicht 22 und der optisch aktiven Schicht 23 elektrisch isoliert. Im Bereich des Trägers 1 ist der zweite Durchkontakt 82 der Kontaktstruktur 8 in lateralen Richtungen durch einen dritten Teilbereich 63 der
Isolierungsstruktur 6 von der metallischen Trägerschicht 3 und der Ausgleichsschicht 4 elektrisch isoliert. Der erste Durchkontakt 81 und der zweite Durchkontakt 82 sind
verschiedenen elektrischen Polaritäten des Bauelements zugeordnet. In vertikaler Richtung ist ein zweiter
Teilbereich 62 der Isolierungsstruktur 6 zwischen der
metallischen Trägerschicht 3 und der Spiegelschicht 5 angeordnet, sodass die Spiegelschicht 5 und die Trägerschicht 3 durch den zweiten Teilbereich 62 voneinander elektrisch isoliert sind. Ein vierter Teilbereich 64 der
Isolierungsstruktur 6 ist auf der Rückseite 102 des
Bauelements 100 angeordnet und isoliert die zweite
Anschlussstelle 72 von der Ausgleichsschicht 4 oder von der metallischen Trägerschicht 3. In Figur 1 bildet die metallische Trägerschicht 3 einen
Hauptbestandteil des Trägers 1. Insbesondere können
mindestens 50 %, mindestens 70 %, 80 % oder 90 % des Volumens und/oder der Masse des Trägers 1 auf die metallische
Trägerschicht 3 entfallen. Das Bauelement 100 wird somit hauptsächlich von der metallischen Trägerschicht 3 getragen. Im Vergleich mit allen anderen Schichten des Trägers 1 beziehungsweise des Bauelements 100 weist die Trägerschicht 3 etwa abgesehen von dem zweiten Durchkontakt 82 die größte vertikale Höhe auf. Insbesondere weist die Trägerschicht 3 eine vertikale Höhe auf, die mindestens 2-mal, 3-mal, 5-mal oder 10-mal so groß ist wie eine vertikale Höhe der
Ausgleichsschicht 4 oder der Spiegelschicht 5 oder der
Anschlussschicht 7.
Die Ausgleichsschicht 4 und die metallische Trägerschicht 3 weisen insbesondere verschiedene Materialien auf. Bevorzugt sind diese Schichten derart ausgebildet, dass sie
entgegengesetzte Verspannungen aufweisen, sodass das
Bauelement 100 in Summe im Wesentlichen verspannungsfrei und frei von mechanischen Verbiegungen ist. Insbesondere sind die metallische Trägerschicht 3 und die Ausgleichsschicht 4 in Draufsicht deckungsgleich. Die Ausgleichsschicht 4 kann seitlich mit der metallischen Trägerschicht 3 bündig
abschließen. An einer Seitenflanke oder an allen
Seitenflanken des Bauelements 100 können die metallische Trägerschicht 3 und die Ausgleichsschicht 4
Vereinzelungsspuren aufweisen. Die Seitenflanken des
Bauelements 100 können somit Oberflächen der metallischen Trägerschicht 3 und der Ausgleichsschicht 4 aufweisen.
In der Figur 1 ist die Spiegelschicht 5 derart ausgebildet, dass diese in lateralen Richtungen von der Isolierungsstruktur 6, insbesondere von dem zweiten Teilbereich 62 der Isolierungsstruktur 6 umschlossen ist. Die Spiegelschicht 5 kann Materialien wie Aluminium oder Silber aufweisen, die in der Regel korrosionsanfällig sind. Durch die seitliche Umhüllung der Spiegelschicht 5 durch die
Isolierungsstruktur 6 kann die Spiegelschicht 5 vor äußeren Umwelteinflüssen geschützt werden.
In Figur 1 bedeckt die metallische Trägerschicht 3 in
Draufsicht auf die Rückseite 102 des Bauelements 100 den Halbleiterkörper 2 bis auf eine Öffnung oder mehrere
Öffnungen vollständig, durch die sich der zweite Durchkontakt 82 oder mehrere Durchkontakte hindurch erstreckt/erstrecken . Die metallische Trägerschicht 3 ist dabei zusammenhängend ausgebildet, wodurch der Halbleiterkörper 2 im Wesentlichen auf einem metallischen Träger angeordnet ist, sodass das Bauelement 100 insgesamt besonders mechanisch stabil ist. Da das Bauelement 100 außer der Ausgleichsschicht 4 und der metallischen Trägerschicht 3 keine weiteren Trägerschichten beziehungsweise keine weiteren als Träger ausgebildeten
Schichten aufweist, kann das Bauelement 100 besonders dünn und zugleich kompakt und stabil ausgestaltet sein.
In Figur 2 ist ein weiteres Ausführungsbeispiel für ein
Bauelement 100 dargestellt. Das in der Figur 2 dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1 dargestellten Ausführungsbeispiel für ein Bauelement. Im Unterschied hierzu ist die Ausgleichsschicht 4 zwischen dem Halbleiterkörper 2 und der metallischen Trägerschicht 3 angeordnet. In diesem Fall kann die Ausgleichsschicht 4 als modifizierte Saatschicht ausgebildet sein, auf der die metallische Trägerschicht 3 etwa mittels eines Beschichtungsverfahrens insbesondere mittels eines galvanischen Verfahrens gebildet wird.
In Figur 3 ist ein weiteres Ausführungsbeispiel für ein
Bauelement dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1 dargestellten
Ausführungsbeispiel für ein Bauelement. Im Unterschied hierzu ist die metallische Trägerschicht 3 über die Spiegelschicht 5 mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden. Der erste Durchkontakt 81 und der zweite
Durchkontakt 82 der Kontaktstruktur 8 sind der gleichen elektrischen Polarität des Bauelements 100 zugeordnet und stehen im elektrischen Kontakt zueinander. In Draufsicht weisen der erste Durchkontakt 81 und der zweite Durchkontakt 82 Überlappungen auf. Insbesondere grenzt der erste
Durchkonktakt 81 unmittelbar an den zweiten Durchkontakt 82.
In den Figuren 1 bis 3 ist die Ausgleichsschicht 4 bevorzugt elektrisch leitfähig ausgebildet. Abweichend davon ist es möglich, dass die Ausgleichsschicht 4 aus einem Material gebildet ist, das elektrisch isolierend oder schwach
elektrisch leitend ist. In diesem Fall kann die
Ausgleichsschicht 4 eine oder mehrere Öffnungen aufweisen, die mit einem elektrisch leitfähigen Material, etwa mit einem Metall, aufgefüllt wird/werden, sodass elektrische
Verbindungen zwischen der Trägerschicht 3 und der
Spiegelschicht 5 oder zwischen der Trägerschicht 3 und der Anschlussschicht 7 hergestellt werden. Abweichend von den Figuren 1 bis 3 ist es möglich, dass die Spiegelschicht 5 von der zweiten Halbleiterschicht 22 elektrisch isoliert ist. In diesem Fall kann die Spiegelschicht 5 über den ersten
Durchkontakt 81 oder über eine Mehrzahl von ersten Durchkontakten 81 mit der ersten Halbleiterschicht 21 elektrisch leitend verbunden sein.
Figur 4A, 4B und 4C zeigen schematische Darstellungen
verschiedener Verfahrensschritte zur Herstellung einer
Mehrzahl von Bauelementen.
In Figur 4A ist ein Halbleiterwafer 10 mit einem Substrat 90 und einem auf dem Substrat 90 angeordneten
Halbleiterkörperverbund 20 dargestellt. Insbesondere ist das Substrat 90 ein Aufwachssubstrat , etwa ein Saphirsubstrat. Eine strukturierte Spiegelschicht 5 wird auf dem
Halbleiterkörperverbund 20 gebildet. Die strukturierte
Spiegelschicht 5 kann eine Mehrzahl von Öffnungen und eine Mehrzahl von Trenngräben aufweisen, wobei in den Öffnungen der Spiegelschicht 5 erste Durchkontakte 81 der
Kontaktstruktur 8 ausgebildet werden. Aufgrund der
Übersichtlichkeit werden Teilbereiche der Isolierungsschicht 6, die die ersten Durchkontakte 81 von der zweiten
Halbleiterschicht 22 und von der optisch aktiven Schicht 23 elektrisch isolieren, in der Figur 4A nicht dargestellt. Die Spiegelschicht 5 weist insbesondere eine Mehrzahl von
Teilbereichen auf, die jeweils einem der herzustellenden Bauelemente 100 zugeordnet sind. Die Teilbereiche der
Spiegelschicht 5 sind insbesondere lateral voneinander beabstandet, wobei Trenngräben zwischen den Teilbereichen der Spiegelschicht 5 vorhanden sind, welche Positionen der
Trennlinien AB bei der Vereinzelung des Halbleiterwafers 10 definieren. Die Trenngräben können mit einem Material der Isolierungsstruktur 6 aufgefüllt sein.
Eine gemeinsame zusammenhängende Stabilisierungsschicht 30 wird auf den Halbleiterkörperverbund 20, etwa nach dem Ausbilden der Spiegelschicht 5, aufgebracht. Die Stabilisierungsschicht 30 ist im Hinblick auf deren Material und Schichtdicke als selbsttragende Struktur gebildet, sodass der Halbleiterwafer 10, nachdem das Aufwachssubstrat 90 entfernt wird, hauptsächlich von der Stabilisierungsschicht 30 mechanisch getragen werden kann. Um sicherzustellen, dass sich der Halbleiterwafer 10 nicht aufrollt, wird eine
Kompensationsschicht 40 auf dem Halbleiterkörperverbund 20 gebildet, wobei die Stabilisierungsschicht 30 und die
Kompensationsschicht 40 hinsichtlich deren Materialien und Ausgestaltung derart ausgebildet sind, dass die
Stabilisierungsschicht 30 und die Kompensationsschicht 40 hinsichtlich der mechanischen Verspannungen entgegenwirken, sodass der Halbleiterwafer 10 in Summe im Wesentlichen verspannungsfrei und frei von mechanischen Verbiegungen ist. Bevorzugt grenzt die Kompensationsschicht 40 unmittelbar an die Stabilisierungsschicht 30 an. Vor und/oder nach dem
Aufbringen der Kompensationsschicht 40 auf den
Halbleiterkörperverbund 20 können innere Verspannungen des Halbleiterwafers gemessen und gegebenenfalls durch
wiederholte Aufbringung oder Entfernung von Teilen der
Kompensationsschicht 40 angepasst werden.
Gemäß dem in der Figur 4A dargestellten Ausführungsbeispiel für ein Verfahren wird die Stabilisierungsschicht 30 vor der Kompensationsschicht 40 auf dem Halbleiterkörperverbund 20 gebildet. Alternativ kann die Kompensationsschicht 40 bei bekannter Verspannung der Stabilisierungsschicht 30 auch vor dieser auf den Halbleiterkörperverbund 20 aufgebracht werden. In diesem Fall kann die Kompensationsschicht 40 als
modifizierte Saatschicht dienen, auf die die
Stabilisierungsschicht 30 etwa galvanisch abgeschieden wird. Es wird eine Anschlussschicht 7 mit ersten Kontaktstellen 71 und zweiten Kontaktstellen 72 auf der Stabilisierungsschicht 30 beziehungsweise auf der Kompensationsschicht 40 gebildet. Die ersten Anschlussstellen 71 und die zweiten
Anschlussstellen 72 sind jeweils lateral voneinander
beabstandet und unterschiedlichen elektrischen Polaritäten der herzustellenden Bauelemente 100 zugeordnet. In der Figur 4A sind die ersten Kontaktstellen 71 über die
Stabilisierungsschicht 30 und die erste Durchkotankte 81 mit der ersten Halbleiterschicht 21 elektrisch leitend verbunden. Die zweiten Anschlussstellen 72 sind über zweite
Durchkontakte 72 der Kontaktstruktur 8 und die Spiegelschicht 5 mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden. Die zweiten Durchkontakte 82 sind derart
ausgebildet, dass sich diese jeweils in vertikaler Richtung von der jeweiligen zweiten Anschlussstelle 72 durch die
Kompensationsschicht 40 und die Stabilisierungsschicht 30 hindurch zu der Spiegelschicht 5 erstrecken. Die
Isolierungsstruktur 6 ist derart ausgebildet, dass die zweiten Durchkontakte 82 von der Kompensationsschicht 40 und von der Stabilisierungsschicht 30 elektrisch isoliert werden. Da die Anschlussschicht 7 mit den Anschlussstellen 71 und 72 nicht oder nicht wesentlich zur mechanischen Stabilisierung des Halbleiterwafers 10 beziehungsweise der herzustellenden Bauelemente 100 beiträgt, kann die Anschlussschicht 7 mit den Anschlussstellen 71 und 72 besonders dünn ausgestaltet werden. Insbesondere werden die Anschlussstellen 71 und 72 als flache Metallisierungspads ausgeführt. In Figur 4B wird das Substrat 90 von dem Halbleiterwafer 10 getrennt. Nach dem Ablösen des Substrats 90 kann der
verbleibende Halbleiterwafer 10 etwa entlang einer Mehrzahl von Trennlinien AB in eine Mehrzahl von Bauelementen 100 vereinzelt werden. Dabei wird die Stabilisierungsschicht 30 und/oder die Kompensationsschicht 40 durchtrennt.
Die durch die Vereinzelung entstehenden Bauelemente 100 sind in der Figur 4C dargestellt und entsprechen insbesondere jeweils dem in der Figur 1 dargestellten Bauelement 100. Die in der Figur 4C dargestellten Bauelemente 100 weisen somit jeweils einen Halbleiterkörper 2 als Teil des
Halbleiterkörperverbunds 20 auf, wobei der Halbleiterkörper 2 etwa unmittelbar auf einem Träger 1 angeordnet ist. Der komplette Träger 1 wird insbesondere unmittelbar bei der Vereinzelung des Halbleiterwafers 10 erzeugt. Mit anderen Worten ist der Träger 1 verschieden von einem
Bauelementträger, der etwa separat von dem Halbleiterkörper 2 hergestellt und etwa mittels einer Verbindungsschicht mit dem Halbleiterkörper 2 mechanisch und/oder elektrisch verbunden wird. Insbesondere weist der Träger 1 alle Bestandteile auf, die vor dem Vereinzeln des Halbleiterwafers 10 auf dem
Halbleiterkörperverbund 20 erzeugt sind. Die Bestandteile des in der Figur 4C dargestellten Trägers 1 umfassen eine
Trägerschicht 3, eine Ausgleichsschicht 4, eine
Anschlussschicht 7, eine Spiegelschicht 5, eine
Kontaktstruktur 8 mit den Durchkontakten 81 und 82 sowie eine Isolierungsstruktur 6. Darüber hinaus weist der Träger 1 insbesondere keine weiteren Bestandteile auf, die wesentlich zur mechanischen Stabilisierung des Bauelements beitragen.
Das in der Figur 4C dargestellte Bauelement 100 kann
Seitenflanken mit Vereinzelungsspuren aufweisen. Die
Seitenflanken des Bauelements 100, die die Vorderseite 101 und die Rückseite 102 des Bauelements 100 verbinden, können seitliche Oberflächen des Halbleiterkörpers 2, der
Isolierungsstruktur 6, der Trägerschicht 3 sowie der Ausgleichsschicht 4 aufweisen. An den Seitenflanken des Bauelements 100 können der Halbleiterkörper 2, die
Ausgleichsschicht 4, die Trägerschicht 3 und/oder die
Isolierungsstruktur bündig zueinander abschließen.
Weist ein Bauelement einen Halbleiterkörper und einen unmittelbar am Halbleiterkörper ausgebildeten metallischen Träger auf, kann dieses besonders dünn, kompakt und zugleich stabil ausgestaltet werden. Weist der Träger zudem eine metallische Hauptträgerschicht und eine Ausgleichsschicht auf, wobei die Ausgleichsschicht insbesondere unmittelbar an die Hauptträgerschicht angrenzt und innerer mechanischer Verspannung der Hauptträgerschicht entgegenwirkt, kann die beim Bauelement oder bei einem Halbleiterwafer auftretende Verspannungsthematik effizient angegangen werden.
Es wird die Priorität der deutschen Patentanmeldung 10 2016 114 550.5 beansprucht, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
100 Bauelement
101 Vorderseite des Bauelements
102 Rückseite des Bauelements
1 Träger
2 Halbleiterkörper
20 Halbleiterkörperverbund
201 erste Hauptfläche des Halbleiterkörpers
202 zweite Hauptfläche des Halbleiterkörpers 21, 22 Halbleiterschicht
23 optische aktive Schicht
3 Trägerschicht
30 gemeinsame Stabilisierungsschicht
4 Ausgleichsschicht
40 gemeinsame Kompensationsschicht
5 Spiegelschicht
6 Isolierungsstruktur
61, 62 Isolierungsschicht
63, 64 weitere Isolierungsschicht
7 Anschlussschicht
71, 72 Anschlussstelle
8 Kontaktstruktur
81, 82 Durchkontakt
90 Substrat/ Aufwachssubstrat
AB Trennlinie

Claims

Patentansprüche
1. Bauelement (100) mit einem Träger (1) und einem auf dem Träger angeordneten Halbleiterkörper (2), bei dem
- der Halbleiterkörper eine dem Träger abgewandte
Halbleiterschicht (21), eine dem Träger zugewandte weitere Halbleiterschicht (22) und eine dazwischenliegende optisch aktive Schicht (23) aufweist,
- der Träger eine metallische Trägerschicht (3) aufweist, die zusammenhängend ausgebildet ist und das Bauelement mechanisch stabilisiert,
- der Träger eine Spiegelschicht (5) aufweist, die zwischen dem Halbleiterkörper und der Trägerschicht angeordnet ist, und
- der Träger eine Ausgleichsschicht (4) aufweist, die
unmittelbar an die Trägerschicht angrenzt und zur
Kompensierung innerer mechanischer Verspannungen des
Bauelements eingerichtet ist.
2. Bauelement nach dem vorhergehenden Anspruch,
bei dem die Ausgleichsschicht (4) als planare Schicht ausgebildet ist und eine im Wesentlichen konstante
Schichtdicke entlang lateraler Richtungen aufweist.
3. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (3) und die Ausgleichsschicht (4) jeweils eine im Wesentlichen konstante Schichtdicke entlang lateraler Richtungen aufweisen und frei von vertikalen
Erhebungen und/oder von vertikalen Verzweigungen sind.
4. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (3) als mechanisch selbsttragende Schicht ausgebildet ist, sodass das Bauelement von der
Trägerschicht mechanisch getragen ist, wobei das Bauelement bis auf die metallische Trägerschicht und/oder die Ausgleichsschicht frei von weiteren Trägerschichten ist.
5. Bauelement nach einem der vorhergehenden Ansprüche, das als optoelektronischer Halbleiterchip ausgebildet ist, wobei der Träger (1) als einziger Chipträger dient, der frei von einem Formkörper aus Kunststoff, Silikon, Epoxid, Keramik oder aus einem Halbleitermaterial ist.
6. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (3) in Draufsicht bis auf mögliche Öffnungen durch die Trägerschicht hindurch den
Halbleiterkörper (2) vollständig bedeckt.
7. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (3) zumindest ein Material aus der Gruppe bestehend aus Ni, Cu, W, Au, AI, Pt und Ti aufweist und die Ausgleichsschicht (4) zumindest ein Material aus der Gruppe bestehend aus TiW, Ti, TiN, SiN, Si, Pt, TiWN, WN, Ni und Siliziumoxid aufweist.
8. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Trägerschicht (3) eine vertikale Schichtdicke aufweist, die zwischen einschließlich 1 ym und 80 ym ist.
9. Bauelement nach einem der vorhergehenden Ansprüche, das eine vertikale Gesamthöhe aufweist, die zwischen
einschließlich 9 ym und 100 ym ist, wobei die Trägerschicht (3) eine vertikale Höhe aufweist, die mindestens 50 % der Gesamthöhe des Bauelements ist.
10. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die metallische Trägerschicht (3) mit dem Halbleiterkörper (2) elektrisch leitend verbunden ist.
11. Bauelement nach einem der vorhergehenden Ansprüche, das eine Kontaktstruktur (8) zur elektrischen Kontaktierung der Halbleiterschichten (21, 22) aufweist, die zumindest teilweise im Träger (1) und teilweise im Halbleiterkörper (2) integriert ist, wobei die Kontaktstruktur (8) einen sich durch die weitere Halbleiterschicht (22) und die aktive
Schicht (23) hindurch erstreckenden ersten Durchkontakt (81) und einen sich durch die Trägerschicht (3) hindurch
erstreckenden zweiten Durchkontakt (82) aufweist.
12. Bauelement nach einem der vorhergehenden Ansprüche, das eine als Strahlungsdurchtrittsfläche ausgebildete
Vorderseite (101) und eine der Vorderseite abgewandte
Rückseite (102) aufweist, wobei die Rückseite des Bauelements durch eine dem Halbleiterkörper (2) abgewandte Oberfläche des Trägers (1) gebildet ist und das Bauelement ausschließlich über die Rückseite extern elektrisch kontaktierbar ist.
13. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Ausgleichsschicht (4) seitlich mit der
metallischen Trägerschicht (3) zumindest im Wesentlichen bündig abschließt.
14. Verfahren zur Herstellung einer Mehrzahl von
Bauelementen (100) mit folgenden Schritten:
a) Bereitstellen eines Halbleiterwafers (10) mit einem
Halbleiterkörperverbund (20) auf einem Substrat (90);
b) Ausbilden einer gemeinsamen Stabilisierungsschicht (30) auf dem Halbleiterkörperverbund; c) Feststellen von mechanischen Verspannungen des Halbleiterwafers ;
d) Ausbilden einer gemeinsamen Kompensationsschicht (40) derart, dass die gemeinsame Kompensationsschicht und die gemeinsame Stabilisierungsschicht unmittelbar aneinander angrenzen, wobei die gemeinsame Kompensationsschicht zur Kompensierung innerer mechanischer Verspannungen des
Halbleiterwafers eingerichtet ist;
e) Ablösen des Substrats von dem Halbleiterwafer ; und
f) Vereinzeln des Halbleiterwafers in eine Mehrzahl von
Bauelementen (100) derart, dass die Bauelemente jeweils einen Halbleiterkörper (2) aus dem Halbleiterkörperverbund und einen Träger (1) aufweisen, wobei
- der Träger eine metallische Trägerschicht (3) aus der gemeinsamen Stabilisierungsschicht und eine
Ausgleichsschicht (4) aus der gemeinsamen
Kompensationsschicht (40) aufweist, und
- die Ausgleichsschicht unmittelbar an die Trägerschicht angrenzt und zur Kompensierung innerer mechanischer
Verspannungen des Bauelements eingerichtet ist.
15. Verfahren nach Anspruch 14,
bei dem das Feststellen von mechanischen Verspannungen des Halbleiterwafers (10) nach dem Ausbilden der gemeinsamen Stabilisierungsschicht (30) erfolgt und die gemeinsame
Kompensationsschicht (40) zur Kompensierung innerer
mechanischer Verspannungen des Halbleiterwafers unmittelbar auf die gemeinsame Stabilisierungsschicht aufgebracht wird.
16. Verfahren nach Anspruch 14,
bei dem mechanische Verspannungen des Halbleiterwafers (10) anhand von vorgegebenen Materialien und vorgegebenen
Schichtdicken des Halbleiterkörperverbunds (20) sowie der gemeinsamen Stabilisierungsschicht (30) festgestellt werden, und die gemeinsame Kompensationsschicht (40) bei bekannten theoretisch ermittelten mechanischen Verspannungen des
Halbleiterwafers vor dem Ausbilden der gemeinsamen
Stabilisierungsschicht auf den Halbleiterkörperverbund aufgebracht wird.
17. Verfahren nach dem vorhergehenden Anspruch,
bei dem die gemeinsame Kompensationsschicht (40) als
modifizierte Saatschicht mit einer vertikalen Höhe von mindestens 1 ym ausgebildet wird, auf die die gemeinsame Stabilisierungsschicht (30) galvanisch abgeschieden wird.
18. Verfahren nach einem der Ansprüche 14 bis 17,
bei dem das Bauelement (100) frei von einem separat von dem Halbleiterkörper (2) hergestellten Träger ausgebildet wird und alle Bestandteile des Trägers (1) vor dem Vereinzeln des Halbleiterwafers (10) auf dem Halbleiterkörperverbund (20) ausgebildet werden.
PCT/EP2017/068470 2016-08-05 2017-07-21 Bauelement und verfahren zur herstellung von bauelementen WO2018024509A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780049337.3A CN109564957B (zh) 2016-08-05 2017-07-21 器件和用于制造器件的方法
US16/322,995 US10910513B2 (en) 2016-08-05 2017-07-21 Component having metal carrier layer and reduced overall height
US17/148,208 US11437540B2 (en) 2016-08-05 2021-01-13 Component having metal carrier layer and layer that compensates for internal mechanical strains

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016114550.5 2016-08-05
DE102016114550.5A DE102016114550B4 (de) 2016-08-05 2016-08-05 Bauelement und Verfahren zur Herstellung von Bauelementen

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/322,995 A-371-Of-International US10910513B2 (en) 2016-08-05 2017-07-21 Component having metal carrier layer and reduced overall height
US17/148,208 Division US11437540B2 (en) 2016-08-05 2021-01-13 Component having metal carrier layer and layer that compensates for internal mechanical strains

Publications (1)

Publication Number Publication Date
WO2018024509A1 true WO2018024509A1 (de) 2018-02-08

Family

ID=59558385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/068470 WO2018024509A1 (de) 2016-08-05 2017-07-21 Bauelement und verfahren zur herstellung von bauelementen

Country Status (4)

Country Link
US (2) US10910513B2 (de)
CN (1) CN109564957B (de)
DE (1) DE102016114550B4 (de)
WO (1) WO2018024509A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114550B4 (de) * 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229153A (ja) * 2005-02-21 2006-08-31 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
WO2013011415A1 (en) * 2011-07-15 2013-01-24 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to a support substrate
EP2600389A1 (de) * 2011-11-29 2013-06-05 Imec Verfahren zur Bindung von Halbleitersubstraten
CN105514231A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694041B1 (en) 2000-10-11 2004-02-17 Digimarc Corporation Halftone watermarking and related applications
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20130249011A1 (en) 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
CN103325749A (zh) 2012-03-22 2013-09-25 德州仪器公司 具有tsv和应力补偿层的集成电路(ic)
DE102012217533A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US9530930B2 (en) 2013-01-29 2016-12-27 Nanyang Technological University Method of fabricating semiconductor devices
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102015211185A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016114550B4 (de) * 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229153A (ja) * 2005-02-21 2006-08-31 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
WO2013011415A1 (en) * 2011-07-15 2013-01-24 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to a support substrate
EP2600389A1 (de) * 2011-11-29 2013-06-05 Imec Verfahren zur Bindung von Halbleitersubstraten
CN105514231A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底

Also Published As

Publication number Publication date
US20190181296A1 (en) 2019-06-13
US11437540B2 (en) 2022-09-06
DE102016114550A1 (de) 2018-02-08
US10910513B2 (en) 2021-02-02
CN109564957B (zh) 2022-03-22
CN109564957A (zh) 2019-04-02
US20210135046A1 (en) 2021-05-06
DE102016114550B4 (de) 2021-10-21

Similar Documents

Publication Publication Date Title
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
WO2017060355A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP3357093B1 (de) Optoelektronischer halbleiterchip und dessen herstellungsverfahren
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102015100578A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
WO2018024509A1 (de) Bauelement und verfahren zur herstellung von bauelementen
EP0342274B1 (de) Anordnung zur Verminderung von Piezoeffekten in mindestens einem in einem Halbleitermaterial angeordneten piezoeffekt-empfindlichen elektrischen Bauelement und Verfahren zur Herstellung dieser Anordnung
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102016124380A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015121056A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
WO2018215309A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2019068522A1 (de) Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
WO2019158401A1 (de) Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
WO2009156382A2 (de) Verfahren zum herstellen einer thermoelektrischen vorrichtung
DE102008035254A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
AT523976A2 (de) Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
WO2018206604A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
DE102018205156A1 (de) MEMS-Element und ASIC-Element
WO2019037997A1 (de) Träger und bauteil mit pufferschicht sowie verfahren zur herstellung eines bauteils
WO2018215312A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17749148

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17749148

Country of ref document: EP

Kind code of ref document: A1