CN107735871B - 具有金属载体的器件和用于制造器件的方法 - Google Patents

具有金属载体的器件和用于制造器件的方法 Download PDF

Info

Publication number
CN107735871B
CN107735871B CN201680039726.3A CN201680039726A CN107735871B CN 107735871 B CN107735871 B CN 107735871B CN 201680039726 A CN201680039726 A CN 201680039726A CN 107735871 B CN107735871 B CN 107735871B
Authority
CN
China
Prior art keywords
carrier
layer
contact
carrier layer
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680039726.3A
Other languages
English (en)
Other versions
CN107735871A (zh
Inventor
克里斯蒂安·莱雷尔
托马斯·施瓦茨
卢茨·赫佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107735871A publication Critical patent/CN107735871A/zh
Application granted granted Critical
Publication of CN107735871B publication Critical patent/CN107735871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提出一种器件(100)，所述器件具有载体(1)、半导体本体(2)和在竖直方向上至少局部地设置在载体和半导体本体之间的布线结构(8)，其中‑布线结构为了电接触半导体本体具有第一连接面(31)和第二连接面(32)，所述第一连接面和第二连接面邻接于载体并且与器件的不同的电极性相关联，‑载体具有金属的载体层(4)和第一穿通接触部(61)，其中第一穿通接触部沿竖直方向延伸穿过载体层，通过绝缘层(5)与载体层电绝缘，并且在载体的朝向布线结构的前侧(11)上与连接面(31，32)中的一个电接触，‑器件构成为可经由载体外部电接触，并且‑载体具有至少60体积百分比和/或重量百分比的金属份额。此外，提出一种用于制造这种器件的方法。

Description

具有金属载体的器件和用于制造器件的方法
技术领域
提出一种具有金属载体的器件和一种用于制造多个器件的方法。
背景技术
具有包含由塑料构成的成形体的载体的光电子器件至少局部地具有不足够的机械稳定性。关于热负荷性和尤其在周期性的温度变化方面的周期稳定性，由塑料、例如由模塑料构成的成形体为潜在的风险。
发明内容
一个目的是：提供一种具有高的机械和热稳定性的器件。此外，另一目的是：提供一种用于制造一个或多个器件的成本适宜的方法。
根据器件的至少一个实施方式，所述器件具有载体和设置在载体上的半导体本体。载体具有朝向半导体本体的前侧和背离半导体本体的后侧。特别地，载体直接地在半导体本体上、例如在半导体复合件上以晶片级来制造。这表示：载体例如不在与半导体本体分开的生产步骤中制造并且例如借助于连接层固定在半导体本体上，而是直接地在半导体本体上、即在存在半导体本体的情况下产生。例如，载体包含多个层，所述层依次施加到半导体本体上。
半导体本体例如具有第一载流子类型的背离载体的前侧的第一半导体层、第二载流子类型的朝向载体的前侧的第二半导体层和在竖直方向上设置在第一和第二半导体层之间的有源层。特别地，有源层是pn结区域，所述pn结区域构成为层或构成为多个层的层序列。有源层优选设计用于：例如在可见、紫外或红外光谱范围中发射电磁辐射，或者吸收电磁辐射并且将所述电磁辐射转换成电信号或电能。半导体本体能够借助于外延方法逐层地施加到生长衬底上。然而，生长衬底能够在随后的方法步骤中从半导体本体移除，使得器件尤其没有生长衬底。
将竖直方向理解为如下方向，所述方向尤其垂直于半导体本体的主延伸面定向。特别地，竖直方向是半导体本体的半导体层的生长方向。将横向方向理解为如下方法，所述方向大致平行于半导体本体的主延伸面伸展。特别地，竖直方向和横向方向彼此横向地、例如彼此垂直地定向。
根据器件的至少一个实施方式，所述器件具有布线结构，所述布线结构沿竖直方向至少局部地设置在载体和半导体本体之间。布线结构设计用于电接触半导体本体。在布线结构的朝向载体的表面上，布线结构能够具有第一连接面和第二连接面，所述第一连接面和第二连接面例如与器件的不同的电极性相关联。载体的前侧尤其邻接于布线结构的第一和/或第二连接面。
根据器件的至少一个实施方式，载体具有金属的载体层。特别地，载体层形成载体的主要组成部分，其中金属的载体层机械地承载和稳定载体以及整个器件。在此，载体的至少50％、例如至少60％或至少70％的体积和/或重量分摊到载体层上。为了电接触半导体本体，载体能够具有第一穿通接触部，所述第一穿通接触部沿竖直方向尤其延伸穿过载体层。在此，第一穿通接触部在横向方向上能够由载体层全面地包围并且通过绝缘层与载体层电绝缘。在载体的前侧上，第一穿通接触部例如与连接面之一物理接触进而电接触。金属的载体层能够与连接面之一导电连接，或者与第一连接面和第二连接面电绝缘。器件能够构成为，使得所述器件能经由载体外部电接触。
根据器件的至少一个实施方式，载体具有至少60体积百分比和/或重量百分比的金属份额。这表示：载体主要由金属构成。这种载体具有尤其高的机械稳定性。此外，基本上由金属构成的载体尤其适合于散热。载体的金属份额尤其能够为至少70、例如至少80和优选至少90或95体积和/或重量％。特别地，载体或器件没有由模塑料(英文：moldcompound)、例如由环氧化物、树脂或硅树脂构成的成形体。
在器件的至少一个实施方式中，所述器件具有载体、半导体本体和在竖直方向上至少局部地设置在载体和半导体本体之间的布线结构。布线结构设计用于电接触半导体本体并且具有第一连接面和第二连接面。布线结构的连接面与器件的不同的电极性相关联并且邻接于载体。载体具有金属的载体层和第一穿通接触部，其中第一穿通接触部沿竖直方向延伸穿过载体层。在此，第一穿通接触部通过绝缘层与载体层电绝缘，并且在载体的朝向布线结构的前侧上与连接面中的一个连接面电接触。器件构成为可经由载体外部电接触。载体具有至少60体积百分比和/或重量百分比的金属份额。
这种器件具有载体，所述载体主要由金属构成，由此器件尤其机械稳定地构成并且由此尤其有助于通过载体散热。
根据器件的至少一个实施方式，载体层一件式地构成并且例如能够在唯一的方法步骤中制造。载体层尤其自承地构成。在此，载体层能够具有竖直厚度，所述竖直厚度例如在0.02mm和1mm之间，例如在0.02mm和0.5mm之间，例如在0.02mm和0.2mm之间，其中包括边界值。载体层具有金属，例如镍、铜、铝，或由所述金属之一构成。载体层也能够具有其他金属。优选地，载体层具有镍或由其构成，因为镍具有尤其高的弹性模量进而与其他金属相比是尤其硬的。此外，镍例如能够借助于电镀覆层方法结构化地或未结构化地简单地施加到布线结构上。
由于一件式和高厚度的载体层，器件得到大面积的机械支撑并且能够经受高的弯曲负荷。
根据器件的至少一个实施方式，载体层沿着横向方向在半导体本体的横向棱边长度的至少80％之上延伸。特别地，载体层在半导体本体的俯视图中能够覆盖半导体本体的朝向载体的主面的至少60％、例如至少70％或至少80％。载体层能够构成为，使得所述载体层沿着半导体本体的两个彼此邻接的棱边或沿着全部横向棱边在半导体本体的所属的相应的横向棱边长度的至少70％、例如至少80％、优选至少90％之上延伸。
根据器件的至少一个实施方式，载体层具有竖直厚度。特别地，第一穿通接触部沿竖直方向以如下竖直高度伸出载体层，其中载体层的竖直厚度能够是该竖直高度的至少三倍大、例如至少五倍大或至少十倍大。载体层能够具有开口，第一穿通接触部延伸穿过所述开口。第一穿通接触部在此能够构成为，使得所述第一穿通接触部在半导体本体的俯视图中完全地覆盖承载层的开口，或者完全地填充开口。为了第一穿通接触部的电绝缘，绝缘层能够设置在承载层和第一穿通接触部之间。优选地，绝缘层是氧化的金属层和/或纳米陶瓷层。这种绝缘层具有尤其高的热导率，即直至7(m·K)或8W/(m·K)的热导率。将纳米陶瓷层理解为电绝缘层，所述电绝缘层例如具有含金属的或含金属氧化物的晶体粉末，所述晶体粉末具有在纳米范围中的粒度，例如在5nm和100nm之间、例如20nm和40nm之间的范围中。例如，绝缘层是含氧化铝的纳米陶瓷层。除此之外，绝缘层能够由其他的无机电介质、例如氮化硅或二氧化硅构成。
根据器件的至少一个实施方式，载体除了第一穿通接触部之外具有第二穿通接触部。第一和第二穿通接触部尤其能够在载体的与前侧相对置的后侧处电接触。也可行的是：第一和第二穿通接触部分别通过第一接触层或通过第二接触层完全地覆盖。因此，在载体的后侧上能够经由接触层电接触穿通接触部。接触层能够构成为，使得所述接触层分别在载体的后侧上形成能焊接的表面。因此，器件能够构成为可表面安装的器件，所述器件例如能够经由器件的后侧从外部电接触，所述后侧能够是载体的后侧。在器件运行时产生的热量能够经由布线结构直接地输送到载体中并且经由载体有效地导出到环境中。
在竖直方向上，第二接触部例如延伸穿过载体层并且在此能够通过绝缘层与载体层电绝缘。在载体的前侧上，第一穿通接触部和第二穿通接触部例如与第一连接面或第二连接面电接触。载体和布线结构因此能够具有共同的边界面，在所述边界面上，载体的穿通接触部与布线结构的连接面电接触。第一穿通接触部和/或第二穿通接触部能够由良好导电的且良好导热的金属、如铜、铝、银或由其他金属构成。载体能够具有多个第一穿通接触部和多个第二穿通接触部。
根据器件的至少一个实施方式，第一穿通接触部和/或第二穿通接触部由导电的且能焊接的材料形成。在此，载体层能够具有多个开口，其中在相应的开口中露出布线结构的第一或第二连接面。载体层的开口能够借助能焊接的材料、例如呈焊球形式的能焊接的材料填充。在重熔步骤之后，载体层的开口能够完全地用能焊接的材料填充。如果穿通接触部由能焊接的材料、尤其作为突出于载体层的焊料球形成，那么为了例如在电路板上连接要制造的器件已经足够的是：提供助焊剂，因为要制造的器件在其制成为具有穿通接触部之后已经具备用于可能的安装的焊料储备。因此能够放弃施加附加的能焊接的接触层。
根据器件的至少一个实施方式，载体具有另一接触部。另一接触部尤其与载体层电接触。这就是说，载体层在该情况下设计用于电接触半导体本体。另一接触部例如能够经由载体层与第二连接面导电连接。特别地，载体层能够在载体的前侧处直接邻接于布线结构的第二连接面，进而与所述第二连接面尤其物理接触和电接触。
根据器件的至少一个实施方式，载体仅通过金属层和一个或多个绝缘层形成。在此，金属层能够是载体层、穿通接触部、另一接触部、接触层和/或还有增附层或起始层(应为：seed layers，种子层)，其中起始层例如设置用于借助于电镀覆层方法施加载体层、穿通接触部或接触层。一个或多个绝缘层例如由一种或多种金属氧化物形成。优选地，一个或多个绝缘层由一种或多种金属氧化物构成。一个或多个绝缘层能够由一个转换成金属氧化物层的金属层或由多个转换成金属氧化物层的金属层形成。例如，能够将铝层转换成氧化铝层以构成绝缘层。特别地，载体能够仅由多个金属层和一个或多个金属氧化物层构成。这表示：载体的100％能够由金属和金属氧化物构成。在此，载体能够具有不同的金属和/或不同的金属氧化物。
根据用于制造一个或多个器件的方法的至少一个实施方式，在半导体本体上或在半导体复合件上构成具有载体层、绝缘层和第一穿通接触部的载体，所述半导体复合件能够分割成多个半导体本体。例如，首先，将载体层施加到半导体本体上，尤其施加到布线结构上。载体层在此能够结构化地施加或面状地施加并且后续地结构化，使得载体层具有一个或多个开口。在一个或多个开口中，例如露出布线结构的第一连接面或第二连接面。随后，在载体层的一个开口中构成一个穿通接触部或在相应的开口中构成多个穿通接触部之前，能够在载体层上构成绝缘层。载体因此不与半导体本体分开地制造，并且在所述半导体本体上例如借助于连接层固定。更确切地说，载体在存在半导体本体的情况下构成，即直接在半导体本体上构成。在将晶片复合件例如分割成多个器件之前，能够在晶片级、即在晶片复合件中构成这种载体。器件的制造成本因此能够通过在晶片级上构成载体而整体上降低。
根据方法的至少一个实施方式，载体层借助于电镀法沉积到布线结构上。特别地，载体层借助于结构化的漆层或光刻胶层结构化地施加到布线结构上。在此，首先能够将起始层施加到布线结构上。起始层随后由漆层覆盖，其中漆层在随后的方法步骤中结构化，例如光刻结构化，使得漆层尤其仅保留在设置用于载体层的开口的区域处。载体层随后能够电镀地施加到起始层上，其中为了露出载体层的开口在随后的方法步骤中移除漆层。也能够考虑：载体层首先被大面积地施加到起始层上并且在随后的方法步骤中为了构成开口被局部地剥离或刻蚀。
根据方法的至少一个实施方式，绝缘层通过电化学工艺在载体层上构成。在电化学工艺中构成金属氧化物层作为绝缘层。在此，金属层能够转换成金属氧化物层。金属氧化物层也能够直接地施加到金属层上。特别地，载体层和绝缘层能够具有相同的材料。例如，载体层具有铝或由其构成。如果沉积铝以构成载体层，那么铝能够通过电化学工艺转换成氧化铝。此外，氧化铝能够直接地沉积到铝层上。因为氧化铝、例如Al2O3通常仅能够在铝上转换或沉积，所以在该情况下为了在铝载体层上由氧化铝构成绝缘层，不需要附加的光刻工艺。
也能够考虑的是：载体层是镍层并且绝缘层是氧化镍层，其中氧化镍层能够借助于电化学工艺在镍层上构成。替选地，为了构成绝缘层能够将其他的无机介电材料通过覆层方法、如化学气相沉积或物理气相沉积施加到载体层上。
根据用于制造多个器件的至少一个实施方式，提供晶片复合件。晶片复合件能够具有半导体复合件和多个金属的载体层。构成多个分离沟槽，由此将半导体复合件分成多个半导体本体，所述半导体本体分别与载体层中的一个载体层相关联。将晶片复合件沿分离沟槽分割成多个器件，使得每个器件包含半导体本体和具有所属的载体层的载体。
晶片复合件能够具有生长衬底，例如借助于外延方法将半导体复合件逐层地施加到所述生长衬底上。能够将生长衬底在分割晶片复合件之前从半导体复合件或半导体本体移除，使得制成的器件优选没有生长衬底。一个或多个穿通接触部优选在分割之前产生，使得器件直接在分割之后分别具有含至少一个穿通接触部的载体。
根据用于制造多个器件的方法的至少一个实施方式，载体层在分割之前构成为，使得所述载体层通过承载臂(英文：support bars支撑杆)彼此机械连接。承载臂能够分别连接两个相邻的载体层。特别地，承载臂在构成分离沟槽之后制造，使得承载臂在俯视图中分别横向地跨越分离沟槽中的一个分离沟槽。特别地，将承载臂在分割晶片复合件时切断。通过承载臂将载体层彼此机械连接，使得晶片复合件例如在移除生长衬底之后还通过连贯的结构、即通过连贯的载体层机械地承载。
承载臂和载体层能够具有相同的材料和/或在相同的方法步骤中构成。
根据方法的至少一个实施方式，将转换层施加到要制造的器件的半导体本体上。转化层尤其包含转换材料，所述转换材料设计用于：将第一波长的电磁辐射转化成第二波长的电磁辐射，其中第二波长尤其大于第一波长。特别地，有源层设计用于：发射第一波长的电磁辐射。转换层能够在分割步骤之前或之后在半导体复合件上或在半导体本体上构成。
上述方法尤其适合于制造在此描述的器件。结合器件描述的特征因此也考虑用于方法，并且反之亦然。
附图说明
从下文中接合图1A至11阐述的实施例中得出方法以及器件的其他的优点、优选的实施方式和改进方案。附图示出：
图1A至6示出用于制造一个或多个器件的方法的一个实施例的不同的方法阶段的示意剖面图，
图7示出器件的一个实施例的示意剖面图，
图8A至9B示出用于制造一个或多个器件的方法的另一实施例的不同的方法阶段的示意剖面图，和
图9C至11示出器件的另外的实施例的示意剖面图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图进而不一定是合乎比例的。更确切地说，为了说明，相对小的元件和尤其层厚度能够夸大地示出。
具体实施方式
在图1A中示出复合件200。特别地，复合件200是晶片复合件。复合件200具有半导体复合件20。半导体复合件20设置在衬底9上。特别地，衬底9是生长衬底，例如蓝宝石衬底，其中半导体复合件20优选借助于外延方法逐层地生长到衬底9上。生长方向尤其垂直于衬底9的主延伸平面定向。特别地，生长方向垂直于半导体复合件20的第一主面201和/或第二主面202。在图1A中，第一主面201朝向衬底9，并且第二主面202背离衬底9。
半导体复合件20能够由III/V族化合物半导体材料形成。III/V族化合物半导体材料具有第三主族的元素，例如B、Al、Ga、In，和第五主族的元素，例如N、P、As。特别地，术语“III/V族化合物半导体材料”包括二元的、三元的或四元的化合物的组，所述化合物包含至少一种第三主族的元素和至少一种第五主族的元素，例如氮化物和磷化物化合物半导体。此外，这种二元的、三元的或四元的化合物例如能够具有一种或多种掺杂材料以及附加的组成部分。半导体复合件20也能够由II/VI族化合物半导体材料形成。
半导体复合件20具有第一半导体层21、第二半导体层22和在竖直方向上设置在半导体层之间的有源层23。第一主面201能够通过第一半导体层21的表面形成，并且第二主面202能够通过第二半导体层22的表面形成。例如，第一半导体层21构成为是n型传导的，并且第二半导体层22构成为是p型传导的，或相反。
在半导体复合件20的第二主面202方面构成布线结构8。布线结构8尤其设计用于电接触半导体复合件20，其中布线结构8例如能够直接地或间接地与半导体复合件20的不同的半导体层导电连接。布线结构能够具有彼此电分离的子结构(在此未详尽示出)，所述子结构分别与半导体层21和22之一导电连接。
在图1A中，布线结构8具有第一连接面31和第二连接面32。特别地，布线结构8在竖直方向上以连接面31和32结束。这就是说，连接面31和32对布线结构8局部地沿竖直方向限界。例如，第一连接面31和第二连接面32设置用于电接触第一半导体层21或第二半导体层22，或相反。布线结构8能够具有多个这种第一连接面31和/或多个这种第二连接面32。连接面31和32能够借助贵金属、例如借助金封闭。
图1B示出在图1A中示出的复合件200的俯视图。第一连接面31和第二连接面32在布线结构8的背离半导体复合件200的表面上露出进而能够直接电接触。第一连接面31和第二连接面32尤其与要制造的器件的不同的电极性相关联。例如，第一连接面31与器件的阴极相关联，并且第二连接面32与阳极相关联，或相反。在图1B中，连接面31和32圆形地示出。与此不同，连接面31和32能够分别具有任意的形状，例如正方形、椭圆形、条形、四边形或其他形状。
在图1C中示出的实施例基本上对应于在图1A中示出的实施例。与此不同，布线结构8例如更详细地示意地示出。第一连接面31能够与布线结构8的过孔81电接触。特别地，第一连接面31能够是过孔81的表面。也可行的是：第一连接面31是另一层的表面，所述另一层与过孔81导电连接。在竖直方向上，过孔81至少从第二主面202穿过第二半导体层22和有源层23延伸到第一半导体层21中。在横向方向上，过孔81因此由半导体复合件20全面地包围。为了将过孔81与第二半导体层22和有源层23电绝缘，过孔横向地由钝化层83包围。因此，经由过孔81例如能够在第一连接面31处电接触第一半导体层21。
布线结构8具有连接层82。连接层82设置用于电接触第二半导体层22。在此，连接层82能够邻接于第二半导体层22。第二连接层32能够是连接层82的表面或另一层的表面，所述另一层例如邻接于连接层81或例如与连接层82导电连接。
与图1C不同，布线结构8能够具有多个这种过孔81和/或多个这种连接层82。也可行的是，布线结构具有反射辐射层，例如镜层，所述反射辐射层设置在半导体复合件20的第二主面202上。反射层尤其适合于：将在要制造的器件运行时发射的电磁辐射朝半导体复合件20的第一主面201的方向反射。在此，布线结构8的反射层能够导电地构成。特别地，反射层为了横向电流扩展能够与多个连接层82或与多个过孔81导电连接。布线结构8能够具有多个反射层，所述反射层分别例如与要制造的器件之一相关联。也可行的是：要制造的器件构成为多结芯片。这种器件能够具有分区段的半导体本体并且例如具有多于两个的用于电接触半导体本体的不同区段的连接面。
在图1D中示出的实施例基本上对应于在图1A至1C示出的实施例之一。与此不同，示出具有多个第一连接面31和多个第二连接面32的复合件。复合件200具有多个分离沟槽60，通过所述分离沟槽将复合件200分成多个子区域，其中复合件200的每个子区域具有布线结构8，所述布线结构具有至少一个第一连接面31和第二连接面32。分离沟槽60在竖直方向上至少部分地延伸到半导体复合件20中或延伸穿过半导体复合件20。由此，能够将半导体复合件20分成多个半导体本体2。优选地，分离沟槽60在构成布线结构8之前构成。然而也能够考虑：分离沟槽60在构成布线结构8之后才构成。在随后的方法步骤中，能够将复合件200沿着分离沟槽60分割成多个器件100。
在图2A中，载体层4在布线结构8方面构成在半导体复合件20上。载体层4能够具有一种或多种金属，例如呈金属合金的形式。在图2A中示出的载体层4例如是复合件200的子区域，其中子区域与要制造的器件相关联。载体层4尤其连贯地、例如一件式地构成。在图2A中示出的载体层4是结构化的并且具有两个开口。在每个开口中露出布线结构8的连接面31或32。特别地，连接面31和32与载体层4电绝缘。
载体层4能够作为电镀层在结构化的漆层、例如光刻胶层中构成。在图2A中未示出结构化的漆层。然而这种结构化的漆层能够覆盖载体层4的开口的区域以及载体层4的侧面。也能够考虑：载体层4首先被大面积地施加到布线结构8上，并且在随后的方法步骤中例如为了构成开口被局部地剥离或刻蚀。优选地，载体层4借助于电镀覆层方法施加到布线结构8上。尤其金属、例如镍、铜、铝、银、金或其他可电镀沉积的金属适合作为用于载体层4的材料。载体层4具有竖直厚度D4，所述竖直厚度例如在0.02mm和1mm之间，尤其在0.02mm和0.5mm之间，例如在0.02mm和0.2mm之间。
与图2A不同可行的是：在半导体复合件20上构成多个载体层4。例如，复合件200的如在图1D中示出的子区域分别能够具有所属的载体层4，所述载体层具有至少一个开口。
在图2B中示出的实施例在俯视图中基本上对应于在图2A中示出的实施例。特别地，在图2B中示出复合件200的局部或子区域，其中复合件200的该局部或该子区域对应于要制造的器件100。载体层4一件式地构成。在俯视图中，布线结构8具有边缘区域，所述边缘区域是框架形的并且横向地包围载体层4。因此，布线结构8的边缘区域不由载体层4遮盖。特别地，边缘区域的面积为所属的布线结构8的总面积的最高20％、尤其最高10％、优选最高5％。在图2B中，布线结构8在载体层4的相应的开口中具有如下区域，所述区域不由载体层4遮盖并且包围第一或第二连接面31或32。布线结构8在载体层的开口之内的所述区域能够具有电绝缘材料或通过绝缘材料覆盖。
在图3A中，在载体层4上构成绝缘层5。特别地，通过电化学工艺制造绝缘层4。优选地，铝作为载体层4的材料电镀沉积到布线结构8上。铝能够通过电化学工艺转换成氧化铝。氧化铝也能够直接地沉积到构成为载体层4的铝层上。因为氧化铝通常仅能够可靠地沉积在铝上，所以在该情况下不需要附加的光刻工艺。也可行的是：载体层具有镍。在此，镍例如能够通过电镀工艺施加到布线结构8上。在随后的方法步骤中，能够将镍局部地转换成氧化镍。也能够考虑：氧化镍通过电化学工艺直接地沉积到例如具有镍的载体层4上。也能够考虑：金属氧化物层由镁、钛、锆、钽或铍尤其通过电化学工艺形成。替选地，无机电介质例如能够通过化学或物理气相沉积施加到载体层4上。
通过使用电化学沉积的金属氧化物、例如氧化铝或氧化镍，在金属层和金属氧化物层之间，例如在铝层和氧化铝层之间，得到机械尤其稳定的连接，由此一方面实现穿过整个载体的尤其高的导热性，并且另一方面与常见的金属电介质连接相比得到高的附着力。此外，通过沉积方法能够确保：能够绝缘可靠地包覆载体层4的由于载体层4的相对大的竖直厚度D4形成的台阶。电化学产生的金属氧化物层通常具有比相对应的金属层更高的孔隙度。根据金属氧化物层的孔隙度能够确定：金属氧化物层是否借助于电化学工艺产生。还可行的是：为了构成绝缘层5，对载体层4陶瓷覆层(英文：ceramic coated)。在陶瓷覆层时，载体层4的表面同样能够部分地氧化。陶瓷覆层和氧化铝层具有尤其高的热导率。特别地，金属氧化物层的热导率例如能够在4W/(K·m)和8W/(K·m)之间，其中包括边界值。陶瓷覆层同样能够具有在4W/(K·m)和8W/(K·m)之间的热导率，其中包括边界值。例如，具有氧化铝或铝纳米陶瓷的绝缘层5能够具有大于7W/(K·m)的热导率。优选地，绝缘层5具有至少4W/(K·m)、至少6W/(K·m)或至少7W/(K·m)的热导率。图3B示出在图3A中示出的实施例的俯视图。在俯视图中，绝缘层5完全地覆盖载体层4。绝缘层5尤其连贯地构成并且具有至少一个开口，在所述开口中露出第一连接面31或第二连接面32。与金属层4相比，绝缘层5具有更小的厚度，使得绝缘层5包覆载体层4并且在此尤其模仿载体层4的轮廓。
在图4A中构成第一穿通接触部61和第二穿通接触部62。穿通接触部61和62填充载体层4的相应的开口。第一穿通接触部61和/或第二穿通接触部62在竖直方向上延伸穿过载体层4并且在载体层4的开口的区域中与第一连接面31或第二连接面32导电连接。穿通接触部61和62能够借助于覆层方法、例如借助于电镀方法或无流方法施加到载体层4上。穿通接触部61和62也能够借助于物理或化学气相沉积来产生。载体层4和穿通接触部61和62能够具有相同的材料，例如相同的金属，如铝、铜、镍、金或银。如果载体层4和穿通接触部61和62具有相同的材料，那么由其形成的载体1出于膨胀因素具有尤其高的热负荷性。
第一穿通接触部61和第二穿通接触部62在竖直方向上从载体层4伸出竖直高度D6。特别地，载体层4和穿通接触部61和62构成为，使得载体层4的竖直高度D4是竖直高度D6的至少三倍大、优选至少五倍大或至少十倍大。竖直高度D4例如在0.001mm和0.5mm之间，尤其在0.001mm和0.3mm之间，例如在0.001mm和0.15mm之间，其中包括边界值。
在图4A中，不仅穿通接触部61和62、而且连接面31和32通过绝缘层5与载体层4电绝缘。在这种设计方案中，载体层4不用于电接触半导体复合件20。
图4B和4C示出穿通接触部61和62的不同的设计方案变型形式的俯视图。穿通接触部61和62完全地覆盖载体层4的相应的开口。穿通接触部61和62因此能够构成为，使得所述穿通接触部在俯视图中整体上例如覆盖所属的布线结构8的面积的至少30％、至少50％、至少60％或至少80％。穿通接触部61和62如在图4B中示出的那样能够沿着横向方向完全地覆盖绝缘层5。穿通接触部61和62也能够构成为，使得所述穿通接触部的横向宽度小于绝缘层5的横向宽度。在俯视图中，穿通接触部61和62在载体层4的开口之内和之外与绝缘层5重叠。
在图4A中，载体层4的开口分别具有如下横截面，所述横截面随距布线结构8的间距增大而增大。这种设计方案简化穿通接触部的构成以及绝缘层5施加到载体层4上。与其不同也可行的是：该横截面随距布线结构8的间距增大而减小或保持不变。
在图5A中构成接触层71和72。接触层能够借助于电镀沉积方法或无流沉积方法施加到穿通接触部61和62上。例如，接触层71和72具有金属，如镍、钯或金。特别地，接触层71和72分别具有背离穿通接触部的表面，所述表面构成为是能焊接的且能电接触的。特别地，要制造的器件具有安装面，所述安装面包括接触层71和72的能焊接的且能电接触的表面。接触层能够是ENEPIG层(Electroless Nickel Electroless Palladium Immersion Gold，化学镀镍钯浸金)。要制造的器件尤其构成为是可表面安装的。
在图5B和5C中示出的实施例基本上对应于图4B和4C中的实施例。与其不同地，示出接触层71和72。在俯视图中，第一接触层71能够完全地覆盖第一穿通接触部61。第二接触层72在俯视图中能够完全地覆盖第二穿通接触部62。
在图6中示出：将生长衬底9例如通过机械方法、刻蚀方法或通过激光剥离方法从半导体复合件20或从半导体本体2移除。在将复合件200分割成多个器件100之前或在分割之后，能够进行生长衬底9的分离。
为了提高耦合输入或耦合输出效率，能够结构化通过移除生长衬底露出的表面，例如半导体复合件20或半导体本体2的第一主面201。在此，结构化的面能够构成为器件100的辐射透射面。转换层7能够施加到器件的辐射透射面上。在此，转换层7能够模仿结构化的辐射透射面的轮廓，进而同样是结构化的。与图6不同，转化层7能够以未结构化的方式存在。
在移除生长衬底9之后，例如主要通过载体层4机械地承载剩余的复合件200。在移除生长衬底9之后，能够将复合件200分割成多个器件100，使得分割的器件100分别具有载体1和设置在载体1上的半导体本体2，其中半导体本体2包含半导体复合件20的一部分，并且载体1包含具有至少一个穿通接触部61的载体层4。在此，复合件200能够沿着例如在图1D中示出的分离沟槽60分割。特别地，分离沟槽60没有载体层4。也可行的是：分离沟槽60至少局部地由电绝缘层覆盖，其中电绝缘层例如能够是布线结构8的一部分或是绝缘层5的一部分，其中电绝缘层在分离沟槽60的区域中例如部分地或完全地覆盖半导体本体2的侧面。
器件100的在图7中示出的实施例基本上对应于根据在图1A至6描述的方法制造的器件。
器件100具有辐射透射面101，所述辐射透射面例如通过转换层7的表面形成。器件100具有背离辐射透射面101的后侧102。特别地，器件100的后侧102通过载体1的后侧12形成。载体1具有背离后侧12的前侧11。载体的前侧11尤其是器件100的布线结构8和载体1之间的边界面。换言之，载体1和布线结构8在前侧11处直接彼此邻接。第一穿通接触部61和第二穿通接触部62在前侧11处尤其直接邻接于布线结构8的第一连接面31或直接邻接于第二连接面32。
后侧12局部地通过绝缘层5的表面并且局部地通过接触层71和72的表面形成。器件100能够经由载体1的后侧12或经由器件100的后侧102安装，例如能够焊接，并且可电接触地构成。
特别地，载体1具有至少60、例如至少80或至少90体积和/或重量％的金属份额。如果绝缘层5是金属氧化物层，那么载体1的全部层能够是含金属的。特别地，载体1的金属份额能够在90和98体积和/或质量％之间，其中包括边界值。特别地，载体1或器件100没有由模塑料、例如由环氧化物、树脂或硅树脂构成的成形体。沿着横向方向在第一和第二穿通接触部之间的散热因此能够显著地改进。
在图8A中示出的实施例基本上对应于在图5A中示出的、用于制造一个或多个器件的方法的实施例。与其不同，复合件具有多个承载臂40。这种承载臂40尤其在图8B和8C中以俯视图示出。通过承载臂40将例如与不同的要制造的器件100相关联的载体层4彼此机械连接。特别地，载体层4与承载臂40一起形成连贯的结构。这种连贯的结构例如在移除生长衬底9之后能够机械地稳定复合件200。
承载臂40能够具有与载体层4相同的材料。特别地，承载臂40和载体层4能够在共同的方法步骤中制造。承载臂40沿横向方向例如能够突出于载体层4的侧棱边或侧面，并且能够分别例如将两个相邻的载体层4彼此连接。在俯视图中，承载臂40能够横向地跨越设置在两个相邻的载体层4之间的分离沟槽60。承载臂40在此能够具有横向宽度，所述横向宽度例如是载体层4的所属的横向宽度的最多五分之一、例如最多十分之一、最多十五分之一或优选最多20分之一。在分割复合件200时，尤其在分离沟槽60的区域中切断、例如锯断承载臂。在俯视图中，承载臂40由绝缘层5优选完全地覆盖。通过绝缘层5完全地覆盖承载臂40能够引起例如在要制造的器件100的辐射透射面101上的可能的金属污染的减少。
在图9A中示出的实施例基本上对应于在图5A中示出的实施例。与其不同，载体层4的开口为了构成穿通接触部61和62例如用能焊接的材料填充。特别地，能够将能焊接的材料、例如以焊球的形式施加到承载层4的开口中。在此，焊球能够是预制的并且置于载体层4的相应的开口中。载体层4在此能够具有多于两个开口，例如三个或四个或多于四个开口。由于三点支承优选的是：每个载体层4具有至少三个开口，所述开口用能焊接的材料填充。
图9B示出在图9A中示出的实施例的俯视图。载体层4具有两个开口，在所述开口中分别露出连接面31，其中开口为了构成穿通接触部61由能焊接的材料填充。载体层4还具有两个另外的开口，所述开口为了构成第二穿通接触部62同样由能焊接的且能导电的材料填充。
图9C示出器件的另一实施例，所述器件例如根据方法的在图9A中示出的实施例制造。所述实施例基本上对应于在图7中示出的实施例。与其不同，器件100没有接触层71和72。穿通接触部61和62由导电的且能焊接的材料形成。穿通接触部61和62能够在图9A中示出的焊球的重熔步骤之后形成。在重熔之后，穿通接触部61和62能够完全地填充载体层4的相应的开口。在俯视图中，穿通接触部61和62仅在载体层4的开口之内与绝缘层5重叠。然而也能够考虑：穿通接触部61和62也在载体层4的开口之外与绝缘层5重叠。在图9C中示出的器件具有衬底9，尤其生长衬底，例如蓝宝石衬底，所述衬底尤其是能透射辐射的。
与图9C不同可行的是：器件100具有结构化的辐射透射面101和/或转换层7设置在辐射透射面101上。也可行的是：衬底9从器件100完全移除，使得器件100没有生长衬底。
器件100的在图10中示出的实施例基本上对应于在图7中示出的实施例。与其不同，类似于图1C示意地示出具有连接层82、过孔81以及钝化层83的布线结构8。此外，载体1构成为，使得载体层4有助于电接触半导体本体2。在图10中，载体1具有一个或多个第一穿通接触部61。代替第二穿通接触部，载体具有另一接触部62，所述另一接触部构成在载体层4上。另一接触部62尤其与载体层4导电连接。在前侧11上，载体层4与第二连接面32电接触。另一接触部62因此能够经由载体层4与第二连接面32进而与连接层82和第二半导体层22导电连接。与图5A比较，绝缘层5在图10中结构化地构成，使得另一接触部62例如与载体层4直接电接触。
与图10中不同，载体1能够构成为，使得载体层4在前侧11处与第一连接面31电接触并且在此与第二连接面32绝缘。
图11以对辐射透射面101的俯视图示出器件100的一个实施例。器件100能够具有多个过孔81，所述过孔为了电接触第一半导体层21例如从半导体本体的第二主面202穿过第二半导体层22和穿过有源层23延伸到第一半导体层21中。
本申请要求德国专利申请10 2015 112 280.4的优先权，其公开内容在此通过参考并入本文。
本发明不通过根据实施例对发明进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使所述特征或所述组合本身没有在实施例中明确地说明时也如此。
附图标记列表
100 器件
101 辐射透射面
102 器件的后侧
1 载体
11 载体的前侧
12 载体的后侧
2 半导体本体
20 半导体复合件
21 第一半导体层
22 第二半导体层
23 有源层
200 复合件/晶片复合件
201 半导体本体的第一主面
202 半导体本体的第二主面
31 第一连接面
32 第二连接面
4 载体层
40 承载臂
s
5 绝缘层
60 分离沟槽
61 第一穿通接触部
62 第二穿通接触部/另一接触部
7 转换层
71 第一接触层
72 第二接触层
8 布线结构
81 过孔
82 连接层
83 钝化层
9 衬底/生长衬底

Claims (19)

1.一种器件(100)，所述器件具有载体(1)、半导体本体(2)和在竖直方向上至少局部地设置在所述载体和所述半导体本体之间的布线结构(8)，其中
-所述布线结构设计用于电接触所述半导体本体并且具有第一连接面(31)和第二连接面(32)，所述第一连接面和所述第二连接面邻接于所述载体并且与所述器件的不同的电极性相关联，
-所述载体具有金属的载体层(4)和第一穿通接触部(61)，其中所述第一穿通接触部沿竖直方向延伸穿过所述载体层，通过绝缘层(5)与所述载体层电绝缘，并且在所述载体的朝向所述布线结构的前侧(11)上与所述连接面(31，32)中的一个连接面电接触，
-所述器件构成为能够经由所述载体外部电接触，
-所述载体仅由多个金属层和一个或多个金属氧化物层构成，使得所述载体的100％由金属和金属氧化物构成，
-金属的所述载体层(4)是施加到所述布线结构(8)上的电镀层，
-所述载体层(4)具有竖直厚度(D4)，其中所述第一穿通接触部(16)沿竖直方向以竖直高度(D6)伸出所述载体层并且所述竖直厚度(D4)是所述竖直高度(D6)的至少三倍大，
所述器件(100)具有切断的承载臂(40)，所述承载臂在横向方向上伸出所述载体层(4)的侧面，其中切断的所述承载臂(40)具有与所述载体层(4)相同的材料并且具有横向宽度，所述横向宽度是所述载体层(4)的横向宽度的最多五分之一。
2.根据权利要求1所述的器件，
其中所述载体层(4)一件式地构成。
3.根据权利要求1所述的器件，
其中所述载体层(4)沿着横向方向在所述半导体本体(2)的横向棱边长度的至少80％之上延伸。
4.根据权利要求1所述的器件，
其中在所述半导体本体(2)的俯视图中，所述载体层(4)覆盖所述半导体本体的朝向所述载体(1)的主面(202)的至少70％。
5.根据权利要求1所述的器件，
其中所述载体层(4)、所述穿通接触部(61)和所述绝缘层(5)具有选自如下的相同的材料：铝、铜、镍和银。
6.根据权利要求1所述的器件，
其中所述绝缘层(5)是氧化的金属层，其中所述载体层(4)、所述穿通接触部(61)和所述绝缘层(5)具有铝或镍。
7.根据权利要求1至6中任一项所述的器件，
其中所述载体(1)具有第二穿通接触部(62)，其中
-所述第一穿通接触部和所述第二穿通接触部(61，62)能够在所述载体的与所述前侧(11)相对置的后侧(12)上电接触，
-所述第二穿通接触部(62)在竖直方向上延伸穿过所述载体层(4)，并且通过所述绝缘层(5)与所述载体层(4)电绝缘，并且
-所述第一穿通接触部(61)在所述前侧(11)上与所述第一连接面(31)电接触，并且所述第二穿通接触部(62)在所述前侧(11)上与所述第二连接面(32)电接触。
8.根据权利要求7所述的器件，
其中所述第一穿通接触部(61)和所述第二穿通接触部(62)由导电的且能焊接的材料形成。
9.一种器件(100)，所述器件具有载体(1)、半导体本体(2)和在竖直方向上至少局部地设置在所述载体和所述半导体本体之间的布线结构(8)，其中
-所述布线结构设计用于电接触所述半导体本体并且具有第一连接面(31)和第二连接面(32)，所述第一连接面和所述第二连接面邻接于所述载体并且与所述器件的不同的电极性相关联，其中所述布线结构(8)部分直接地与所述半导体本体(2)的不同的半导体层导电地连接，
-所述载体具有金属的载体层(4)和第一穿通接触部(61)，其中所述第一穿通接触部沿竖直方向延伸穿过所述载体层，通过绝缘层(5)与所述载体层电绝缘，并且在所述载体的朝向所述布线结构的前侧(11)上与所述连接面(31，32)中的一个连接面电接触，
-所述器件构成为能够经由所述载体外部电接触，其中所述载体层(4)在所述载体(1)的前侧处直接邻接于所述布线结构的所述第二连接面(32)，进而与所述第二连接面物理接触和电接触，
-所述载体具有至少60体积百分比和/或重量百分比的金属份额，
其中
-所述载体层(4)一件式地构成，
-所述第一穿通接触部(61)在横向方向上由所述载体层(4)全面地包围，
-所述载体(1)具有另一接触部(62)，所述另一接触部在所述载体层(4)上构成，并且与所述载体层电接触，
-所述另一接触部(62)经由所述载体层(4)与所述连接面(31，32)中的一个连接面导电连接，
-所述载体层(4)具有竖直厚度(D4)，其中所述第一穿通接触部(16)沿竖直方向以竖直高度(D6)伸出所述载体层并且所述竖直厚度(D4)是所述竖直高度(D6)的至少三倍大，并且
所述器件(100)具有切断的承载臂(40)，所述承载臂在横向方向上伸出所述载体层(4)的侧面，其中切断的所述承载臂(40)具有与所述载体层(4)相同的材料并且具有横向宽度，所述横向宽度是所述载体层(4)的横向宽度的最多五分之一。
10.根据权利要求9所述的器件，
其中所述载体(1)仅通过金属层(4，61，62，71，72)和由金属氧化物构成的所述绝缘层(5)形成。
11.根据权利要求1至6中任一项所述的器件，
其中所述布线结构(8)部分直接地与所述半导体本体(2)的不同的半导体层导电连接。
12.一种用于制造根据权利要求1至6中任一项所述的器件的方法，
其中在所述半导体本体(2)上构成具有所述载体层(4)、所述绝缘层(5)和所述第一穿通接触部(61)的所述载体(1)。
13.根据权利要求12所述的方法，
其中将所述载体层(4)借助于电镀法沉积到所述布线结构(8)上。
14.根据权利要求12所述的方法，
其中通过电化学工艺在所述载体层(4)上构成所述绝缘层(5)。
15.根据权利要求12所述的方法，
其中所述载体层(4)和所述绝缘层(5)具有相同的金属，其中将所述绝缘层的金属通过电化学工艺氧化。
16.根据权利要求12所述的方法，该方法用于制造多个器件，
其中提供晶片复合件(200)，所述晶片复合件具有半导体复合件(20)和多个金属的载体层(4)，其中
-构成多个分离沟槽(60)，由此将所述半导体复合件分成多个半导体本体(2)，所述半导体本体分别与所述载体层(4)中的一个载体层相关联，并且
-将所述晶片复合件沿所述分离沟槽(60)分割成多个器件(100)，使得每个器件(100)包含半导体本体(2)和具有所属的载体层(4)的载体(1)。
17.根据权利要求16所述的方法，
其中将所述载体层(4)在分割之前通过承载臂(40)彼此机械连接，其中所述承载臂(40)分别连接两个相邻的载体层，在俯视图中横向地跨越所述分离沟槽(60)中的一个分离沟槽，并且在分割时切断。
18.一种用于制造多个器件(100)的方法，所述器件分别具有载体(1)、半导体本体(2)和在竖直方向上至少局部地设置在所述载体和所述半导体本体之间的布线结构(8)，其中
-所述布线结构设计用于电接触所述半导体本体并且具有第一连接面(31)和第二连接面(32)，所述第一连接面和所述第二连接面邻接于所述载体并且与所述器件的不同的电极性相关联，
-所述载体具有金属的载体层(4)和第一穿通接触部(61)，其中所述第一穿通接触部沿竖直方向延伸穿过所述载体层，通过绝缘层(5)与所述载体层电绝缘，并且在所述载体的朝向所述布线结构的前侧(11)上与所述连接面(31，32)中的一个连接面电接触，
-所述器件构成为能够经由所述载体外部电接触，并且
-所述载体具有至少60体积百分比和/或重量百分比的金属份额，
其中根据如下方法步骤在所述半导体本体(2)上形成具有所述载体层(4)、所述绝缘层(5)和所述第一穿通接触部(61)的所述载体(1)：
-提供晶片复合件(200)，所述晶片复合件具有半导体复合件(20)和多个金属的载体层(4)，
-构成多个分离沟槽(60)，由此将所述半导体复合件分成多个半导体本体(2)，所述半导体本体分别与所述载体层(4)中的一个载体层相关联，并且
-将所述晶片复合件沿所述分离沟槽(60)分割成多个器件(100)，使得每个器件(100)包含半导体本体(2)和具有所属的载体层(4)的载体(1)，其中将所述载体层(4)在分割之前通过承载臂(40)彼此机械连接，并且其中所述承载臂(40)分别连接两个相邻的载体层，在俯视图中横向地跨越所述分离沟槽(60)中的一个分离沟槽，并且在分割时切断。
19.根据权利要求18所述的方法，
其中所述承载臂(40)具有与所述载体层(4)相同的材料，并且其中所述承载臂(40)具有横向宽度，所述横向宽度是所述载体层(4)的所属的横向宽度的最多五分之一。
CN201680039726.3A 2015-07-28 2016-07-14 具有金属载体的器件和用于制造器件的方法 Active CN107735871B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015112280.4A DE102015112280A1 (de) 2015-07-28 2015-07-28 Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102015112280.4 2015-07-28
PCT/EP2016/066810 WO2017016892A1 (de) 2015-07-28 2016-07-14 Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen

Publications (2)

Publication Number Publication Date
CN107735871A CN107735871A (zh) 2018-02-23
CN107735871B true CN107735871B (zh) 2021-07-13

Family

ID=56561343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680039726.3A Active CN107735871B (zh) 2015-07-28 2016-07-14 具有金属载体的器件和用于制造器件的方法

Country Status (5)

Country Link
US (1) US10665758B2 (zh)
JP (1) JP2018520515A (zh)
CN (1) CN107735871B (zh)
DE (1) DE102015112280A1 (zh)
WO (1) WO2017016892A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015115722A1 (de) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148318A (zh) * 2010-02-04 2011-08-10 Lg伊诺特有限公司 发光器件封装及其制造方法、以及照明系统
WO2014128574A1 (en) * 2013-02-19 2014-08-28 Koninklijke Philips N.V. A light emitting die component formed by multilayer structures
US20140246648A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Light emitting device packages and methods of forming the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283556A (ja) 1996-04-17 1997-10-31 Toshiba Microelectron Corp 実装基板および実装方法
JP2000286366A (ja) 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20030057421A1 (en) * 2001-09-27 2003-03-27 Tzer-Perng Chen High flux light emitting diode having flip-chip type light emitting diode chip with a transparent substrate
US7133555B2 (en) * 2002-08-02 2006-11-07 Intel Corporation Image color matching scheme
US7095053B2 (en) 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7329905B2 (en) * 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7307287B2 (en) * 2004-09-15 2007-12-11 Yu-Nung Shen LED package and method for producing the same
TWI302382B (en) 2004-09-15 2008-10-21 Yu Nung Shen Light emitting diode package and its packaging method
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
JP4830768B2 (ja) 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
US8212271B2 (en) * 2007-10-11 2012-07-03 Hitachi Chemical Co., Ltd. Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
JP5202559B2 (ja) * 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
KR101143473B1 (ko) 2010-05-06 2012-05-08 (주) 이피웍스 웨이퍼 레벨 엘이디 인터포저
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
DE102010026518A1 (de) * 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102010045783A1 (de) 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101591991B1 (ko) 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
EP2673403B1 (en) 2011-02-08 2018-11-14 Cambridge Nanotherm Limited Insulated metal substrate
KR101969334B1 (ko) 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP2013232503A (ja) 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
KR20140010521A (ko) 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
DE102012218457A1 (de) 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
KR101437930B1 (ko) * 2013-05-15 2014-09-11 주식회사 루멘스 발광장치 및 그 제조방법
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
KR20150138479A (ko) * 2014-05-29 2015-12-10 삼성전자주식회사 발광 소자 패키지의 제조 방법
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148318A (zh) * 2010-02-04 2011-08-10 Lg伊诺特有限公司 发光器件封装及其制造方法、以及照明系统
WO2014128574A1 (en) * 2013-02-19 2014-08-28 Koninklijke Philips N.V. A light emitting die component formed by multilayer structures
US20140246648A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Light emitting device packages and methods of forming the same

Also Published As

Publication number Publication date
US20180219135A1 (en) 2018-08-02
JP2018520515A (ja) 2018-07-26
WO2017016892A1 (de) 2017-02-02
CN107735871A (zh) 2018-02-23
US10665758B2 (en) 2020-05-26
DE102015112280A1 (de) 2017-02-02

Similar Documents

Publication Publication Date Title
KR101781061B1 (ko) 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
US9780078B2 (en) Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
JP5340398B2 (ja) 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法
CN107924974B (zh) 光电子半导体器件及其制造方法
US9548433B2 (en) Light-emitting diode chip
TW201143140A (en) Semiconductor light emitting device and method for manufacturing same
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
JP6704045B2 (ja) 半導体レーザおよび半導体レーザを製造するための方法
JP2010541224A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
CN107750402B (zh) 发光二极管和用于制造发光二极管的方法
US10535806B2 (en) Component and method of producing components
JP2017535082A (ja) デバイスおよびデバイスの製造方法
US10411064B2 (en) Optoelectronic component and a method of producing an optoelectronic component with ESD protection
CN102339795A (zh) 用于制造具有金属化层的半导体器件的方法
US10629781B2 (en) Semiconductor element and method for production thereof
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
US20090283783A1 (en) Optoelectronic Semiconductor Chip and Method for Producing It
US10505091B2 (en) Component and method of producing a component
CN110710070B (zh) 半导体激光器器件和用于制造半导体激光器器件的方法
CN107735871B (zh) 具有金属载体的器件和用于制造器件的方法
US20210184092A1 (en) Optoelectronic component, optoelectronic module, and method of producing an optoelectronic component
JP6571805B2 (ja) オプトエレクトロニクス半導体装置
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
KR20150087352A (ko) 광전자 반도체칩의 접속 영역의 제조 방법
CN112889133A (zh) 用于热管理的镀敷

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant