JP2017535082A - デバイスおよびデバイスの製造方法 - Google Patents
デバイスおよびデバイスの製造方法 Download PDFInfo
- Publication number
- JP2017535082A JP2017535082A JP2017527220A JP2017527220A JP2017535082A JP 2017535082 A JP2017535082 A JP 2017535082A JP 2017527220 A JP2017527220 A JP 2017527220A JP 2017527220 A JP2017527220 A JP 2017527220A JP 2017535082 A JP2017535082 A JP 2017535082A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- partial region
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 254
- 239000002184 metal Substances 0.000 claims abstract description 254
- 239000004065 semiconductor Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 230000006641 stabilisation Effects 0.000 claims description 7
- 238000011105 stabilization Methods 0.000 claims description 7
- 230000005670 electromagnetic radiation Effects 0.000 claims description 4
- 230000003595 spectral effect Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001311 chemical methods and process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 481
- 230000005855 radiation Effects 0.000 description 22
- 238000009826 distribution Methods 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Led Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Led Device Packages (AREA)
Abstract
本発明は、半導体基体（２）と第１の金属層（３）と第２の金属層（４）とを含むデバイスに関する。当該デバイスでは、・第１の金属層が、半導体基体と第２の金属層との間に配置されており、・半導体基体が、第１の金属層から遠い側の第１の半導体層（２１）と、第１の金属層に近い側の第２の半導体層（２２）と、第１の半導体層と第２の半導体層との間に設けられる活性層（２３）とを有する。・デバイスは、第１の半導体層の電気的接続のために、第２の半導体層および活性層を貫通して延在するスルーコンタクト（２４）を有し、・第２の金属層は、第１の部分領域（４１）とこの第１の部分領域から中間空間（４０）によって水平方向に離間した第２の部分領域（４２）とを有し、第１の部分領域は第１の金属層を介してスルーコンタクトに電気的に接続されており、・平面で見て、第１の金属層は、中間空間を水平方向で完全に覆っている。本発明はさらに、こうしたデバイスを製造する方法にも関する。
Description
デバイスおよびデバイスの製造方法を提供する。
課題は、高い機械的安定性を有するデバイスを提供することである。また、こうしたデバイスを製造する低コストの方法を提供することも課題とする。
デバイスの少なくとも１つの実施形態によれば、このデバイスは、活性層を含む半導体基体を有する。特に、活性層はｐｎ接合領域である。ここで、活性層は、単層として構成されてもよいし、または、複数の層を含む積層体として構成されてもよい。デバイスの動作中、活性層は例えば、可視スペクトル領域もしくは紫外スペクトル領域もしくは赤外スペクトル領域などの電磁放射を放出する。これに代えて、活性層が、デバイスの動作中、電磁放射を吸収してこれを電気信号もしくは電気エネルギに変換することのできるものであってもよい。
さらに、半導体基体は例えば、第１の伝導型の第１の半導体層と、第２の伝導型の第２の半導体層とを有し、特に第１の半導体層と第２の半導体層との間に活性層が配置される。例えば半導体基体は専ら半導体層を有する。半導体基体の各層は、エピタキシプロセスによって層ごとに成長基板上に形成可能である。続いて成長基板は半導体基体から除去可能となり、これにより、デバイスは特には成長基板を有さないものとなる。
半導体基体は、特にデバイスの放射通過面として構成された第１の主面を有する。放射通過面はパターニング可能であり、これにより放射外部取り出し効率または放射内部取り出し効率を高めることができる。特に、半導体基体の第１の主面は、第１の半導体層の表面によって形成される。半導体基体は、第１の主面とは反対の側に、例えば第２の半導体層の表面によって形成された第２の主面を有している。特には、第１の主面および第２の主面が半導体基体を垂直方向で画定する。
垂直方向とは、活性層の主延在平面に対して横断方向、特に垂直方向へ配向される方向であると理解されたい。例えば、垂直方向は、半導体基体の第１の主面および／または第２の主面に対して垂直である。これに対して、水平方向とは、活性層の主延在平面に沿って、特にはこれに対して平行に延びる方向であると理解されたい。当該垂直方向と当該水平方向とは、好ましくは相互に垂直に位置する。
デバイスの少なくとも１つの実施形態によれば、半導体基体は、少なくとも１つの凹部を有する。当該凹部は、特に第２の主面から第２の半導体層および活性層を貫通して、第１の半導体層内へ延在する。凹部とは、特には半導体基体を貫通しないように形成された、半導体基体の開口部であると理解されたい。換言すれば、当該凹部によって半導体基体に袋孔が形成され、この袋孔は、水平方向で、特には完全に、半導体基体によって取り囲まれる。半導体基体はこのような凹部を複数有することができる。
第１の半導体層を第２の主面の側から電気的に接続するスルーコンタクトを形成するために、凹部には導電性材料を充填することができる。
デバイスの少なくとも１つの実施形態によれば、このデバイスは第１の金属層を有する。当該第１の金属層は、例えば、半導体基体の第２の主面に近い側に設けられる。半導体基体を平面で見ると、第１の金属層がスルーコンタクトまたは凹部を特には完全に覆う。当該第１の金属層は、半導体基体の例えば一部の領域のみを覆う。例えば、第１の金属層は、電気化学的プロセスによって堆積される金属層である。
デバイスの少なくとも１つの実施形態によれば、このデバイスは第２の金属層を有する。第１の金属層は、少なくとも一部の領域において、半導体基体と第２の金属層との間に設けられる。好ましくは、第２の金属層は、第１の部分領域と、この第１の部分領域から水平方向で離間した第２の部分領域とを有し、ここで、第１の部分領域は第１の金属層を介してスルーコンタクトに電気的に接続される。第１の部分領域は、一部の領域において直接に第１の金属層に接する。第２の部分領域は、特に、第１の部分領域から電気的に絶縁される。半導体基体を平面で見ると、第１の金属層と第２の部分領域とが協働して、活性層の面積全体の例えば少なくとも９０％、好ましくは少なくとも９５％を覆う。例えば、第２の部分領域は第１の金属層に重なる。また、第１の金属層と第２の部分領域とが協働して、活性層全体または半導体基体全体を完全に覆ってもよい。
デバイスの少なくとも１つの実施形態によれば、当該デバイスは、第２の金属層の第１の部分領域と第２の部分領域との間に水平方向で中間空間を有する。当該中間空間は、第１の金属層によって、部分的に、好ましくは平面で見て完全に、覆われる。特に、中間空間と第２の金属層の各部分領域とは、第１の金属層によって大面積で覆われるように成形される。水平方向では、第１の金属層が特に第２の金属層を越えて突出する。例えば、活性層または半導体基体全体は、第１の金属層または第２の金属層、特にその第２の部分領域によって覆われない箇所を有さない。
デバイスの少なくとも１つの実施形態では、このデバイスは半導体基体と第１の金属層と第２の金属層とを有し、ここで、第１の金属層は半導体基体と第２の金属層との間に設けられる。半導体基体は、第１の金属層から遠い側に第１の半導体層を有し、第１の金属層に近い側に第２の半導体層を有し、第１の半導体層と第２の半導体層との間に設けられる活性層を有する。デバイスは、第１の半導体層の電気的接続のために、特に垂直方向で第２の半導体層および活性層を貫通して延在するスルーコンタクトを有する。第２の金属層は、第１の部分領域と、この第１の部分領域から中間空間によって水平方向で離間した第２の部分領域とを有し、ここで、第１の部分領域は、第１の金属層を介してスルーコンタクトに電気的に接続される。平面で見て、第１の金属層は中間空間を水平方向で完全に覆う。
「中間空間を水平方向で完全に覆う」とは、特に、第１の部分領域と第２の部分領域とが、中間空間の箇所で、少なくとも水平方向に沿って、第１の金属層により完全に橋絡されることを意味する。好ましくは、中間空間全体が、第１の金属層によって覆われない箇所を有さない。第１の金属層によって中間空間を水平方向で完全に覆うことでデバイスに対する機械的安定性が得られ、これにより、特に中間空間の箇所での機械的な脆弱箇所の形成がほぼ回避される。この場合、第１の金属層は、デバイスの機械的安定化層、好ましくは自己担持層として構成可能である。言い換えれば、第１の金属層は、さらなる層による機械的な支持がなくても重力の作用に対して機械的に安定な、自立した層として形成可能である。
第１の金属層は、ここでは特に、連続形態で形成される。例えば、第１の金属層は、垂直方向に５μｍ以上５０μｍ以下の厚さを有する。好ましくは、第１の金属層の厚さは１０μｍ以上５０μｍ以下であり、例えば１０μｍ以上３０μｍ以下である。第１の金属層のこうした構成によって、デバイスの充分な機械的安定性が、中間空間の箇所でも、または、特に第２の金属層の各部分領域間の中間空間の箇所でも、保証される。この場合、第１の金属層は、スルーコンタクトまたは半導体基体の凹部を完全に覆うことができる。
デバイスの少なくとも１つの実施形態によれば、第１の金属層は、少なくとも１つの開口、または、水平方向に離間した複数の開口を有する。第２の半導体層の電気的接続のために、第２の金属層の第２の部分領域は、例えば、当該１つもしくは複数の開口を貫通して延在する。半導体基体を平面で見ると、第２の部分領域は特に第１の金属層に重なり、これによって、第１の金属層と第２の部分領域とが協働して、例えば活性層、特に半導体基体の全体を完全に覆う。
ここで、第２の金属層は、デバイスの機械的安定化層として形成可能である。特に、第２の金属層は、第１の金属層に比べて大きい厚さを有する。例えば、第２の金属層の厚さは１０μｍ以上２００μｍ以下であり、例えば１０μｍ以上１００μｍ以下、特には５０μｍ以上１００μｍ以下である。特に、第２の金属層の厚さは、第１の金属層の厚さの少なくとも２倍、例えば４倍もしくは１０倍である。例えば、第１の金属層の厚さに対する第２の金属層の厚さの比は、２以上１０以下であり、例えば５以上１０以下である。
活性層または半導体基体の全体を第１の金属層および第２の金属層の第２の部分領域によって水平方向で完全に覆うことにより、活性層または半導体基体のうち、第１の金属層または第２の金属層による機械的支持がない領域は、存在しなくなる。これにより、製造時に高い収量が得られる。特に、こうしたデバイスを個別化する際の機械的負荷に起因するデバイスでの障害が回避される。また、デバイスは、別の処理プロセス、例えば成長基板を特にエッチングプロセスもしくはレーザーアブレーションプロセスで除去する場合、または、はんだ付け、パターニング、移動もしくは配置する場合にも、著しい耐性を発揮できる。
デバイスの少なくとも１つの実施形態によれば、第２の金属層は、成形体、例えば電気絶縁性の注封材によって、水平方向で画定される。第１の部分領域および第２の部分領域は、好ましくは、当該成形体に埋め込まれる。例えば、第１の部分領域と第２の部分領域とは、それぞれ水平方向において全ての側辺で成形体に接する。当該成形体は、一体型に、すなわち、連続形態で形成可能である。中間空間には、少なくとも部分的に、特には完全に、成形体の材料が充填される。第２の金属層の、水平方向で離間した各部分領域は、このように成形体によって保持可能となり、したがって、成形体とともに機械的に特に安定なデバイスの支持体を形成する。
デバイスの少なくとも１つの実施形態によれば、第１の金属層および第２の金属層はそれぞれ１つずつ電気化学的プロセスによって堆積される金属層を含む。特に、金属層は、ニッケルもしくは銅などの金属またはその他の金属を含む。第１の金属層および／または第２の金属層は、第１の金属および少なくとも１つの別の材料を含むことができる。第１の金属の割合は、特に、第１の金属層および／または第２の金属層の少なくとも９０原子％、例えば少なくとも９５原子％または９８原子％である。例えば、各金属層は、その材料に関して、第１の金属層が第２の金属層よりも高い弾性係数を有するように、かつ／または、第２の金属層が第１の金属層よりも高い熱伝導率を有するように、形成される。例えば、第１の金属層はニッケルを含み、第２の金属層は銅を含む。各金属層のこうした構成により、デバイスの充分な機械的安定性と第２の金属層による放熱の高い効率とを維持しつつ、デバイスの構造高さを低減できる。
デバイスの少なくとも１つの実施形態によれば、このデバイスは反射層を有する。当該反射層は、例えば半導体基体と第１の金属層との間に設けられる。当該反射層は、特には導電性を有するように形成される。つまり、第１の金属層を電気化学的プロセスによって形成する際に、当該反射層を、形成すべき第１の金属層に対する開始層（英語：seed layer）として用いることができる。第１の金属層は、特には反射層に直接に接する。また、第１の金属層を間接的に反射層上に形成してもよい。第１の金属層と反射層とは、１つもしくは複数の共通の開口を有し、この開口を貫通して第２の部分領域が延在する。反射層は、活性層または半導体基体全体を、特には１つもしくは複数の共通の開口を除いて、完全に覆う。反射層は例えば、デバイスの動作中に形成された放射をデバイスの放射通過面の方向へ反射する。これによりデバイスの効率が高められる。
デバイスの少なくとも１つの実施形態によれば、電流分配層が半導体基体と第１の金属層との間に設けられる。電流分配層は、共通の開口を、特には完全に覆う。また、電流分配層が中間空間を同様に完全に覆ってもよい。当該電流分配層は、導電性を有するように形成され、例えば第２の金属層の第２の部分領域に接する。
デバイスの少なくとも１つの実施形態によれば、導電性の接続層が半導体基体と反射層との間に設けられる。特に、接続層は、放射反射性を有するように形成される。反射層と接続層とが協働して、活性層または半導体基体全体を平面で見て完全に覆うことができる。接続層は、特には半導体基体、例えば第２の半導体層に接し、第２の金属層の第２の部分領域に電気的に接続される。
デバイスの少なくとも１つの実施形態によれば、このデバイスは、例えば半導体基体と電流分配層との間に配置される拡散バリア層を有する。拡散バリア層により、金属原子もしくは金属イオンが電流分配層または反射層または金属層から接続層および活性層へ移動してこれらを損なうことを防止できる。
デバイスの少なくとも１つの実施形態によれば、このデバイスは、特に接続層および拡散バリア層および電流分配層を水平方向で取り囲む第１の絶縁層を有する。この場合、第１の絶縁層は、垂直方向では例えば半導体基体までしか延在せず、パシベーション層として形成される。
デバイスは、特には半導体基体と反射層との間に配置される第２の絶縁層を有することもできる。これにより、半導体基体の水平方向のエッジと反射層との直接の電気的接触を阻止できる。例えば、第２の絶縁層は、水平方向で、第１の絶縁層およびスルーコンタクトおよび特に半導体基体を少なくとも１つの垂直方向高さに沿って完全に取り囲む。
デバイスの少なくとも１つの実施形態によれば、反射層は少なくとも１つの溝を有する。溝は、例えば、垂直方向で反射層を貫通して延在する。特に溝は、水平方向で、縁部、例えばデバイスの少なくとも１つの縁に沿って、延在する。また、反射層を、溝によって相互に分離された２つもしくは複数の領域に分割することもできる。例えば、溝は、反射層の第１の辺から特にその向かい側の第２の辺まで延在する。溝によって、後に形成される層の機械的な接続性を高めることができる。
例えば、反射層は、それぞれデバイスの縁領域に設けられる複数の溝（例えば相互に離間した２つの溝）を有することができる。縁領域とは特に、デバイスの水平方向に延在する辺に沿った領域である。したがって、溝は、デバイスを縁部で取り囲むことができる。例えば、相互に離間した複数の溝によって、特には共通の１つもしくは複数の開口またはスルーコンタクトを取り囲むフレームが形成される。特に、溝は、各反射層を水平方向で画定する。つまり、反射層全体を溝によって取り囲むことができる。この場合、例えば反射層は、連続形態で形成される。１つもしくは複数の溝は、特に、第１の金属層によって橋絡されるかまたは充填される。例えば、溝には、第１の金属層の材料が部分的にもしくは完全に充填される。
デバイスの少なくとも１つの実施形態によれば、このデバイスは、中間絶縁層を有する。当該中間絶縁層は、第１の金属層と第２の金属層との間に配置される。金属層の第２の部分領域は、例えば中間絶縁層によって第１の金属層から電気的に絶縁される。特に、中間絶縁層と第１の金属層とは、１つもしくは複数の共通の開口を有し、この開口を貫通して第２の部分領域が延在する。さらに、中間絶縁層は別の開口を有することができ、この別の開口を貫通して第１の部分領域が例えば第１の金属層まで延在する。第２の金属層の第１の部分領域は、特に、第１の金属層に直接に電気的に接触する。
デバイスの少なくとも１つの実施形態によれば、このデバイスは、第２の金属層の第１の部分領域と第２の部分領域とによって後面での電気的コンタクトが可能となるように形成される。言い換えれば、デバイスは、その放射通過面とは反対の側の後面を介して、外部の電圧源に導電接続可能である。よって、放射通過面は、特には、電気コンタクトまたは導体路を有さない。
上述した１つもしくは複数のデバイスの製造方法の一実施形態では、第１の金属層と第２の金属層とがそれぞれ電気化学的プロセスによって堆積される。第１の金属層は、特に、半導体基体上に形成された導電性の反射層上に形成される。反射層は、スルーコンタクトの形成のために、半導体基体の凹部を少なくとも部分的にまたは完全に充填可能である。反射層は、少なくとも１つもしくは複数の開口を有するようにパターニングされるか、または、このようにパターニングされた状態となるように形成される。この場合、反射層は特に、第１の金属層を形成するための開始層として用いられる。また、反射層上に導電層を形成し、第１の金属層を当該導電層上に直接に堆積することもできる。
第１の金属層を形成した後、中間絶縁層が例えば第１の金属層上に形成される。第２の金属層を形成する前に、導電層を当該中間絶縁層上に直接に形成することもできる。続いて、導電層が特にパターニングされるか、または、その一部の領域が電気絶縁性のレジスト層によって覆われ、これにより、第２の金属層を、例えば電気めっきプロセスによってパターニングされた状態で、パターニングされた導電層上または部分的に被覆された導電層上に直接に形成することができる。
特に、第２の金属層が中間絶縁層上に第１の部分領域および第２の部分領域を有し、この第２の部分領域が、第２の半導体層の電気的接続のために、反射層の１つもしくは複数の開口を貫通して延在するように、構成される。この場合、第１の部分領域は特に、中間絶縁層の別の開口の領域において例えば第１の金属層に接し、第１の金属層および反射層およびスルーコンタクトを介して第１の半導体層に電気的に接続される。
当該方法は、上述したデバイスの製造に特に適する。したがって、デバイスに関連して説明した特徴は方法にも適用可能であり、逆に方法に関連して説明した特徴はデバイスにも適用可能である。
デバイスのさらなる利点、好ましい実施形態および発展形態は、図１−図４に関連して以下に説明する各実施形態から得られる。
図中、同じ要素、類似の要素もしくは同様の機能を有する要素には同じ参照番号を付してある。図はそれぞれ概略的な図示であるので、必ずしも縮尺通りに描かれていない。むしろ、わかりやすくするために、比較的小さい要素および特に層厚さを意図的に拡大して示したところがある。
デバイスの第１の実施形態が図１に概略的に示されている。デバイス１００は、支持体１と、この支持体上に設けられた半導体基体２とを有する。半導体基体２は、第１の半導体層２１と、第２の半導体層２２と、この第１の半導体層とこの第２の半導体層との間に設けられた活性層２３とを有する。第１の半導体層２１と第２の半導体層２２と活性層２３とは、それぞれ１つもしくは複数のドープ層もしくは非ドープ層を含むことができる。活性層２３は特には半導体基体のｐｎ接合領域である。特に、半導体基体は、ＩＩＩ‐Ｖ族もしくはＩＩ‐ＶＩ族の半導体材料を含むかまたはこれらから形成される。例えば、第１の半導体層および／または第２の半導体層はＧａＮ層もしくはＧａＰ層もしくはＧａＡｓ層を含む。これらの層は付加的にアルミニウムおよび／またはインジウムを含むことができ、例えばＡｌＧａＮ層もしくはＩｎＡｌＧａＮ層もしくはＩｎＡｌＧａＰ層として形成可能である。例えば、第１の半導体層２１をｎ伝導型、第２の半導体層２２をｐ伝導型に形成できるが、または逆に、第１の半導体層２１をｐ伝導型、第２の半導体層２２をｎ伝導型にも形成できる。例えば、第２の半導体層２２はｐ伝導型に形成されている。
デバイスは、放射通過面１０１とこの放射通過面の反対の側の後面１０２とを有する。放射通過面１０１は、パターニングされた状態で形成されている。特に、放射通過面１０１は、半導体基体２の第１の主面２０１、例えば、第１の半導体層２１の表面によって形成される。また、放射通過面１０１を、第１の半導体層２１上に設けられた放射透過層の表面によって形成してもよい。特に、デバイス１００は後面１０２を介して外部に電気的に接続可能である。このように、デバイス１００は、表面実装可能なデバイスとして構成可能である。
図１では、接続層８と拡散バリア層７と電流分配層５と第１の絶縁層９１と第２の絶縁層９２と反射層６と第１の金属層３と中間絶縁層９３とが、少なくとも部分的に、ここに挙げた順序で、半導体基体２と支持体１との間に設けられている。
支持体１は、第２の金属層４を有する。当該第２の金属層は、第１の部分領域４１と、この第１の部分領域４１から水平方向で空間的に離間した第２の部分領域４２とを有する。第１の部分領域４１と第２の部分領域４２との間には中間空間４０が形成されており、これにより、第１の部分領域４１と第２の部分領域４２とは電気的に絶縁されている。
支持体１はさらに、成形体１０を有する。当該成形体１０は、特には電気絶縁性を有するように形成されている。例えば、成形体１０は注封材として形成されている。第１の部分領域４１および第２の部分領域４２を有する第２の金属層４は、成形体１０によって、特に水平方向で完全に取り囲まれている。この場合、第１の部分領域４１と第２の部分領域４２とは、特に水平方向で成形体１０に接する。中間空間４０には、成形体の電気絶縁性材料が例えば完全に充填されている。第２の金属層４の各部分領域４１，４２は特に、成形体１０によって機械的に相互に安定に共通に保持されている。第２の金属層４は、水平方向では、特にデバイス１００の縁まで延在せず、水平方向では特には完全に成形体１０に埋め込まれている。また水平方向では、成形体１０は例えば半導体基体２の第１の半導体層２１に接続している。成形体１０のこうした構成により、第２の金属層４の機械的な保持性が高まる。
第１の金属層３は、半導体基体２と第２の金属層４との間に設けられる。平面で見ると、第１の金属層３は中間空間４０を完全に覆っている。特に、第１の金属層３は、デバイスの機械的安定化層として形成されている。この場合、第１の金属層３は、少なくとも５μｍ、特に少なくとも１０μｍの垂直方向厚さを有する。例えば、第１の金属層３の厚さは５μｍ以上３０μｍ以下の範囲にあり、例えば５μｍ〜１５μｍまたは１０μｍ〜２０μｍである。中間空間４０が第１の金属層３によって完全に覆われているため、デバイスは、中間空間の領域に機械的な脆弱箇所を有さない。第１の金属層３は特には連続形態で形成されている。水平方向では、当該第１の金属層３は、特にデバイスの縁部まで延在する。図１では、第１の金属層３は、水平方向で成形体１０と第１の半導体層２１とに面を一致させた状態で続いている。
第１の金属層３は開口１２を有し、この開口を貫通して、第２の部分領域４２が第２の半導体層２２の電気的接続のために延在している。また、第１の金属層３が複数のこうした開口１２を有してもよい。第１の金属層３と第２の金属層４の第２の部分領域４２とが協働して、活性層２３、特に半導体基体２の全体を平面で見て完全に覆っている。また、第２の金属層４も、特には、デバイスの機械的安定化層として形成されている。特に、第２の金属層４は、例えば第１の部分領域４１の領域において、第１の金属層３の垂直方向厚さと例えば少なくともちょうど同じ垂直方向厚さ、好ましくはその少なくとも２倍の垂直方向厚さ、例えばその４倍もしくはその１０倍の垂直方向厚さを有する。活性層２３もしくは半導体基体２の全体が完全に覆われることにより、特には、活性層２３または半導体基体２に、機械的安定化のための金属層３，４による機械的支持のない領域は存在せず、このため、デバイスは特に機械的に安定に形成されている。
第１の金属層３および第２の金属層４は、電気化学的プロセスによって堆積されるそれぞれ１つずつの金属層であってよい。各金属層は、同じ金属、例えばニッケルまたは銅を含むことができる。特には、各金属層は異なる材料を含むこともできる。例えば、第１の金属層３は第２の金属層４より高い弾性係数を有し、第２の金属層４は第１の金属層３より高い熱伝導率を有する。例えば、第１の金属層３はニッケルを含み、第２の金属層４は銅を含む。
第１の金属層３と第２の金属層４との間には中間絶縁層９３が設けられている。当該中間絶縁層９３により、第１の金属層３は第２の金属層４の第２の部分領域４２から電気的に絶縁されている。この場合、中間絶縁層９３は連続形態で形成可能である。第１の金属層３と中間絶縁層９３との間に（図示されていない）接着層を設けることもできる。当該接着層は、コーティングプロセス、例えば蒸着法によって、第１の金属層３上に形成可能である。接着層は特に、チタンもしくはクロムを含む。当該接着層により、中間絶縁層９３との間に高い機械的安定性を達成することができる。
中間絶縁層９３と第１の金属層３とは共通の開口１２を有し、この開口１２を貫通して第２の部分領域４２が延在している。さらに、中間絶縁層９３は少なくとも１つの別の開口１１も有し、この別の開口１１を介して第２の金属層４の第１の部分領域４１が第１の金属層３まで延在している。当該別の開口１１の領域で、第１の金属層３と第２の金属層４の第１の部分領域４１とが例えば直接に電気的に接続されている。
特に、第２の金属層４は、中間絶縁層９３上に電気化学的プロセスによって堆積される金属層である。第２の金属層４の形成前、（図１には示されていない）導電層を直接に中間絶縁層９３上に形成することができる。当該導電層を続いてパターニングし、特に第２の金属層４のための開始層（英語：seed layer）として用いることができる。当該第２の金属層４は例えば電気めっきプロセスによって形成される。
図１では、反射層６が半導体基体２と第１の金属層３との間に設けられている。半導体基体２を平面で見ると、金属層３は反射層６を特には完全に覆っている。第１の金属層３は特には、反射層６に直接に接する。反射層６は、例えば導電性を有するように形成されている。反射層６は、第１の金属層３を電気化学的プロセスによって形成する際の開始層として用いることができる。
反射層６は例えば金属を含む。例えば反射層６は、アルミニウム、ロジウム、パラジウム、銀もしくは金を含む。デバイス１００の動作中、反射層６は電磁放射を放射通過面１０１の方向へ反射する。特に、反射層６は、デバイスの動作中に活性層２３で形成される放射のスペクトルのうち少なくとも６０％、好ましくは少なくとも８０％、特に好ましくは少なくとも９０％の成分を反射する。図１では、反射層６が水平方向でデバイスの縁部まで延在している。これに代えて、反射層６全体が水平方向で特には中間絶縁層９３により完全に取り囲まれていてもよい。つまり、反射層６を、湿分もしくは酸素などの環境影響から保護することができる。
反射層６、第１の金属層３および中間絶縁層９３は、共通の開口１２を有し、この開口を貫通して第２の金属層４の第２の部分領域４２が延在する。図１では、第２の部分領域４２が、半導体基体２と反射層６との間に設けられた電流分配層５に接している。ここで、電流分配層５は共通の開口１２を完全に覆っている。特には、電流分配層５は、第１の金属層３および第２の金属層４に加えて付加的にデバイス１００を安定化する別の金属層である。ただし、電流分配層５を省略することもできる。
半導体基体２と電流分配層５との間に、拡散バリア層７が設けられている。当該層は、特に、電流分配層５、反射層６、第１の金属層３または第２の金属層４から接続層８へのまたは半導体基体の活性層２３への金属原子もしくは金属イオンの移動、ひいては場合により生じるこれらの層の損傷を阻止する。
半導体基体２と拡散バリア層７との間には接続層８が設けられている。接続層８は、例えば導電性を有するように、かつ、特には放射反射性を有するように形成されている。半導体基体２を平面で見ると、反射層６と接続層８とが協働して活性層２３を完全に覆っている。反射層６および接続層８をこのように形成することにより、デバイスの放射出力効率が高まる。
デバイスは、第１の絶縁層９１とこの第１の絶縁層９１に接する第２の絶縁層９２とを有する。第１の絶縁層９１は、接続層８と拡散バリア層７と電流分配層５とを水平方向で特には完全に取り囲んでいる。垂直方向では、第１の絶縁層９１は、専ら反射層６と半導体基体２との間を延在している。第２の絶縁層９２は、垂直方向では、反射層６から少なくとも第１の半導体層２１まで延在している。反射層６および第２の絶縁層９２は、デバイスの縁部に段を有し、半導体基体２の一部の領域が反射層６および第２の絶縁層９２によって水平方向で取り囲まれるように形成されている。したがってデバイスの後面１０２の側方から出射される放射を、反射層６で反射させて放射通過面１０１の方向へ戻すことができる。ここで、第２の絶縁層９２は特には放射透過性を有するように形成されている。
半導体基体２は、凹部２５を有する。当該凹部２５は、半導体基体２の第２の主面２０２から第２の半導体層２２および活性層２３を貫通して第１の半導体層２１内へ延在している。当該凹部２５内にスルーコンタクト２４が形成されている。ここでは、スルーコンタクト２４は、特に第２の絶縁層９２によって水平方向で完全に取り囲まれている。スルーコンタクト２４は金属を含む。特に、スルーコンタクト２４および反射層６は、同種の導電性材料を含む。スルーコンタクト２４は特に、反射層６に直接に電気的に接続されている。反射層６および第１の金属層３を介して、スルーコンタクト２４は第２の金属層４の第１の部分領域４１に電気的に接続されている。スルーコンタクト２４は、直接にもしくは間接に第１の半導体層２１に接しており、水平方向では半導体基体２によって特に完全に取り囲まれている。半導体基体２を平面で見ると、第１の金属層３が凹部２５とスルーコンタクト２４とを完全に覆っている。また、デバイスに第１の半導体層２１の電気的接続のための複数のスルーコンタクト２４を設けることにより、第１の半導体層２１内に特に均一な電流分配が達成されるようにすることもできる。
デバイス１００は、後面１０２すなわち裏側の面によって電気的に接続可能に構成されている。つまり、デバイス１００は、第１の部分領域４１および第２の部分領域４２を介して外部の電圧源に電気的に接続可能である。ここで、半導体基体２は、第２の金属層４の第１の部分領域４１および第２の部分領域４２を完全に覆っている。図１では、デバイス１００が、後面１０２に、第２の金属層４の第１の部分領域４１に直接に電気的に接触する第１のコンタクト層４１０と、第２の金属層４の第２の部分領域４２に直接に電気的に接触する第２のコンタクト層４２０とを有する。支持体１を平面で見ると、半導体基体２が、第１のコンタクト層４１０と第２のコンタクト層４２０とを完全に覆っている。半導体基体２を平面で見ると、各コンタクト層４１０，４２０が、第１の部分領域４１もしくは第２の部分領域４２を完全に覆っているか、または、それぞれ特にこれらの部分領域４１，４２から突出している。第１のコンタクト層４１０は特にはｎコンタクト層として構成されており、第２のコンタクト層４２０は例えばｐコンタクト層として構成されている。
図２には、図１のＡＡ’線に沿って切断されたデバイス１００の水平断面図が示されている。
デバイス１００は、第２の半導体層２２の電気的接続のために第２の金属層４の第２の部分領域が貫通して延在する２つの開口１２を有する。これとは異なり、デバイスが複数のこうした開口１２を有してもよい。開口１２では、第２の部分領域４２が、水平方向で、中間絶縁層９３および反射層６により完全に取り囲まれている。反射層６、第１の金属層３および中間絶縁層９３はそれぞれ連続形態で構成されており、共通の開口１２を有する。反射層６、第１の金属層３および中間絶縁層９３は、図２に示されているように、少なくとも垂直方向高さＡＡ’で、それぞれ成形体１０により、水平方向で完全に取り囲まれている。
図３には、デバイス１００の第２の実施形態が概略的な断面図で示されている。当該実施形態は、図１のデバイスの実施形態にほぼ対応する。図１と相違しているのは、反射層６が開口１２のほかに少なくとも１つの溝６１を有する点である。溝６１は垂直方向で反射層６を貫通して延在する。特に、溝６１は、水平方向でデバイス１００の少なくとも１つの縁に沿って延在する。
溝６１には、特に第１の金属層３の材料が、部分的に、特には完全に充填されている。この場合、溝６１は、特に３μｍから１５μｍまでの幅、例えば５μｍから１０μｍまでの幅を有する。第１の金属層３を反射層６上に形成する際に、溝６１は、第１の金属層３によって橋絡できるか、または、これによって完全に充填できる。溝６１に第１の金属層３の材料を部分的にのみ充填してもよい。また、反射層が相互に離間した複数の溝６１を有し、これらの溝がそれぞれ第１の金属層３によって橋絡または充填されるようにすることもできる。
図４には、図３に示されているデバイスの第２の実施形態を切断した概略的な水平断面図が示されている。当該実施形態は、図２に示されているデバイスの実施形態にほぼ対応する。
図２と相違しているのは、反射層６が相互に離間した複数の溝６１を有する点である。複数の溝６１はそれぞれ、デバイス１００の縁領域に設けられている。この場合、溝６１は接続位置６２とともにフレームを形成しており、このフレームは、１つもしくは複数の共通の開口１２および１つもしくは複数のスルーコンタクト２４を取り囲んでいる。接続位置６２により、反射層６は、一体型につまり連続形態で形成される。ここで、反射層６全体は、溝６１が設けられる場合、例えば電気化学的プロセスによって第１の金属層３を形成する際に、開始層として用いることもできる。溝６１は、この場合、第１の金属層３によって橋絡され、金属層３の材料によって部分的にもしくは完全に充填される。
また、反射層６が１つもしくは複数の溝６１によって相互に分離された２つ以上の領域に分割されていてもよい。このようなケースでは、反射層６は、反射層６の各領域を電気的に接続する導電層によってコーティング可能である。さらに、溝６１が反射層６を特に水平方向で画定するフレームを形成してもよい。つまり、反射層全体を溝６１によって取り囲むことができる。反射層６上には導電層を形成可能であり、この導電層は例えば溝６１によって形成されるフレームの外側の領域も覆う。導電層が反射層６の外側の領域を覆わない場合、反射層６および第１の金属層３を水平方向で中間絶縁層９３によって完全に取り囲むことができる。したがって、第１の金属層３は、反射層６上、特には導電層上に直接に、電気化学的プロセスによって形成することができる。
第１の部分領域とこの第１の部分領域から水平方向で離間した第２の部分領域とを有する第２の金属層をデバイスの後面で使用することにより、デバイスを機械的に安定化し、同時にこれらの部分領域によって外部への電気的接続を行うことができる。デバイスの機械的安定化層として形成され、第１の部分領域と第２の部分領域との間の中間空間を完全に覆う第１の金属層を形成することにより、デバイスは中間空間の領域においても機械的な脆弱箇所を有さない。よって、第１の金属層および第２の金属層による機械的支持のない領域は存在せず、このためデバイスは特に機械的に安定に形成される。
本願は、独国特許出願第１０２０１４１１６９３５．２号明細書の優先権を主張し、この出願の開示内容は引用によって本願に組み込まれるものとする。
本発明を幾つかの実施形態に即して説明したが、本発明はこれらに限定されない。本発明はむしろ、特許請求の範囲または実施形態に明示されていないとしても、新規の全ての特徴、および、特に特許請求の範囲の特徴の全ての組み合わせを含む、新規の特徴の全ての組み合わせを含む。
Claims (18)
- 半導体基体（２）と第１の金属層（３）と第２の金属層（４）とを含む
デバイス（１００）であって、
・前記第１の金属層は、前記半導体基体と前記第２の金属層との間に設けられており、
・前記半導体基体は、前記第１の金属層から遠い側の第１の半導体層（２１）と、前記第１の金属層に近い側の第２の半導体層（２２）と、前記第１の半導体層と前記第２の半導体層との間に設けられる活性層（２３）とを有し、
・前記デバイスは、前記第１の半導体層の電気的接続のために、前記第２の半導体層および前記活性層を貫通して延在するスルーコンタクト（２４）を有し、
・前記第２の金属層は、第１の部分領域（４１）と該第１の部分領域から中間空間（４０）によって水平方向で離間した第２の部分領域（４２）とを有し、前記第１の部分領域は前記第１の金属層を介して前記スルーコンタクトに電気的に接続されており、
・平面で見て、前記第１の金属層は、前記中間空間を水平方向で完全に覆っている、
デバイス。 - 前記第２の金属層（４）は、電気絶縁性の成形体（１０）によって水平方向で画定されており、
・前記成形体（１０）は連続形態で形成されており、
・前記第１の部分領域（４１）および前記第２の部分領域（４２）が水平方向で前記成形体（１０）に接しており、
・前記中間空間（４０）には、前記成形体の電気絶縁性材料が充填されている、
請求項１に記載のデバイス。 - 前記成形体（１０）および前記第２の金属層（４）は、前記第１の部分領域（４１）および前記第２の部分領域（４２）とともに前記デバイスの支持体（１）を形成しており、水平方向に離間した各部分領域（４１，４２）は、前記成形体（１０）によって共通に保持されている、
請求項２に記載のデバイス。 - 前記第１の金属層（３）は、前記デバイスの機械的安定化層として形成されている、
請求項１から３までのいずれか１項に記載のデバイス。 - 前記第１の金属層（３）は、連続形態で形成されており、かつ、５μｍ以上５０μｍ以下の厚さを有する、
請求項１から４までのいずれか１項に記載のデバイス。 - 前記第１の金属層（３）と前記第２の部分領域（４２）とは、協働して、前記活性層（２３）の面積全体の少なくとも９０％を覆っている、
請求項１から５までのいずれか１項に記載のデバイス。 - 前記第１の金属層（３）および／または前記第２の金属層（４）は、第１の金属および少なくとも１つの別の材料を有し、
前記第１の金属層または前記第２の金属層における前記第１の金属の割合は、少なくとも９０原子％である、
請求項１から６までのいずれか１項に記載のデバイス。 - 前記第１の金属層（３）が、前記第２の金属層（４）よりも高い弾性係数を有する、かつ／または、
前記第２の金属層が、前記第１の金属層よりも高い熱伝導率を有する、
請求項１から７までのいずれか１項に記載のデバイス。 - 前記第１の金属層（３）が、少なくとも１つの開口（１２）を有し、
該開口（１２）を貫通して、前記第２の部分領域（４２）が、前記第２の半導体層（２２）の電気的接続のために延在している、
請求項１から８までのいずれか１項に記載のデバイス。 - 反射層（６）が、前記半導体基体（２）と前記第１の金属層（３）との間に設けられており、
前記第１の金属層と前記反射層とが共通の開口（１２）を有する、
請求項１から９までのいずれか１項に記載のデバイス。 - 前記反射層（６）は、垂直方向で前記反射層を貫通して延在しかつ水平方向で前記デバイスに沿って縁部を延在する溝（６１）を有する、
請求項１０に記載のデバイス。 - 前記反射層（６）は、前記デバイスの縁部を延在し、かつ、前記共通の開口（１２）と前記スルーコンタクト（２４）とを少なくとも部分的に取り囲む、相互に離間した少なくとも２つの溝（６１）を有し、
前記反射層は、連続形態で形成されており、
前記溝は、前記第１の金属層（３）によって橋絡されているかまたは充填されている、
請求項１０または１１に記載のデバイス。 - 開口（１２）および別の開口（１１）を有する中間絶縁層（９３）が、前記第１の金属層（３）と前記第２の金属層（４）との間に設けられており、
前記第１の部分領域（４１）が前記別の開口を貫通して延在しており、前記第２の部分領域（４２）が前記開口を貫通して延在している、
請求項１から１２までのいずれか１項に記載のデバイス。 - 前記デバイスは、前記第２の金属層（４）の、前記第１の金属層（３）から遠い側の前記第１の部分領域（４１）と前記第２の部分領域（４２）とを介して、電気的に接続可能に構成されている、
請求項１から１３までのいずれか１項に記載のデバイス。 - 前記活性層（２３）は、前記デバイスの動作中、可視スペクトル領域もしくは紫外スペクトル領域もしくは赤外スペクトル領域の電磁放射を放出する、
請求項１から１４までのいずれか１項に記載のデバイス。 - 成長基板を有さない、
請求項１から１５までのいずれか１項に記載のデバイス。 - 請求項１に記載のデバイスを製造する方法であって、
半導体基体（２）を用意し、
第１の金属層（３）および第２の金属層（４）をそれぞれ電気めっきプロセスによって形成し、
・少なくとも１つもしくは複数の開口（１２）を有する導電性の反射層（６）を前記半導体基体（２）上に形成し、
・前記第１の金属層を前記反射層（６）上に電気化学的プロセスによって形成し、
・中間絶縁層（９３）を前記第１の金属層（３）上に形成し、
・第１の部分領域（４１）および第２の部分領域（４２）を有する前記第２の金属層（４）を前記中間絶縁層上に形成し、前記第２の部分領域（４２）が、第２の半導体層（２２）の電気的接続のために、前記１つもしくは複数の開口（１２）を貫通して延在するようにする、
方法。 - 前記第２の金属層（４）を形成する前に、導電層を前記中間絶縁層（９３）上に形成し、続いてパターニングし、前記第２の金属層を直接に前記導電層上に電気化学的プロセスによって形成する、
請求項１７に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014116935.2 | 2014-11-19 | ||
| DE102014116935.2A DE102014116935A1 (de) | 2014-11-19 | 2014-11-19 | Bauelement und Verfahren zur Herstellung eines Bauelements |
| PCT/EP2015/073795 WO2016078837A1 (de) | 2014-11-19 | 2015-10-14 | Bauelement und verfahren zur herstellung eines bauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017535082A true JP2017535082A (ja) | 2017-11-24 |
| JP6526809B2 JP6526809B2 (ja) | 2019-06-05 |
Family
ID=54325542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017527220A Active JP6526809B2 (ja) | 2014-11-19 | 2015-10-14 | デバイスおよびデバイスの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9985151B2 (ja) |
| JP (1) | JP6526809B2 (ja) |
| KR (1) | KR102373980B1 (ja) |
| CN (1) | CN107004746B (ja) |
| DE (2) | DE102014116935A1 (ja) |
| WO (1) | WO2016078837A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015105509A1 (de) | 2015-04-10 | 2016-10-13 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102015109755A1 (de) | 2015-06-18 | 2016-12-22 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102015111558B4 (de) * | 2015-07-16 | 2023-02-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102015114587A1 (de) * | 2015-09-01 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE102015115722A1 (de) | 2015-09-17 | 2017-03-23 | Osram Opto Semiconductors Gmbh | Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements |
| DE102015117198A1 (de) | 2015-10-08 | 2017-04-13 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102017107198A1 (de) | 2017-04-04 | 2018-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip |
| DE102018123930A1 (de) * | 2018-09-27 | 2020-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips |
| DE102018128692A1 (de) * | 2018-11-15 | 2020-05-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung |
| US11508877B2 (en) * | 2019-03-22 | 2022-11-22 | Genesis Photonics Inc. | Red light emitting diode and manufacturing method thereof |
| DE102020104372A1 (de) * | 2020-01-15 | 2021-07-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| DE102020200621A1 (de) | 2020-01-21 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips |
| DE102020116871A1 (de) | 2020-06-26 | 2021-12-30 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer halbleiterchip |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014011275A (ja) * | 2012-06-28 | 2014-01-20 | Toshiba Corp | 半導体発光装置 |
| WO2014128574A1 (en) * | 2013-02-19 | 2014-08-28 | Koninklijke Philips N.V. | A light emitting die component formed by multilayer structures |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100365834C (zh) * | 2004-08-02 | 2008-01-30 | 晶元光电股份有限公司 | 具有热通道黏结层的发光二极管及发光二极管阵列 |
| DE102007019775A1 (de) * | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102007022947B4 (de) | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| JP4875185B2 (ja) * | 2010-06-07 | 2012-02-15 | 株式会社東芝 | 光半導体装置 |
| DE102010025320B4 (de) | 2010-06-28 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
| DE102010027679A1 (de) | 2010-07-20 | 2012-01-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102012106953A1 (de) | 2012-07-30 | 2014-01-30 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102012217533A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| KR102059402B1 (ko) * | 2013-04-15 | 2019-12-26 | 삼성전자주식회사 | 전자소자 패키지 및 이에 사용되는 패키지 기판 |
| DE102013109316A1 (de) * | 2013-05-29 | 2014-12-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102014100773A1 (de) * | 2014-01-23 | 2015-07-23 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102014107123A1 (de) * | 2014-05-20 | 2015-11-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip |
-
2014
- 2014-11-19 DE DE102014116935.2A patent/DE102014116935A1/de not_active Withdrawn
-
2015
- 2015-10-14 KR KR1020177016387A patent/KR102373980B1/ko active IP Right Grant
- 2015-10-14 DE DE112015005232.1T patent/DE112015005232A5/de active Pending
- 2015-10-14 WO PCT/EP2015/073795 patent/WO2016078837A1/de active Application Filing
- 2015-10-14 JP JP2017527220A patent/JP6526809B2/ja active Active
- 2015-10-14 US US15/528,106 patent/US9985151B2/en active Active
- 2015-10-14 CN CN201580063087.XA patent/CN107004746B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014011275A (ja) * | 2012-06-28 | 2014-01-20 | Toshiba Corp | 半導体発光装置 |
| WO2014128574A1 (en) * | 2013-02-19 | 2014-08-28 | Koninklijke Philips N.V. | A light emitting die component formed by multilayer structures |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016078837A1 (de) | 2016-05-26 |
| US9985151B2 (en) | 2018-05-29 |
| KR20170088369A (ko) | 2017-08-01 |
| DE112015005232A5 (de) | 2017-09-28 |
| CN107004746A (zh) | 2017-08-01 |
| DE102014116935A1 (de) | 2016-05-19 |
| CN107004746B (zh) | 2019-12-24 |
| JP6526809B2 (ja) | 2019-06-05 |
| US20170330981A1 (en) | 2017-11-16 |
| KR102373980B1 (ko) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6526809B2 (ja) | デバイスおよびデバイスの製造方法 | |
| JP6732759B2 (ja) | オプトエレクトロニクス半導体素子およびオプトエレクトロニクス半導体素子の製造方法 | |
| JP5947293B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| JP5362704B2 (ja) | オプトエレクトロニクス半導体ボディおよびその製造方法 | |
| US9112115B2 (en) | Nitride semiconductor ultraviolet light-emitting element | |
| TWI524550B (zh) | 用於製造光電半導體晶片之方法及光電半導體晶片 | |
| JP6029760B2 (ja) | オプトエレクトロニクス半導体モジュール | |
| JP5340398B2 (ja) | 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法 | |
| TWI478391B (zh) | 發光二極體晶片及製造發光二極體晶片之方法 | |
| TW201029232A (en) | Radiation-emitting semiconductor chip | |
| KR101989212B1 (ko) | 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법 | |
| US8866175B2 (en) | Optoelectronic semiconductor chip | |
| KR20130031254A (ko) | 광전자 반도체 칩 | |
| US20150236209A1 (en) | Optoelectronic Semiconductor Chip and Method for Production Thereof | |
| US20160005930A1 (en) | Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production | |
| KR20130109197A (ko) | 광전 반도체 칩을 위한 지지부 및 반도체 칩 | |
| US20150270446A1 (en) | Method for Fabricating a Plurality of Opto-Electronic Semiconductor Chips, and Opto-Electronic Semiconductor Chip | |
| JP2013535828A (ja) | 放射放出半導体チップ及び放射放出半導体チップの製造方法 | |
| KR20110020225A (ko) | 복사 방출 소자 및 복사 방출 소자 제조 방법 | |
| TWI557944B (zh) | 光電半導體晶片 | |
| US9276138B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| US20170236980A1 (en) | Optoelectronic Semiconductor Chip and Method for Producing the Same | |
| JP2018520515A (ja) | 金属キャリアを備える部品および部品を製造する方法 | |
| TW201618327A (zh) | 光電半導體晶片及其製造方法 | |
| US11276788B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170719 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180702 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6526809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |