TWI523259B - The electrode contact structure of the light emitting diode - Google Patents
The electrode contact structure of the light emitting diode Download PDFInfo
- Publication number
- TWI523259B TWI523259B TW102129111A TW102129111A TWI523259B TW I523259 B TWI523259 B TW I523259B TW 102129111 A TW102129111 A TW 102129111A TW 102129111 A TW102129111 A TW 102129111A TW I523259 B TWI523259 B TW I523259B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- type semiconductor
- light
- layer
- emitting diode
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Description
本創作係有關發光二極體,特別是指發光二極體的電極接觸結構。
發光二極體(Light Emitting Diode;LED),具有輕薄短小、省電等特性,已廣泛的應用於照明、交通號誌、廣告招牌等等,其主要由半導體材料多重磊晶堆疊而成,以藍光發光二極體為例,其主要是氮化鎵基(GaN-based)磊晶薄膜組成。
請參閱「圖1A」與「圖1B」所示,為一種習知垂直式發光二極體,其包含組成三明治結構的一N型半導體層1、一發光層2與一P型半導體層3,該P型半導體層3之下依序設置一反射層4(Mirror layer)、一緩衝層5(buffer layer)、一結合層6、一矽基板7與一P型電極8,而該N型半導體層1的表面可以粗化處理以增加光出射率,並供設置一N型電極9,據此於該N型電極9與該P型電極8施予電壓後,該N型半導體層1提供電子,而該P型半導體層3提供電洞,該電子與該電洞於該發光層2結合後即可產生光。
為了增加光取出率,該N型半導體層1的表面會粗化處理而形成一不規則表面1A,而該N型電極9為直接形成於該不規則表面1A上,又該N型電極9一般為使用如濺鍍、蒸鍍等薄膜製程形成,因此該N型電極9與該N型半導體層1之間,在進行薄膜製程之時,會於該不規則表面1A的死角處形成空隙1B(void),其不但造成接觸不良而增加接觸阻抗,且製作不規則表面時易導致其分子產生旋鍵而拘限載子,而導致發光效率低落。
又如美國公告第US20100078659所述,其於N型半導體層(103)上製作不規則表面前,已先沉積N型金屬電極(101),因此可以避免N型半導體層(103)與N型金屬電極(101)之間有空隙(void)產生,然而其N型金屬電極(101)與N型半導體層(103)之間為平坦的表面,雖然可避免空隙現象,但其會有附著力不足而剝離的問題。
請參閱「圖1A」與「圖1B」所示,為一種習知垂直式發光二極體,其包含組成三明治結構的一N型半導體層1、一發光層2與一P型半導體層3,該P型半導體層3之下依序設置一反射層4(Mirror layer)、一緩衝層5(buffer layer)、一結合層6、一矽基板7與一P型電極8,而該N型半導體層1的表面可以粗化處理以增加光出射率,並供設置一N型電極9,據此於該N型電極9與該P型電極8施予電壓後,該N型半導體層1提供電子,而該P型半導體層3提供電洞,該電子與該電洞於該發光層2結合後即可產生光。
為了增加光取出率,該N型半導體層1的表面會粗化處理而形成一不規則表面1A,而該N型電極9為直接形成於該不規則表面1A上,又該N型電極9一般為使用如濺鍍、蒸鍍等薄膜製程形成,因此該N型電極9與該N型半導體層1之間,在進行薄膜製程之時,會於該不規則表面1A的死角處形成空隙1B(void),其不但造成接觸不良而增加接觸阻抗,且製作不規則表面時易導致其分子產生旋鍵而拘限載子,而導致發光效率低落。
又如美國公告第US20100078659所述,其於N型半導體層(103)上製作不規則表面前,已先沉積N型金屬電極(101),因此可以避免N型半導體層(103)與N型金屬電極(101)之間有空隙(void)產生,然而其N型金屬電極(101)與N型半導體層(103)之間為平坦的表面,雖然可避免空隙現象,但其會有附著力不足而剝離的問題。
本創作之主要目的在於揭露一種發光二極體的電極接觸結構,可避免電極與半導體之間產生空隙與剝離的問題,進而提高發光效率及穩定性。
本創作為一種發光二極體的電極接觸結構,應用於一發光二極體,該發光二極體含依序堆疊的複數N型電極、一N型半導體層、一發光層、一P型半導體層、一反射層、一緩衝層、一結合層、一永久基板與一P型電極,且該N型半導體層形成有一不規則表面。
本創作的技術特徵為,於該N型半導體層形成複數接觸平台,該複數接觸平台具一圖案分佈的設置於該N型半導體層上,且該不規則表面形成於該N型半導體層不具該複數接觸平台之區域,並該複數N型電極分別形成於該複數接觸平台上,該複數接觸平台的粗糙度為0.01微米~0.1微米。
據此,本創作讓該複數N型電極形成於該複數接觸平台上,以藉由該複數接觸平台提供適當粗糙度的介面,其利用薄膜製程形成該N型電極時,不會形成空隙且可具有良好的附著力,同時可避免製作不規則表面時易導致其分子產生旋鍵而拘限載子與剝離的問題,因此可讓該N型電極與該接觸平台維持良好的電性接觸,又N型電極製作於適當粗糙度的複數接觸平台上,因而N型電極表面也形成適當的粗糙度,粗糙度為0.01微米~0.1微米,此一特性可增加導線與N型電極打線墊(N-PAD)的接觸面的穩定性,進而提高發光效率與穩定性。
本創作為一種發光二極體的電極接觸結構,應用於一發光二極體,該發光二極體含依序堆疊的複數N型電極、一N型半導體層、一發光層、一P型半導體層、一反射層、一緩衝層、一結合層、一永久基板與一P型電極,且該N型半導體層形成有一不規則表面。
本創作的技術特徵為,於該N型半導體層形成複數接觸平台,該複數接觸平台具一圖案分佈的設置於該N型半導體層上,且該不規則表面形成於該N型半導體層不具該複數接觸平台之區域,並該複數N型電極分別形成於該複數接觸平台上,該複數接觸平台的粗糙度為0.01微米~0.1微米。
據此,本創作讓該複數N型電極形成於該複數接觸平台上,以藉由該複數接觸平台提供適當粗糙度的介面,其利用薄膜製程形成該N型電極時,不會形成空隙且可具有良好的附著力,同時可避免製作不規則表面時易導致其分子產生旋鍵而拘限載子與剝離的問題,因此可讓該N型電極與該接觸平台維持良好的電性接觸,又N型電極製作於適當粗糙度的複數接觸平台上,因而N型電極表面也形成適當的粗糙度,粗糙度為0.01微米~0.1微米,此一特性可增加導線與N型電極打線墊(N-PAD)的接觸面的穩定性,進而提高發光效率與穩定性。
圖1A,為習知發光二極體結構圖。
圖1B,為習知發光二極體空隙結構圖。
圖2,為本創作二極體結構圖。
圖3A~圖3F,為本創作二極體結構製造流程圖。
圖4,為本創作接觸平台表面的電子顯微鏡圖。
圖5,為本創作不規則表面的電子顯微鏡圖。
圖1B,為習知發光二極體空隙結構圖。
圖2,為本創作二極體結構圖。
圖3A~圖3F,為本創作二極體結構製造流程圖。
圖4,為本創作接觸平台表面的電子顯微鏡圖。
圖5,為本創作不規則表面的電子顯微鏡圖。
茲有關本創作的詳細內容及技術說明,現以實施例來作進一步說明,但應瞭解的是,該等實施例僅為例示說明之用,而不應被解釋為本創作實施之限制。
請再參閱「圖2」所示,為本創作的實施例,本創作為一種發光二極體的電極接觸結構,應用於一發光二極體100,該發光二極體100包含依序堆疊的複數N型電極10、一N型半導體層20、一發光層30、一P型半導體層40、一反射層50、一緩衝層60、一結合層70、一永久基板80與一P型電極90,且該N型半導體層20形成有一不規則表面201。
本創作讓該N型半導體層20一體形成複數接觸平台202,該複數接觸平台202為具一圖案分佈的設置於該N型半導體層20上,且該不規則表面201形成於該N型半導體層20不具該複數接觸平台202之區域,並該複數N型電極10分別形成於該複數接觸平台202上,該複數接觸平台202的粗糙度為0.01微米(um)~0.1微米,且該N型電極10表面也形成0.01微米~0.1微米的粗糙度,並該不規則表面201的粗糙度為0.5微米~1微米。
請再一併參閱「圖3A」~「圖3F」所示,為本創作的製造示意圖。
首先,如「圖3A」所示,本創作為先製成依序堆疊的一N型半導體層20、一發光層30、一P型半導體層40、一反射層50、一緩衝層60、一結合層70、一永久基板80與一P型電極90,且該N型半導體層20可以包含一第一N型半導體層21與一第二N型半導體層22。且其中該緩衝層60可以為選自鈦、鎢、鉑、鎳、鋁與鉻所組成的群組製成。該結合層70可以為選自金錫合金、金銦合金與金鉛合金的任一種製成。該永久基板80可以為選自矽基板、銅基板、銅鎢基板、氮化鋁基板與氮化鈦基板的任一種製成。該反射層50可以為選自鋁、鎳、銀與鈦所組成的群組製成。
接著,如「圖3B」所示,利用粗化製程,於該N型半導體層20(亦即於第一N型半導體層21)形成一粗糙度為0.01微米~0.1微米之間的附著表面203,該附著表面203可以利用物理方法,如電漿衝擊等方式形成。
接著,如「圖3C」所示,利用如蒸鍍的薄膜製程,於該N型半導體層20的附著表面203 (亦即於第一N型半導體層21)上形成圖案化的複數蝕刻保護層11。
接下來,如「圖3D」所示,利用粗化製程,於該N型半導體層20(亦即於第一N型半導體層21)上,不具有該複數蝕刻保護層11的附著表面203,繼續粗化以形成有一不規則表面201,且藉由該複數蝕刻保護層11的遮蔽,會於該N型半導體層20(亦即於第一N型半導體層21)上形成該複數接觸平台202,同樣的該不規則表面201可以利用物理方法,如電漿衝擊等方式進行粗化。
接下來,如「圖3E」所示,利用蝕刻製程(etching process)或浮離製程(lift off process),去除該蝕刻保護層11,則顯露出該具有粗糙度為0.01微米(um)~0.1微米複數接觸平台202。
最後,如「圖3F」所示,利用如蒸鍍的薄膜製程,於該複數接觸平台202上,形成與複數接觸平台202之圖型相應的N型電極10,由於N型電極10形成於具有粗糙度為0.01微米(um)~0.1微米複數接觸平台202上,因此N型電極10表面也形成0.01微米~0.1微米適當的粗糙度,即完成本創作的結構。
請再一併參閱「圖4」與「圖5」所示,為本創作實際實施例的電子顯微鏡圖,其中「圖4」為接觸平台202表面(即附著表面203)的電子顯微鏡圖,其粗糙度約為0.1微米,其蒸鍍該複數N型電極10,不會產生空隙且具有良好的附著力,而「圖5」為不規則表面201的金相圖,其粗糙度約為1微米,可提供良好的光散射效果。
如上所述,本創作可以讓該複數N型電極10形成於該複數接觸平台202上而與該N型半導體層20接觸,由於該複數接觸平台202的粗糙度為0.01微米~0.1微米,可提供適當粗糙度的介面,因而其利用薄膜製程形成該N型電極10時,不會形成空隙且可提供良好的附著力,同時可避免製作不規則表面201時易導致其分子產生旋鍵而拘限載子與剝離的問題,所以本創作的結構可以確保該N型電極10與該接觸平台202之間維持良好的電性接觸,進而提高發光效率。
請再參閱「圖2」所示,為本創作的實施例,本創作為一種發光二極體的電極接觸結構,應用於一發光二極體100,該發光二極體100包含依序堆疊的複數N型電極10、一N型半導體層20、一發光層30、一P型半導體層40、一反射層50、一緩衝層60、一結合層70、一永久基板80與一P型電極90,且該N型半導體層20形成有一不規則表面201。
本創作讓該N型半導體層20一體形成複數接觸平台202,該複數接觸平台202為具一圖案分佈的設置於該N型半導體層20上,且該不規則表面201形成於該N型半導體層20不具該複數接觸平台202之區域,並該複數N型電極10分別形成於該複數接觸平台202上,該複數接觸平台202的粗糙度為0.01微米(um)~0.1微米,且該N型電極10表面也形成0.01微米~0.1微米的粗糙度,並該不規則表面201的粗糙度為0.5微米~1微米。
請再一併參閱「圖3A」~「圖3F」所示,為本創作的製造示意圖。
首先,如「圖3A」所示,本創作為先製成依序堆疊的一N型半導體層20、一發光層30、一P型半導體層40、一反射層50、一緩衝層60、一結合層70、一永久基板80與一P型電極90,且該N型半導體層20可以包含一第一N型半導體層21與一第二N型半導體層22。且其中該緩衝層60可以為選自鈦、鎢、鉑、鎳、鋁與鉻所組成的群組製成。該結合層70可以為選自金錫合金、金銦合金與金鉛合金的任一種製成。該永久基板80可以為選自矽基板、銅基板、銅鎢基板、氮化鋁基板與氮化鈦基板的任一種製成。該反射層50可以為選自鋁、鎳、銀與鈦所組成的群組製成。
接著,如「圖3B」所示,利用粗化製程,於該N型半導體層20(亦即於第一N型半導體層21)形成一粗糙度為0.01微米~0.1微米之間的附著表面203,該附著表面203可以利用物理方法,如電漿衝擊等方式形成。
接著,如「圖3C」所示,利用如蒸鍍的薄膜製程,於該N型半導體層20的附著表面203 (亦即於第一N型半導體層21)上形成圖案化的複數蝕刻保護層11。
接下來,如「圖3D」所示,利用粗化製程,於該N型半導體層20(亦即於第一N型半導體層21)上,不具有該複數蝕刻保護層11的附著表面203,繼續粗化以形成有一不規則表面201,且藉由該複數蝕刻保護層11的遮蔽,會於該N型半導體層20(亦即於第一N型半導體層21)上形成該複數接觸平台202,同樣的該不規則表面201可以利用物理方法,如電漿衝擊等方式進行粗化。
接下來,如「圖3E」所示,利用蝕刻製程(etching process)或浮離製程(lift off process),去除該蝕刻保護層11,則顯露出該具有粗糙度為0.01微米(um)~0.1微米複數接觸平台202。
最後,如「圖3F」所示,利用如蒸鍍的薄膜製程,於該複數接觸平台202上,形成與複數接觸平台202之圖型相應的N型電極10,由於N型電極10形成於具有粗糙度為0.01微米(um)~0.1微米複數接觸平台202上,因此N型電極10表面也形成0.01微米~0.1微米適當的粗糙度,即完成本創作的結構。
請再一併參閱「圖4」與「圖5」所示,為本創作實際實施例的電子顯微鏡圖,其中「圖4」為接觸平台202表面(即附著表面203)的電子顯微鏡圖,其粗糙度約為0.1微米,其蒸鍍該複數N型電極10,不會產生空隙且具有良好的附著力,而「圖5」為不規則表面201的金相圖,其粗糙度約為1微米,可提供良好的光散射效果。
如上所述,本創作可以讓該複數N型電極10形成於該複數接觸平台202上而與該N型半導體層20接觸,由於該複數接觸平台202的粗糙度為0.01微米~0.1微米,可提供適當粗糙度的介面,因而其利用薄膜製程形成該N型電極10時,不會形成空隙且可提供良好的附著力,同時可避免製作不規則表面201時易導致其分子產生旋鍵而拘限載子與剝離的問題,所以本創作的結構可以確保該N型電極10與該接觸平台202之間維持良好的電性接觸,進而提高發光效率。
習知
1‧‧‧N型半導體層
1A‧‧‧不規則表面
1B‧‧‧空隙
2‧‧‧發光層
3‧‧‧P型半導體層
4‧‧‧反射層
5‧‧‧緩衝層
6‧‧‧結合層
7‧‧‧矽基板
8‧‧‧P型電極
9‧‧‧N型電極
本創作
100‧‧‧發光二極體
10‧‧‧N型電極
11‧‧‧蝕刻保護層
20‧‧‧N型半導體層
201‧‧‧不規則表面
202‧‧‧複數接觸平台
203‧‧‧附著表面
21‧‧‧第一N型半導體層
22‧‧‧第二N型半導體層
30‧‧‧發光層
40‧‧‧P型半導體層
50‧‧‧反射層
60‧‧‧緩衝層
70‧‧‧結合層
80‧‧‧永久基板
90‧‧‧P型電極
1‧‧‧N型半導體層
1A‧‧‧不規則表面
1B‧‧‧空隙
2‧‧‧發光層
3‧‧‧P型半導體層
4‧‧‧反射層
5‧‧‧緩衝層
6‧‧‧結合層
7‧‧‧矽基板
8‧‧‧P型電極
9‧‧‧N型電極
本創作
100‧‧‧發光二極體
10‧‧‧N型電極
11‧‧‧蝕刻保護層
20‧‧‧N型半導體層
201‧‧‧不規則表面
202‧‧‧複數接觸平台
203‧‧‧附著表面
21‧‧‧第一N型半導體層
22‧‧‧第二N型半導體層
30‧‧‧發光層
40‧‧‧P型半導體層
50‧‧‧反射層
60‧‧‧緩衝層
70‧‧‧結合層
80‧‧‧永久基板
90‧‧‧P型電極
100‧‧‧發光二極體
10‧‧‧N型電極
20‧‧‧N型半導體層
201‧‧‧不規則表面
202‧‧‧複數接觸平台
203‧‧‧附著表面
21‧‧‧第一N型半導體層
22‧‧‧第二N型半導體層
30‧‧‧發光層
40‧‧‧P型半導體層
50‧‧‧反射層
60‧‧‧緩衝層
70‧‧‧結合層
80‧‧‧永久基板
90‧‧‧P型電極
Claims (7)
- 一種發光二極體的電極接觸結構,應用於一發光二極體,該發光二極體包含依序堆疊的複數N型電極、一N型半導體層、一發光層、一P型半導體層、一反射層、一緩衝層、一結合層、一永久基板與一P型電極,且該N型半導體層形成有一不規則表面,其特徵在於:
該N型半導體層形成複數接觸平台,該複數接觸平台具一圖案分佈的設置於該N型半導體層上,且該不規則表面形成於該N型半導體層不具該複數接觸平台之區域,並該複數N型電極分別形成於該複數接觸平台上,該複數接觸平台的粗糙度為0.01微米~0.1微米,且該N型電極表面相應於該複數接觸平台表面形成相應的粗糙度0.01微米~0.1微米。 - 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該不規則表面的粗糙度為0.5微米~1微米。
- 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該N型半導體層包含一第一N型半導體層與一第二N型半導體層,該複數接觸平台形成於該第一N型半導體層上。
- 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該緩衝層為選自鈦、鎢、鉑、鎳、鋁與鉻所組成的群組製成。
- 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該結合層為選自金錫合金、金銦合金與金鉛合金的任一種製成。
- 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該永久基板為選自矽基板、銅基板、銅鎢基板、氮化鋁基板與氮化鈦基板的任一種製成。
- 如申請專利範圍第1項之發光二極體的電極接觸結構,其中該反射層為選自鋁、鎳、銀與鈦所組成的群組製成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102129111A TWI523259B (zh) | 2013-08-14 | 2013-08-14 | The electrode contact structure of the light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102129111A TWI523259B (zh) | 2013-08-14 | 2013-08-14 | The electrode contact structure of the light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201507194A TW201507194A (zh) | 2015-02-16 |
TWI523259B true TWI523259B (zh) | 2016-02-21 |
Family
ID=53019505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102129111A TWI523259B (zh) | 2013-08-14 | 2013-08-14 | The electrode contact structure of the light emitting diode |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI523259B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810139B (zh) * | 2023-04-11 | 2023-07-21 | 聯勝光電股份有限公司 | 具有複數p型與n型接面之發光二極體及其製造方法 |
-
2013
- 2013-08-14 TW TW102129111A patent/TWI523259B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810139B (zh) * | 2023-04-11 | 2023-07-21 | 聯勝光電股份有限公司 | 具有複數p型與n型接面之發光二極體及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201507194A (zh) | 2015-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI353068B (en) | Semiconductor light-emitting element and process f | |
CN103730556B (zh) | 发光二极管芯片及其制作方法 | |
JP2011517851A (ja) | 両側パッシベーションを有する半導体発光デバイス | |
TW200828642A (en) | Electroluminescent device, and fabrication method thereof | |
WO2012160604A1 (ja) | 発光素子チップ及びその製造方法 | |
KR200472973Y1 (ko) | 발광 다이오드 기판 및 발광 다이오드 | |
JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
US10008634B2 (en) | Thin-film flip-chip light emitting diode having roughening surface and method for manufacturing the same | |
WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
JP2012248807A (ja) | 発光素子およびその製造方法 | |
US8574936B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
JP2015061010A (ja) | Iii族窒化物半導体発光素子とその製造方法と実装体の製造方法 | |
KR20110121338A (ko) | 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법 | |
KR20090044311A (ko) | 발광 소자 및 그의 제조 방법 | |
JP2016174015A (ja) | 半導体発光素子 | |
JP2009094107A (ja) | GaN系LED素子用の電極、および、それを用いたGaN系LED素子 | |
TWI597863B (zh) | 發光元件及其製造方法 | |
JP2013214743A (ja) | 発光ダイオードチップ及びその製造方法 | |
CN106848006A (zh) | 倒装led芯片及其制备方法 | |
US8829487B2 (en) | Light emitting diode and method for manufacturing the same | |
KR101239852B1 (ko) | GaN계 화합물 반도체 발광 소자 | |
TWI523259B (zh) | The electrode contact structure of the light emitting diode | |
US9070830B2 (en) | Electrode contact structure of light-emitting diode with improved roughness | |
CN214176057U (zh) | 一种led芯片 | |
CN110491979B (zh) | Led结构的制备方法及led结构 |