JP4900212B2 - 炭化珪素半導体装置とその製造方法 - Google Patents
炭化珪素半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4900212B2 JP4900212B2 JP2007310739A JP2007310739A JP4900212B2 JP 4900212 B2 JP4900212 B2 JP 4900212B2 JP 2007310739 A JP2007310739 A JP 2007310739A JP 2007310739 A JP2007310739 A JP 2007310739A JP 4900212 B2 JP4900212 B2 JP 4900212B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- sic
- film
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
Technical Digest of Int'l Contf. on SiC and Related Materials-ICSCRM2001-、Tsukuba、Japan、2001 p327
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
図1には、本実施の形態における炭化珪素半導体装置(縦型JFET)の縦断面図を示す。
図2、3は製造工程の説明のための縦断面図である。
まず、図2(a)に示すように、N+型SiC基板1を用意し、エピタキシャル成長法により、その上にN−ドリフト層2とN+ソース層3を連続して形成する。このように、基板1上にN−ドリフト層2とN+ソース層3とを順に形成する。そして、図2(b)に示すように、ソース層3を貫通してドリフト層2に達するトレンチ4を形成する。これにはRIE法を用いる。
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
図8には、本実施の形態における炭化珪素半導体装置の縦断面図を示す。
図9、10は製造工程の説明のための縦断面図である。
まず、図2(a)、(b)を用いて説明したように、N+型SiC基板1の上にエピタキシャル成長法によりN−ドリフト層2とN+ソース層3とを順に形成する。さらに、RIE法によりソース層3を貫通してドリフト層2に達するトレンチ4を形成する。その後、図9(a)に示すように、トレンチ4の底面にバナジウムをイオン注入してバナジウムイオン拡散領域21を形成する。
次に、第3の実施の形態を、第1、2の実施の形態との相違点を中心に説明する。
図14には、本実施の形態における炭化珪素半導体装置の縦断面図を示す。
バナジウムイオン拡散領域31の代わりに、図15に示すように、トレンチ底面におけるエピタキシャル膜30の下にアルミニウムイオン拡散領域(SiCよりなるP型の不純物拡散領域)32を形成してもよい。
なお、P型エピ膜30ではなく、図17に示すようにイオン注入または熱拡散による不純物拡散領域33とすることも可能である。具体的には、例えば、アルミニウムやボロンやカーボンのイオン注入または熱拡散により形成する。また、トレンチ4の内部に埋め込むポリシリコンゲート電極5に関して、その導電型は、P型であってもN型であってもよい。
次に、第4の実施の形態を、第3の実施の形態との相違点を中心に説明する。
図18には、本実施の形態における炭化珪素半導体装置の縦断面図を示す。
図19、20は製造工程の説明のための縦断面図である。
まず、図2(a)、(b)を用いて説明したように、N+型SiC基板1の上にエピタキシャル成長法によりN−ドリフト層2とN+ソース層3とを順に形成する。さらに、RIE法によりソース層3を貫通してドリフト層2に達するトレンチ4を形成する。
本実施形態の応用例として、バナジウムイオン拡散領域31の代わりに図21に示すように、アルミニウムイオン拡散領域44を形成してもよい。また、図22に示すように、トレンチ底部に拡散領域を設けないようにしてもよい。
Claims (5)
- SiCよりなる第1導電型のドレイン用基板(1)の上に、SiCよりなる低濃度な第1導電型のドリフト層(2)と、SiCよりなる高濃度な第1導電型のソース層(3)とが順に形成されるとともに、前記ソース層(3)を貫通してドリフト層(2)に達するトレンチ(4)が形成され、さらに、このトレンチ(4)の内部にゲート電極(5)を配した炭化珪素半導体装置であって、
前記トレンチ(4)の内壁面にSiCよりなる第2導電型のエピタキシャル膜(30)が形成されるとともに、前記トレンチ(4)底面におけるエピタキシャル膜(30)の下に、半絶縁領域(31)またはSiCよりなる第2導電型の不純物拡散領域(32)が形成され、前記半絶縁領域(31)は、バナジウムイオンの拡散により形成されたものであることを特徴とする炭化珪素半導体装置。 - トレンチ(4)内のゲート電極(5)および第2導電型のエピタキシャル膜(30)の上面におけるソース電極(8)との間に酸化膜(22)を形成したことを特徴とする請求項1に記載の炭化珪素半導体装置。
- ポリシリコンゲート電極(5)への金属原子の拡散領域(40)にてゲート電極(5)と第2導電型のエピタキシャル膜(30)との間にオーミックコンタクトをとるようにしたことを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 前記金属原子の拡散領域(40)を形成するための原子源としての金属膜(41、42)をゲート配線材として用いるようにしたことを特徴とする請求項3に記載の炭化珪素半導体装置。
- SiCよりなる第1導電型のドレイン用基板(1)の上に、SiCよりなる低濃度な第1導電型のドリフト層(2)と、SiCよりなる高濃度な第1導電型のソース層(3)とが順に形成されるとともに、前記ソース層(3)を貫通してドリフト層(2)に達するトレンチ(4)が形成され、さらに、このトレンチ(4)の内部にゲート電極(5)を配した炭化珪素半導体装置の製造方法であって、
SiCよりなる第1導電型のドレイン用基板(1)の上に、SiCよりなる低濃度な第
1導電型のドリフト層(2)と、SiCよりなる高濃度な第1導電型のソース層(3)とを順に形成する工程と、
前記ソース層(3)を貫通してドリフト層(2)に達するトレンチ(4)を形成する工程と、
トレンチ(4)の内壁面にSiCよりなる第2導電型のエピタキシャル膜(30)を形成する工程と、
前記トレンチ(4)の内部にゲート電極となるポリシリコン膜(5)を埋め込む工程と、
トレンチ(4)内においてポリシリコン膜(5)が露出するとともに前記ソース層(3)の上面が露出する状態でポリシリコンが酸化する温度とSiCが酸化する温度の間の温度にて熱酸化を行いポリシリコン膜(5)の上面に自己整合的に熱酸化膜(22a)を形成する工程と、
前記第2導電型のエピタキシャル膜(30)上を覆うように、LDD法により前記熱酸化膜(22a)に対し酸化膜によるサイドウォール(22b)を形成する工程と、
前記酸化膜(22a、22b)上を含めた前記ソース層(3)の上にソース電極(8)を形成する工程と、
を備えたことを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310739A JP4900212B2 (ja) | 2007-11-30 | 2007-11-30 | 炭化珪素半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310739A JP4900212B2 (ja) | 2007-11-30 | 2007-11-30 | 炭化珪素半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002023306A Division JP4096569B2 (ja) | 2002-01-31 | 2002-01-31 | 炭化珪素半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109150A JP2008109150A (ja) | 2008-05-08 |
JP4900212B2 true JP4900212B2 (ja) | 2012-03-21 |
Family
ID=39442193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007310739A Expired - Fee Related JP4900212B2 (ja) | 2007-11-30 | 2007-11-30 | 炭化珪素半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4900212B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011053641A1 (de) * | 2011-09-15 | 2013-03-21 | Infineon Technologies Ag | SiC-MOSFET mit hoher Kanalbeweglichkeit |
US9245944B2 (en) | 2013-07-02 | 2016-01-26 | Infineon Technologies Ag | Silicon carbide device and a method for manufacturing a silicon carbide device |
CN110767753B (zh) * | 2019-11-13 | 2021-07-06 | 电子科技大学 | 一种SiC功率器件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62174977A (ja) * | 1985-09-30 | 1987-07-31 | Toshiba Corp | 薄膜静電誘導トランジスタおよびその製造方法 |
JPH02196421A (ja) * | 1989-01-25 | 1990-08-03 | Sanyo Electric Co Ltd | 炭化ケイ素半導体素子の電極形成方法 |
JP3307184B2 (ja) * | 1995-09-06 | 2002-07-24 | 株式会社デンソー | 炭化珪素半導体装置 |
JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
JP4003296B2 (ja) * | 1998-06-22 | 2007-11-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP3977518B2 (ja) * | 1998-07-14 | 2007-09-19 | 関西電力株式会社 | 静電誘導半導体装置 |
JP2000261000A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置 |
JP3575331B2 (ja) * | 1999-05-17 | 2004-10-13 | 日産自動車株式会社 | 電界効果トランジスタ |
US6380569B1 (en) * | 1999-08-10 | 2002-04-30 | Rockwell Science Center, Llc | High power unipolar FET switch |
-
2007
- 2007-11-30 JP JP2007310739A patent/JP4900212B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008109150A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI427788B (zh) | 自對準溝槽累加模式場效應電晶體結構及其製造方法 | |
US10157986B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5554417B2 (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
US20140159053A1 (en) | Sic trench gate transistor with segmented field shielding region and method of fabricating the same | |
JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4595144B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2013125827A (ja) | 半導体装置およびその製造方法 | |
JP5995347B2 (ja) | SiC半導体装置及びその製造方法 | |
JP4096569B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
TW200945584A (en) | Semiconductor device structures and related processes | |
US9882049B2 (en) | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method | |
JP6170812B2 (ja) | 半導体装置の製造方法 | |
US9853099B1 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
JP2012164707A (ja) | 半導体装置およびその製造方法 | |
CN109768091B (zh) | 一种双沟槽SS-SiC MOSFET结构 | |
US20180366549A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
CN114744049B (zh) | 碳化硅mosfet半导体器件及制作方法 | |
KR20160018322A (ko) | 반도체 장치의 제조 방법 | |
JP2013214551A (ja) | 半導体装置及びその製造方法 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
CN105185833B (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
JP4900212B2 (ja) | 炭化珪素半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |