JPH0624207B2 - 高耐圧半導体装置の製造方法 - Google Patents
高耐圧半導体装置の製造方法Info
- Publication number
- JPH0624207B2 JPH0624207B2 JP61148953A JP14895386A JPH0624207B2 JP H0624207 B2 JPH0624207 B2 JP H0624207B2 JP 61148953 A JP61148953 A JP 61148953A JP 14895386 A JP14895386 A JP 14895386A JP H0624207 B2 JPH0624207 B2 JP H0624207B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- platinum
- breakdown voltage
- diffusion
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 本発明はダイオード、トランジスタ等のプレナー型半導
体装置の高耐圧化に関するものである。プレナー型半導
体装置は半導体基体表面に露出する主Ｐ−Ｎ接合をシリ
コン酸化膜（以下ＳｉＯ２）等で被覆され、安定化がは
かられているが、係るＳｉＯ２を保護膜とする高耐圧製
品は、Ｓｉ−ＳｉＯ２界面での固定電荷や膜中のイオン
が正イオンをもつため、特にＮ型シリコンウェハーでは
表面の空乏層が広がりにく、高電界強度になるため、高
耐圧を阻止する要因となっている。このため従来所謂ガ
ードリング構造或はフィールドプレート構造により、電
界強度を緩和し、高耐圧化をはるか方法が採用されてい
る。しかし乍ら係る構造によってもその耐圧はせいぜい
理論値の７０％乃至８０％であり十分ではない。そこで
理論値に近づけるべく例えばガードリング接合（環状領
域）を増すと耐圧部面積が増し、チップサイズがより大
きくなり、チップがコスト高となる難点がある。本発明
は係る欠点を解消し、経済的にして高耐圧のプレナー型
半導体装置を提供するものでＳｉＯ２膜を保護膜として
いる製品が共通にかかえている膜中、界面電荷を正から
負にすることによって高耐圧化を可能にしたものであ
る。第１図は本発明のトランジスタの実施例であって、
１は高抵抗Ｎ型半導体（コレクタ）、２はＰ型半導体
（ベース）、３はガードリング、４はＮ型半導体（エミ
ッタ）、５は高濃度Ｎ型半導体、６はチャネルストッ
パ、７は白金拡散領域、８は酸化膜（ＳｉＯ２）、９は
電極、１０は空乏層である。所で本願出願人等は特開昭
６３−５５７４において該ＳｉＯ２(8)とシリコン基体
２の境界面付近に白金を混入せしめることにより、該界
面の電荷を正から負に変化せしめ、これにより高耐圧化
の可能な半導体装置を提案した。即ち第２図は白金拡散
温度Ｔ（℃）と界面電荷量（Ｑss/q）の関係を示す特性
図で該電荷量は白金拡散温度が高くなるに従い、より負
に変化することを示している。一方、白金は温度により
シリコン中への拡散速度が異なり、温度が上昇する程速
くなる。このことは第２図において、温度が高い程Ｓｉ
Ｏ２とシリコン基体界面に到達する白金量が多いことを
示す。又、第３図は電荷量と耐圧(VCBO)（トランジスタ
の場合）の関係を示す特性図で付から明らかなように負
（）電荷量が多くなればなるほどＶＣＢＯが大きくな
ることから明らかである。しかし乍ら、例えばＮ型半導
体５を通して全面に白金を拡散すればトランジスタ作用
する部分のライフタイムが短くなり、増幅率ｈＦＥが低
下したり、飽和電圧が大きくなる。そこで本発明では第
１図に示したように３つのガードリング部表面から白金
を拡散することにより、耐圧部のみに白金が拡散され
る。このことによりＳｉ−ＳｉＯ２界面電荷がイオン
からイオンに変化し、表面での空乏層の広がりは第４
図中１０で示す如く大きくなり、理論耐圧に近くなる。
一方、トランジスタとして作用するエミッタ直下近くに
白金がないため、ライフタイムは長く増幅率ｈＦＥや飽
和特性ＶＣＥ（ｓａｔ）は悪くならない。したがって、
ガードリング表面にコンタクトをあけて、その部分から
白金を耐圧部分のみに拡散することにより、Ｓｉ−Ｓｉ
Ｏ２の界面電荷をにすることにより、高耐圧で増幅率
の大きいトランジスタを製造することができる。因みに
Ｐｔ拡散の横方向の範囲はトランジスタ作用するエミッ
タに、Ｐｔが殆んど拡散されないことが必要である。す
なわちＰｔを導入する場所から最短距離のエミッタまで
が横方向の最大拡散距離である。第５図は選択拡散と全
面拡散とを比較した特性図で図のｈＦＥ−Ｉｃ特性から
明らかなように全面拡散品(イ)の大電流領域のｈＦＥの
低下が選択(ロ)に比べて大きい。その値は、Ｉｃ＝５Ａ
の点で、選択品のｈＦＥ＝１７で全面拡散品のｈＦＥ＝
８と約１／２であった。以上の説明では本発明をトラン
ジスタに適用した例について説明したがダイオードに適
用すれば高耐圧化と共に順方向電圧（ＶＦ）を小さくす
ることが可能であり、又同様にパワーＭＯＳＦＥＴ、そ
の他サイリスタにも適用できることは明白である。又、
上記実施例ではガードリングを用いた例について説明し
たが、該ガードリングは必ずしも設ける必要はなく、要
は空乏層が広がる耐圧構成領域に白金が導入されればよ
い。
体装置の高耐圧化に関するものである。プレナー型半導
体装置は半導体基体表面に露出する主Ｐ−Ｎ接合をシリ
コン酸化膜（以下ＳｉＯ２）等で被覆され、安定化がは
かられているが、係るＳｉＯ２を保護膜とする高耐圧製
品は、Ｓｉ−ＳｉＯ２界面での固定電荷や膜中のイオン
が正イオンをもつため、特にＮ型シリコンウェハーでは
表面の空乏層が広がりにく、高電界強度になるため、高
耐圧を阻止する要因となっている。このため従来所謂ガ
ードリング構造或はフィールドプレート構造により、電
界強度を緩和し、高耐圧化をはるか方法が採用されてい
る。しかし乍ら係る構造によってもその耐圧はせいぜい
理論値の７０％乃至８０％であり十分ではない。そこで
理論値に近づけるべく例えばガードリング接合（環状領
域）を増すと耐圧部面積が増し、チップサイズがより大
きくなり、チップがコスト高となる難点がある。本発明
は係る欠点を解消し、経済的にして高耐圧のプレナー型
半導体装置を提供するものでＳｉＯ２膜を保護膜として
いる製品が共通にかかえている膜中、界面電荷を正から
負にすることによって高耐圧化を可能にしたものであ
る。第１図は本発明のトランジスタの実施例であって、
１は高抵抗Ｎ型半導体（コレクタ）、２はＰ型半導体
（ベース）、３はガードリング、４はＮ型半導体（エミ
ッタ）、５は高濃度Ｎ型半導体、６はチャネルストッ
パ、７は白金拡散領域、８は酸化膜（ＳｉＯ２）、９は
電極、１０は空乏層である。所で本願出願人等は特開昭
６３−５５７４において該ＳｉＯ２(8)とシリコン基体
２の境界面付近に白金を混入せしめることにより、該界
面の電荷を正から負に変化せしめ、これにより高耐圧化
の可能な半導体装置を提案した。即ち第２図は白金拡散
温度Ｔ（℃）と界面電荷量（Ｑss/q）の関係を示す特性
図で該電荷量は白金拡散温度が高くなるに従い、より負
に変化することを示している。一方、白金は温度により
シリコン中への拡散速度が異なり、温度が上昇する程速
くなる。このことは第２図において、温度が高い程Ｓｉ
Ｏ２とシリコン基体界面に到達する白金量が多いことを
示す。又、第３図は電荷量と耐圧(VCBO)（トランジスタ
の場合）の関係を示す特性図で付から明らかなように負
（）電荷量が多くなればなるほどＶＣＢＯが大きくな
ることから明らかである。しかし乍ら、例えばＮ型半導
体５を通して全面に白金を拡散すればトランジスタ作用
する部分のライフタイムが短くなり、増幅率ｈＦＥが低
下したり、飽和電圧が大きくなる。そこで本発明では第
１図に示したように３つのガードリング部表面から白金
を拡散することにより、耐圧部のみに白金が拡散され
る。このことによりＳｉ−ＳｉＯ２界面電荷がイオン
からイオンに変化し、表面での空乏層の広がりは第４
図中１０で示す如く大きくなり、理論耐圧に近くなる。
一方、トランジスタとして作用するエミッタ直下近くに
白金がないため、ライフタイムは長く増幅率ｈＦＥや飽
和特性ＶＣＥ（ｓａｔ）は悪くならない。したがって、
ガードリング表面にコンタクトをあけて、その部分から
白金を耐圧部分のみに拡散することにより、Ｓｉ−Ｓｉ
Ｏ２の界面電荷をにすることにより、高耐圧で増幅率
の大きいトランジスタを製造することができる。因みに
Ｐｔ拡散の横方向の範囲はトランジスタ作用するエミッ
タに、Ｐｔが殆んど拡散されないことが必要である。す
なわちＰｔを導入する場所から最短距離のエミッタまで
が横方向の最大拡散距離である。第５図は選択拡散と全
面拡散とを比較した特性図で図のｈＦＥ−Ｉｃ特性から
明らかなように全面拡散品(イ)の大電流領域のｈＦＥの
低下が選択(ロ)に比べて大きい。その値は、Ｉｃ＝５Ａ
の点で、選択品のｈＦＥ＝１７で全面拡散品のｈＦＥ＝
８と約１／２であった。以上の説明では本発明をトラン
ジスタに適用した例について説明したがダイオードに適
用すれば高耐圧化と共に順方向電圧（ＶＦ）を小さくす
ることが可能であり、又同様にパワーＭＯＳＦＥＴ、そ
の他サイリスタにも適用できることは明白である。又、
上記実施例ではガードリングを用いた例について説明し
たが、該ガードリングは必ずしも設ける必要はなく、要
は空乏層が広がる耐圧構成領域に白金が導入されればよ
い。
以上の説明から明らかなように本発明によれば従来より
もガードリング本数が少なくても又、ガードリング深さ
が浅くても高耐圧化が可能であり、より高耐圧品ほどそ
の効果が大であり、白金拡散の悪影響がなく特にトラン
ジスタに適用して高ｈＦＥ、低飽和電圧化が達成できる
等実用上の効果は大きい。
もガードリング本数が少なくても又、ガードリング深さ
が浅くても高耐圧化が可能であり、より高耐圧品ほどそ
の効果が大であり、白金拡散の悪影響がなく特にトラン
ジスタに適用して高ｈＦＥ、低飽和電圧化が達成できる
等実用上の効果は大きい。
第１図は本発明の一実施例を示す断面図、第２図、第３
図、第４図は特性説明図、第５図は従来例と比較した本
発明の特性図である。図において１はシリコン半導体基
体、２はＰ型半導体（ベース）、３はガードリング、４
はＮ型半導体（エミッタ）、５はＮ型半導体（オーミッ
ク領域）、６はチャンネルストッパ、７は白金拡散領
域、８はシリコン硅素膜（ＳｉＯ２）、９は電極金属、
１０は空乏層である。
図、第４図は特性説明図、第５図は従来例と比較した本
発明の特性図である。図において１はシリコン半導体基
体、２はＰ型半導体（ベース）、３はガードリング、４
はＮ型半導体（エミッタ）、５はＮ型半導体（オーミッ
ク領域）、６はチャンネルストッパ、７は白金拡散領
域、８はシリコン硅素膜（ＳｉＯ２）、９は電極金属、
１０は空乏層である。
Claims (1)
- 【請求項１】シリコン半導体基体表面に露出するＰ−Ｎ
接合を二酸化硅素膜で被覆した半導体装置において、前
記Ｐ−Ｎ接合近傍の耐圧構成領域の少なくとも前記基体
表面と二酸化硅素膜の界面に７９０℃以上で白金を導入
せしめたことを特徴とする高耐圧半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148953A JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148953A JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635563A JPS635563A (ja) | 1988-01-11 |
| JPH0624207B2 true JPH0624207B2 (ja) | 1994-03-30 |
Family
ID=15464347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148953A Expired - Lifetime JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624207B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502478A (ja) * | 1973-05-08 | 1975-01-11 | ||
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
-
1986
- 1986-06-25 JP JP61148953A patent/JPH0624207B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502478A (ja) * | 1973-05-08 | 1975-01-11 | ||
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635563A (ja) | 1988-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323059A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US3226613A (en) | High voltage semiconductor device | |
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US4110775A (en) | Schottky diode with voltage limiting guard band | |
| US5861657A (en) | Graded concentration epitaxial substrate for semiconductor device having resurf diffusion | |
| CA1037160A (en) | Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer | |
| US4931846A (en) | Vertical MOSFET having voltage regulator diode at shallower subsurface position | |
| US3244949A (en) | Voltage regulator | |
| US4963970A (en) | Vertical MOSFET device having protector | |
| US4631561A (en) | Semiconductor overvoltage suppressor with accurately determined striking potential | |
| US5561313A (en) | Protective diode for transistor | |
| US3764864A (en) | Insulated-gate field-effect transistor with punch-through effect element | |
| GB1314267A (en) | Semiconductor wafers and pllets | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| JPH05259479A (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH0624207B2 (ja) | 高耐圧半導体装置の製造方法 | |
| US3218525A (en) | Four region switching transistor for relatively large currents | |
| JPH0349257A (ja) | 半導体装置 | |
| JP3438971B2 (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS635574A (ja) | 高耐圧半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS5963761A (ja) | 過電圧被保護集積トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |