JP3863926B2 - ３端子電力絶縁ゲートトランジスタ及びその製造方法 - Google Patents
３端子電力絶縁ゲートトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3863926B2 JP3863926B2 JP16425395A JP16425395A JP3863926B2 JP 3863926 B2 JP3863926 B2 JP 3863926B2 JP 16425395 A JP16425395 A JP 16425395A JP 16425395 A JP16425395 A JP 16425395A JP 3863926 B2 JP3863926 B2 JP 3863926B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- conductivity type
- gate transistor
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 73
- 239000012535 impurity Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 12
- 238000000926 separation method Methods 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は電力スイッチング(switching）用絶縁ゲートトランジスタ（ＩＧＴ：insulated-gate transistor)に係り、より詳しく説明すると、絶縁ゲートトランジスタに形成されるＪＦＥＴ領域を効果的に減少せしめて素子の順方向特性を改善した新たな構造の絶縁ゲートトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
モス（ＭＯＳ：metal-oxide semiconductor)構造を採用したバイポーラトランジスタ（bipolar transistor）のうち１つである絶縁ゲートトランジスタは大容量電力伝達と高速スイッチングが要求される電力変換及び電力制御システムで主に用いられており、伝導度変調電界効果トランジスタ（ＣＯＭＦＥＴ：conductivity-modulated field effect transistor）ともいう。
【０００３】
電力スイッチング素子であってＩＧＴは順方向電流−電圧特性において素子の順方向電圧降下が小さく、かつ高速のスイッチング動作が可能なように設計しなければならない。
【０００４】
一般的な絶縁ゲートトランジスタはコレクタ(collector）、エミッタ(emitter）及びゲート（gate）を備えた３端子素子であって、基板の下段にコレクタ電極があり、基板の上段にエミッタ電極及びゲート電極が形成されている構造からなっている。
【０００５】
下記において、絶縁ゲートトランジスタの構造を、添付の図面を参照して詳細に説明する。
【０００６】
図１２は、従来の絶縁ゲートトランジスタの構造を示す断面図である。
【０００７】
Ｐ型基板１０００の下部にはコレクタ電極２０００が形成されており、上部にはＮ型エピタキシャル(epitaxial layer）５０００が形成されている。Ｎ型エピタキシャル層５０００内には高濃度のＰ+ 領域５１００が形成されており、このＰ+ 領域５１００の端には二重拡散の方法を利用した低濃度のＰ- 領域５２００が形成されている。
【０００８】
前記Ｐ+ 領域５１００内には相互分離されている２個のＮ+ 領域５３００が形成されている。前記エピタキシャル層５０００の上部にはゲート絶縁層４１００とゲート電極４０００が順次に形成されており、ＰＳＧ膜４２００が前記ゲート電極４０００及びゲート絶縁層４１００を覆っている。最後に、前記ＰＳＧ膜４２００の上部にエミッタ電極３０００が形成されており、Ｎ+ 領域５３００及びＰ+ 領域５１００と接続されている。
【０００９】
ここで、 ａはＰ+ 領域の間の距離の１／２に該当し、ｂはＰ+ 領域の接合の深さ（junction depth）を示す。
【００１０】
かかる絶縁ゲートトランジスタの構造は基本的にモスゲートサイリスタ(thyristor）と類似である。
【００１１】
しかしながら、再生ラッチアップ（latch-up）を発生せず、エミッタＮ+ 領域５３００をＮエピタキシャル層５０００に連結するチャンネル(channel）を作るのにゲート電極４０００を利用することによって、４層サイリスタの構造において必然的な再生（regenerative）ターンオン(turn on）を防止するという点でその動作がサイリスタとは本質的に違う。
【００１２】
Ｐ+ 基板１０００とＮ型エピタキシャル層５０００の接合はオン（on）状態で順方向にバイアス（forward-bias）されるため該チャンネルを通じて電流が生成され得る。これは強制的なゲートターンオフ（turn off）能力と共に完全にゲート制御される(fully gate-controlled）出力特性を可能にする。
【００１３】
エミッタ電極３０００についてコレクタ電極２０００に陰の電圧が認可されれば基板１０００とエピタキシャル層５０００の接合が逆方向バイアスとなって電流が流れない。
【００１４】
ゲート電極４０００がエミッタ電極３０００と短絡されている場合、コレクタ電極２０００に陽電圧が認可されれば、Ｎ型エピタキシャル層５０００とＰ+ 領域５１００の接合が逆方向バイアスとなって順方向ブロッキングモード(forward blocking mode）で素子が動作する。
【００１５】
陽のコレクタ電圧が認可された状態で、陽のゲートバイアスが十分な大きさで認可されてゲート電極４０００の下部のＰ- 領域５２００の表面を逆転させると、電子等がエミッタＮ+ 領域５３００からＮエピタキシャル層５０００に移動することができるので、順方向伝導状態（forward conducting state）へ動作する。
【００１６】
順方向伝導状態では、基板１０００とエピタキシャル層５０００の接合が順方向バイアスとなり、基板１０００のＰ+ 領域からＮエピタキシャル層５０００へ正孔が注入される。順方向バイアスが増加すると、Ｎエピタキシャル層５０００のバックグラウンドドーピング順位(background doping level）を超過する時まで注入された正孔の密度が増加する。この際、逆電層の伝導度が低いと、通常のＭＯＳＦＥＴにおいて現れるように該領域において大きな電圧降下が生じる。この際順方向電流は飽和され、素子は活性領域において動作する。
【００１７】
絶縁ゲートトランジスタをオン状態からオフ状態にスイッチしようとすれば、ゲート電極４０００をエミッタ電極３０００に段落させて放電しなければならない。ゲート電圧がなければ、ゲート電極４０００の下部のＰ- 領域５２００表面の逆電層が維持され得ない。
【００１８】
ゲートバイアスを除去すれば、Ｎエピタキシャル層５０００に電子供給が遮断され、ターンオフ過程を始める。順方向伝導動作を行っている間Ｎエピタキシャル層５０００に注入された少数キャリア(carrier）の濃度が高ければターンオフがいきなり起こらない。その代わりコレクタ電流が少数キャリアのライフタイム(life time）によって決定される間有時定数（characteristic time constant）に従って段々減少する。
【００１９】
かかる絶縁ゲートトランジスタの長所は、高い順方向電流密度、モスゲート構造による低い駆動電力、ゲートターンオフ能力を備えた完全にゲート制御される出力特性、固有な逆方向ブロッキング能力等である。
【００２０】
かかる特性は多くの直流及び交流動力制御回路に合う理想的な動力スイッチの特性に近接する。この他にもオン−抵抗が小さく、高速スイッチングが可能であり、かつ降伏電圧が高い等の長所を持っている。
【００２１】
【発明が解決しようとする課題】
しかしながら、前記したような絶縁ゲートトランジスタはコレクタ電極２０００と、エミッタ電極３０００の間に寄生Ｐ−Ｎ−Ｐ−Ｎサイリスタ構造とを含むので正常状態の電流密度が臨界値を超過すれば容易にラッチアップ現象が生じ、その場合電流がこれ以上モスゲートによって制御され得ないという問題点がある。
【００２２】
従って、かかるサイリスタ動作が抑制されるように素子を設計することが重要である。そのためには素子が動作する間エミッタＮ+ 領域５３００からＰ+ 領域５１００へ電子が注入されないようにしなければならない。
【００２３】
Ｐ+ 領域５１００における傾斜電流によってＮ+ −Ｐ+ 接合が０．７Ｖ以上順方向バイアスとなれば、エミッタＮ+ 領域５３００からＰ+ 領域５１００へ電子が注入し始める。かかる注入を抑制するためにはエミッタＮ+ 領域５３００を狭くし、Ｐ+ 領域５１００のシート(sheet）抵抗を低く維持しなければならないという問題点がある。
【００２４】
また、かかる構造で形成された垂直型ＩＢＴはオンの際コレクタとエミッタの間に順方向電圧降下が生じ、かかる電圧降下は最少にしなければならない。この際生じる順方向電圧降下はチャンネル領域における電圧降下、ＪＦＥＴ構造における電圧降下及びエピタキシャル層における電圧降下に分けられる。
【００２５】
これについて詳述する。
エピタキシャル層５０００内においては基板１０００において注入された少数キャリアによって伝導度変調効果が生じ、その結果エピタキシャル層５０００における電圧降下が非常に小さい。従って、全体の順方向電圧降下に比べてエピタキシャル層における電圧降下比率が小さくなって、相対的にＪＦＥＴ領域における電圧降下が重要である。
【００２６】
次に、ＪＦＥＴ領域における電圧降下について説明する。
ＪＦＥＴ領域はＰ+ 領域と他のＰ+ 領域の間の距離（２×ａ）とＰ+ 領域の接合の深さ（ｂ）によって決定される領域である。電圧降下を減らすためにはＰ+ 領域の間の距離を広め、接合の深さを深くしなければならない。
【００２７】
しかしながら、従来の製造方法に従ってＰ+ 領域の接合の深さ（ｂ）を減少する場合、エミッタ領域の下部の抵抗成分が増加するため少数キャリア電流によるラッチアップ現象が発生しやすいという問題点がある。
【００２８】
その上、二重拡散によってチャンネルを形成するためある程度のチャンネルの長さを作るために要求される最少の接合の長さがあってそれ以下に減らすことができないという問題点がある。
【００２９】
また、Ｐ+ 領域の間の間隔を広める場合には、モス電流が減ってターンオフの際特性が低下され、正孔電流が増えることにつれてラッチアップ現象が発生しやすい。
【００３０】
なお、かかる構造においてはチャンネルの長さがＰ+ 領域の接合の深さに従って決定されるのでチャンネルの長さの調節が難しいという問題点があり、チャンネルで不純物濃度が水平的に変化するため工程の際若干の影響によってもチャンネル領域の不純物濃度の分布が変化するため臨界電圧(threshold voltage）を一定に維持し難いという問題点がある。
【００３１】
本発明は前記のような問題点を解決するため、第１に、従来には二重拡散を利用してＰ- 領域を形成したこととは異なって、非常に薄いＰ- 層を素子のゲート端子の下段に形成せしめてチャンネル役割を担当し、第２に、チャンネルのドレン方向にＮ+ 領域を形成してチャンネル領域を設定し、該領域における電圧降下を減少せしめてチャンネルを通った電子電流がエピタキシャル層に注入しやすく、ＪＦＥＴ領域の抵抗を減少せしめるようにチャンネルを構成し、第３に、ゲート電極の面積を減らすことによって入力静電容量及び逆静電容量(reverse capacitance）を減少せしめて素子の高速動作が可能にした絶縁ゲートトランジスタ及びその製造方法を提供する。
【００３２】
【課題を解決するための手段】
前記のような目的を達成するための本発明の絶縁ゲートトランジスタは、３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタであって、第２導電形の不純物が高濃度で分布している多数の第１領域が前記半導体層の表面に接して形成されており、前記それぞれの第１領域には第１導電形の不純物が高濃度で分布している第２領域が前記半導体層の表面に接して形成されており、前記第１領域等の間には第２導電形の不純物が低濃度で分布している第３領域が前記半導体層に形成されており、前記第３領域の中間には第１導電形の不純物が高濃度で分布している第４領域が前記第２領域より深く前記半導体層に形成されていることを要旨とする。
【００３３】
この際、前記第４領域の上部にはフィールド酸化膜が形成されていることもできる。
【００３４】
前記構造を有する３端子電力絶縁ゲートトランジスタを製造する方法は、基板上に形成されている半導体層に第２導電形の不純物を高濃度で注入して多数の第１領域を形成する第１工程と、前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、前記半導体層の上部に絶縁物質及び導電物質を積層して絶縁層及び導電層を形成する第３工程と、前記絶縁層及び導電層をパターニングして前記第１領域等の間の上部に開口部を形成する第４工程と、前記開口部を通じて第１導電形の不純物を高濃度で前記半導体層に注入する第５工程と、そして前記工程において形成された構造体を拡散して前記第２工程及び第５工程において注入された不純物が拡散されてそれぞれ第３領域及び第４領域を形成するが、前記第４領域の深さが前記第３領域の深さより深く形成する第６工程を含むことを要旨とする。
【００３５】
この際、前記第４工程において前記第１領域の上部にも開口部を形成して、前記第５工程において第１導電形の不純物が上記開口部を通じて高濃度で前記第１領域に注入させることによって、前記第６工程において拡散されて第２領域が形成され得る。
【００３６】
また、基板上に形成されている半導体層に第２導電形の不純物を高濃度で注入して多数の第１領域を形成する第１工程と、前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、前記第１領域等の間に第１導電形の不純物を高濃度で注入する第３工程と、そして前記工程において形成された構造体を拡散して第２工程及び第３工程において注入された不純物が拡散されてそれぞれ第３領域及び第４領域を形成するが、前記第４領域の深さが前記第３領域の深さより深く形成する第４工程を含めて製造され得る。
【００３７】
また他の製造方法は、基板上に形成されている半導体層の上部に第２導電形の不純物を含む絶縁層を形成する工程、前記絶縁層をパターニングして多数の開口部を形成する工程と、前記開口部を通じて第２導電形の不純物を高濃度で前記半導体層に注入する工程と、前記工程において形成された構造体を拡散して前記開口部の下部の半導体層には高濃度の第１領域が形成され、前記絶縁層の下部の半導体層には低濃度の第３領域を前記第１領域より浅く形成する工程と、前記第３領域の中間に第１導電形の不純物を高濃度で注入して前記第３領域より深く第４領域を形成する工程を含むことを要旨とする。
【００３８】
この際、前記第４領域形成の工程において前記第１領域にも第１導電形の不純物を高濃度で注入して前記第１領域より浅く第２領域を共に形成することもできる。
【００３９】
また他の製造方法は、基板上に形成されている半導体層の上部に酸化半導体層及び窒化半導体層を順次に積層する第１工程と、前記酸化半導体層及び窒化半導体層を食刻して多数の開口部を形成する第２工程と、前記開口部を通じて第１導電形の不純物を高濃度で前記半導体層に注入する第３工程と、前記工程において形成された構造体を酸化して前記開口部を通じて露出された半導体層が酸化されたフィールド酸化膜を形成すると共に前記第３工程において注入された不純物が拡散されて第４領域を形成する第４工程、前記窒化半導体層を除去する第５工程と、前記半導体層に第２導電形の不純物を高濃度で前記半導体層に注入、拡散して第１領域を形成する第６工程と、前記酸化半導体層を除去する第７工程と、そして前記半導体層に第１導電形の不純物を低濃度で注入する第８工程を含むことを要旨とする。
【００４０】
この場合、前記第８工程の次に、前記半導体層の上部に絶縁物質を積層して絶縁層を形成する工程と、前記絶縁層の上部に導電物質を積層してゲート電極を形成する工程と、前記第１領域上部の絶縁層を食刻して開口部を形成する工程と、前記開口部を通じて前記第１領域に第１導電形の不純物を高濃度で注入して第２領域を形成する工程をさらに含むこともできる。そして前記第４工程における酸化はＬＯＣＯＳ工程を利用することが好ましい。
【００４１】
前記のように構成された本発明に従う絶縁ゲートトランジスタ及びその製造方法によれば、従来の垂直型絶縁ゲートトランジスタの構造において問題となっていたＪＦＥＴ領域の抵抗が減少できるのみならず、入力静電容量及び逆静電容量を減少せしめて素子の高速動作を可能にすることができる。
【００４２】
【実施例】
以下、添付の図面を参照して本発明の実施例について詳細に説明する。
図１(A) 及び図１(B) は本発明の第１実施例による絶縁ゲートトランジスタの構造を図示したものであって、図１(A) は本発明の第１実施例による電力スイッチング用絶縁ゲートトランジスタに対するレイアウト図を、図１(B) は前記レイアウト図のＡ−Ａ´線に沿って切断した断面図を示したものである。
【００４３】
本発明は絶縁ゲートトランジスタにおいて生じられるＪＦＥＴ領域を変化させることによって図１２に図示された従来の絶縁ゲートトランジスタとは異なってチャンネル領域に薄いＰ- 層を形成することによって従来の構造において形成されるＪＦＥＴ領域を効果的に減少せしめたものである。
【００４４】
下部にコレクタ電極９０があるＰ+ 型基板５上に形成されているＮ型エピタキシャル層１０内には高濃度のＰ+ 領域２０が形成されている。このＰ+ 領域２０内にはエピタキシャル層１０の表面の方に高濃度のエミッタＮ+ 領域４３，４４が２ヶ所形成されている。
【００４５】
Ｐ+ 領域２０等の間には低濃度のＰ- 型チャンネル領域３１，３２が浅い厚さで形成されている。前記チャンネル領域３１，３２の中間には前記チャンネル領域３１，３２を分離せしめるための高濃度の分離Ｎ+ 領域４１，４２がチャンネル領域３１，３２及びエミッタＮ+ 領域４３，４４より深く形成されている。
【００４６】
Ｎ型エピタキシャル層１０の不純物濃度は１×１０13／ｃｍ3 〜５×１０16／ｃｍ3 であり、Ｐ+ 領域２０はその接合の深さが約２μｍから７μｍであり、最大濃度は１０18／ｃｍ3 〜１０20／ｃｍ3 の値を有する。
【００４７】
また、Ｎ+ 領域４１，４２，４３，４４は最大濃度が１０19／ｃｍ3 〜１０21／ｃｍ3 であり、１μｍ未満の接合の深さを有し、Ｐ- 型チャンネル領域３１，３２はその最大濃度が１０16／ｃｍ3 〜１０17／ｃｍ3 程度であり、該領域における不純物濃度の分布は水平方向に一定である。
【００４８】
ここで前記分離Ｎ+ 領域４１，４２は隣接に連結されたチャンネル領域３１，３２を分離せしめてチャンネルを決定し、また不純物の濃度が前記エピタキシャル層１０の不純物濃度より高くてチャンネルからエピタキシャル層へ流入される電子の効率を高める役割を担当する。
【００４９】
前記第１導電形エピタキシャル層と同一な導電形である高濃度の第１導電形不純物領域を利用してチャンネルを決定する方法は、トレンチ工程及びエッチング工程によってチャンネルを決定する方法と選択的なマスクを利用して素子の一定の部分にのみイオン注入せしめてチャンネルを決定する方法のうち選ばれたいずれかの１つを利用すればよい。
【００５０】
前述した事項に基づいて、前記素子の動作を説明すると下記のとおりである。
【００５１】
すなわち、ゲート電極６１，６２に陽の電圧が認可されればチャンネル領域３１，３２に逆電層によるチャンネルが形成される。コレクタ電極９０とエミッタ電極８０の両段に電圧が認可されれば、電子がエミッタ電極８０からチャンネルを通じて移動し、電気的にフローティング（floating）されているＮ+ 領域４１，４２を通ってエピタキシャル層１０に注入される。
【００５２】
この際、Ｐ- ボディ領域によるＪＦＥＴ構造が現われていないのでＪＦＥＴ効果による電圧降下成分が減少する。従って、チャンネルの両段に大きな電圧が認可されるので、従来の構造に比べてチャンネル電流が増加して一定の電流を流す時に前記素子において生じる全体の電圧降下を減少することができる。
【００５３】
すると、前記構造を有する本発明の実施例による絶縁ゲートトランジスタの製造方法を添付した図面を参照して詳細に説明する。
【００５４】
図２(A) 乃至図４(C) は本発明の第１実施例による絶縁ゲートトランジスタの１製造方法を工程の順序に従って図示した断面図を示したものであり、図５(A) 乃至(C) は本発明の第１実施例による絶縁ゲートトランジスタの他の製造方法を工程の順序に従って図示した断面図を示したものである。
【００５５】
先ず、図２(A) 乃至図４(C) の工程順序に従う製造方法を説明する。
【００５６】
図２(A) に示したとおり、下部にコレクタ電極（図示せず）が形成されているＰ+ 基板（図示せず）上に形成されているＮ型エピタキシャル層１０にホウ素（boron)等のＰ型ドーパント（dopant）を約５０〜２００ｋｅＶのエネルギーを供給して５×１０14〜１×１０16／ｃｍ3 のドス（dose）量で注入した(implant）のちに、１０００〜１１５０℃で２００〜５００分間拡散せしめて高濃度のＰ+ 領域２０を形成する。この際、前記エピタキシャル層１０の上部に薄い酸化膜が生じることもできる。
【００５７】
次に、図２(B) に示したとおり、Ｐ型ドーパントを１×１０11〜１×１０12／ｃｍ3 の濃度で前記エピタキシャル層１０に注入し、アニーリング(annealing）してイオン注入層３１´，３２´を形成する。この際、イオン注入層１２０を浅い深さで形成するため前記工程において生じられた犠牲酸化膜を利用するか、またはエピタキシャル層１０上にさらに酸化膜を形成し、この酸化膜を通じて１０〜２０ｋｅＶ程度の低いエネルギーでイオン注入をすることが好ましい。
【００５８】
この工程を行うことは活性領域にＰ- チャンネルを形成するためである。そして、生成された酸化膜はイオン注入が終わった後食刻液を利用して除去する。
【００５９】
次に、図２(C) に示したとおり、前記エピタキシャル層１０を約４００〜１０００Åの厚さで酸化せしめて酸化膜５０を形成する。この際、酸化時間が約５０〜１００分程度であり、酸化温度もあまり高くないためイオン注入層３１´，３２´にあったＰ型ドーパントは完全に拡散されず前記酸化膜５０に弱めに拡散される。
【００６０】
その後図３(A) で図示されたとおり前記酸化膜５０上に多結晶シリコン層６０を増着する。
【００６１】
図３(B) に図示したとおり、感光膜（図示せず）を塗布し、一定のパターンで露光・現像したのちに、多結晶シリコン層６０及び酸化膜５０を食刻して開口部４６，４７，４８，４９を作る。本実施例においてはＰ+ 領域２０の上部に２ヶ所４８，４９、そしてその両方にそれぞれ１ヶ所ずつ４６，４７形成しており、各開口部は相互分離されている。
【００６２】
前記酸化膜及び多結晶シリコン層はＰ+ 領域２０上部に形成されている２ヶ所の開口部４８，４９を分ける部分５３，６３と、Ｐ+ 領域２０上部に形成されている２ヶ所の開口部４８，４９と、Ｐ+ 領域２０の外側にある窓４６，４７を分ける部分５１，６１；５２，６２のみが残る。前者は後に食刻されてなくなるが、後者はゲート絶縁膜５１，５２及びゲート電極６１，６２となる。
【００６３】
その後、図３(C) に図示したとおり、Ｎ型ドーパントを１×１０14〜５×１０15／ｃｍ3 のドス量で約１０〜１００ｋｅＶのエネルギーを供給して各開口部４６，４７，４８，４９を通じて注入して残りの感光膜（図示せず）を除去した後にアニーリングする。
【００６４】
その次に、残りの第１酸化膜及び多結晶シリコン層のうち、Ｐ+ 領域２０上部に形成されている２個の開口部４８，４９を分ける部分５３，６３を食刻してドライブイン工程を実施して、前記工程において注入されたＮ型ドーパントを拡散して、図４(A) に図示したとおり、Ｎ+ 領域４１，４２，４３，４４を形成する。
【００６５】
この際、Ｐ+ 領域２０内に注入されているＮ型ドーパントが拡散されてなされた２個のエミッタＮ+ 領域４３，４４はＰ+ 領域２０内において形成されるため、Ｐ+ 領域２０の外側にある２個の分離Ｎ+ 領域４１，４２に比べて浅い深さで形成される。
【００６６】
この際留意すべき点は、エミッタＮ+ 領域４３，４４が前記Ｐ+ 領域２０の境界を越えないようにしなければならない。
【００６７】
また、イオン注入層３１´，３２´のＰ型ドーパントもこの際共に弱めに拡散されてチャンネル領域３１，３２が形成される。
【００６８】
続いて、図４(B) に図示したとおり、前記パターンが形成されたＮ型エピタキシャル層１０上にＰＳＧ層７０を増着する。
【００６９】
次に、図４(C) に図示したとおり、前記ＰＳＧ層７０をパターニングして前記ゲート絶縁層５１，５２及びゲート電極６１，６２は覆われており、前記エミッタＮ+ 領域４３，４４を現わす。次に、前記パターンが形成されたエピタキシャル層１０全面に導電物質を増着してエミッタ電極８０を形成すれば本発明の実施例は完成される。
【００７０】
一方、図２(A) 乃至図４(C) の工程順序に従って前記絶縁ゲートトランジスタを製造する時前記工程において提示されたとおり高濃度のＮ+ 領域４１，４２，４３，４４を同時に形成せず、チャンネル領域３１，３２を形成した後分離Ｎ+ 領域４１，４２を先に形成し、のちに開口部を形成してエミッタＮ+ 領域４３，４４を形成することもできる。
【００７１】
ところが、図３(B) 及び図３(C) において実際チャンネルの臨界電圧がエミッタＮ+ 領域の方の多結晶珪素層のエッジ（edge）で決定されるため、前記Ｎ+ 領域が間違って配列されて臨界電圧が変化する問題があり得る。
【００７２】
このように臨界電圧を均一に維持するために前記Ｐ+ 領域とエミッタＮ+ 領域とが前記多結晶珪素層のエッジ部分において自己整列（self-align）方式で制作することもできる。
【００７３】
かかる点に着案した本発明の第１実施例による絶縁ゲートトランジスタのまた他の製造方法を図５(A) 乃至(C) を参照して説明する。
【００７４】
先ず、図５(A) に図示したとおりＮ型エピタキシャル層１０上でＣＶＤ方法を利用してＰ型不純物が添加された酸化膜５５を成長せしめる。
【００７５】
その後、図５(B) に図示したとおり前記酸化膜５５に窓を開き、Ｐ型不純物を高濃度でイオン注入した後熱拡散せしめると、Ｐ+ 領域２０が形成されると同時に食刻されて残った酸化膜５１，５２内の不純物が拡散されて前記残った酸化膜５１，５２の下部分に薄いＰ- チャンネル領域３１，３２が形成される。
【００７６】
次に、図５(C) に図示したとおり、感光膜ＰＲを利用してマスキング(masking）してイオン注入方法でＮ+ 領域４１，４２，４３，４４を形成する。この際、Ｐ+ 領域２０内に注入されているＮ型ドーパントが拡散されてなされた２個のエミッタＮ+ 領域４３，４４はＰ+ 領域２０内において形成されるため、Ｐ+ 領域２０の外側にある２個の分離Ｎ+ 領域４１，４２に比べて浅い深さで形成される。
【００７７】
この際留意すべき点はエミッタＮ+ 領域４３，４４が前記Ｐ+ 領域２０の境界を越えないようにしなければならない。
【００７８】
続いて、前記感光膜ＰＲ及びＰ型不純物が添加された酸化膜１００を除去し、前述したような公知技術を利用して絶縁ゲートトランジスタを制作する。その結果、エミッタＮ+ 領域とＰ+ 領域とを自己整列によって容易に制作することができる。
【００７９】
この場合、チャンネル領域は水平方向に一定の不純物濃度を有するため臨界電圧の調節が容易であり、前記分離Ｎ+ 領域４１，４２のＮ+ 開口部の位置によってチャンネルの長さの調節が可能であるという長所を有する。
【００８０】
一方、図５(A) 乃至(C) の工程順序に従う絶縁ゲートトランジスタを製造する時、高濃度のＮ+ 領域４１，４２，４３，４４を同時に形成せず、チャンネル領域３１，３２を先に形成した後、分離Ｎ+ 領域４１，４２を形成し、開口部を通じてエミッタＮ+ 領域４３，４４を形成することもできる。
【００８１】
しかしながら、前記した本発明の第１実施例による絶縁ゲートトランジスタにおいては順方向に電圧が認可されて電流が流れる場合、すなわち、ゲートに臨界電圧以上の電圧が認可されてコレクタからエミッタの方へ電流が流れる場合には何等の問題がないが、ゲートに電圧が認可されない場合には降伏電圧が低下される。
【００８２】
これは、分離Ｎ+ 領域４１，４２とチャンネル領域３１，３２がＮ+ ／Ｐ+ 接合をなされて電気場が非常に集中されて素子の電流及び電圧遮断能力を制限する。故に、分離Ｎ+ 領域の濃度を低く維持しなければならず、この領域上段のゲート電極も連続的に維持してエッジ部分における電気場集中現象を防止しなければならない。また、本発明の目的であるＪＦＥＴ領域の抵抗による影響を減少するためには分離Ｎ+ 領域をできる限り深く形成しなければならない。
【００８３】
かかる点を考慮して本発明の第２実施例においては分離Ｎ+ 領域の上部にフィールド酸化膜を形成する。下記において本発明の第２実施例による絶縁ゲートトランジスタについて添付の図面を参照して詳細に説明する。
【００８４】
図６は、本発明の第２実施例による絶縁ゲートトランジスタの断面図である。この図面においては活性領域ＡとガードリングＢ領域とを共に考慮して図示した。
【００８５】
コレクタ（図示せず）のある基板（図示せず）の上部にＮ型エピタキシャル層１００が形成されている。前記エピタキシャル層１００には所定の間隔を置いてＰ+ 領域２１０，２２０，２３０が形成されている。
【００８６】
前記Ｐ+ 領域２１０，２２０，２３０の間にはフィールド酸化膜５１０，５２０が形成されており、フィールド酸化膜５１０の下部には一つおきに高濃度の分離Ｎ+ 領域４１０が形成されている。前記分離Ｎ+ 領域４１０とＰ+ 領域２１０，２２０とは低濃度のＰ- 領域であるチャンネル領域３１０，３２０が形成されている。
【００８７】
前記分離Ｎ+ 領域４１０及びチャンネル領域３１０，３２０がある部分は活性領域Ａとなる。前記Ｐ+ 領域２１０，２２０には活性領域Ａの方へ高濃度のエミッタＮ+ 領域４２０，４３０が形成されており、このエミッタＮ+ 領域４２０，４３０は分離Ｎ+ 領域より浅い深さで形成されており、Ｐ+ 領域２１０，２２０の境界を外さない。
【００８８】
前記活性領域Ａにあるフィールド酸化膜５１０が延長された酸化膜５３０，５４０はフィールド酸化膜５１０と共にゲート絶縁層の役割を果たし、その上部にはゲート電極６００が形成されている。前記ゲート電極６００はＰＳＧ層７１０で覆われている。前記ＰＳＧ層７１０上にはエミッタ電極８００が形成されており、前記エミッタ電極８００はエミッタＮ+ 領域４２０，４３０と接続されている。そして、活性領域でないところに形成されているフィールド酸化膜５２０はガードリング領域Ｂの方にＰＳＧ膜７２０が覆われている。
【００８９】
このようにＬＯＣＯＳ工程等を通じてフィールド酸化膜５２０と共に分離Ｎ+ 領域４１０が形成されることによって分離Ｎ+ 領域４１０は第１実施例においてよりさらに深く、かつ均一な濃度で形成され、順方向の電圧降下が減少されるのみならず電流遮断の際にも望む降伏電圧が得られる。
【００９０】
すると、本発明の第２実施例による絶縁ゲートトランジスタの製造方法を図７(A) 乃至(B) を参照して詳細に説明する。
【００９１】
先ず、図７(A) に図示したとおりＰ型基板に形成されているＮ型エピタキシャル層１００を酸化して酸化膜５８０を形成した後、窒化珪素(silicon nitride；Ｓｉa Ｎ4 ）を積層して窒化膜５９０を形成する。
【００９２】
図７(B) に図示したとおり感光膜を塗布して一定のパターンで露光・現像した後、前記酸化膜５８０及び窒化膜５９０を食刻して開口部４８０，４９０を開く。この際、開口部のうち一つ６１０には砒素（Ａｓ）のようなＮ型のドーパントを約４０ｋｅＶ内外のエネルギーと２×１０15／ｃｍ3 の単位注入量で注入してイオン注入層４１１を形成し、もう一つ４９０にはこれを注入しない。イオンを注入したのちに感光膜を剥く。
【００９３】
次に、図８(A) に示したように、ロコス（ＬＯＣＯＳ：localized oxidation of silicon）工程を行えば窒化膜５９０のない開口部４８０，４９０部分には酸化膜が成長してフィールド酸化膜５１０，５２０が形成される。この際、砒素等の５族元素等は分離常数(segregation coefficient）が１より大きいため酸化膜の方へ拡散されず、シリコンの表面に集まる。
【００９４】
従って、工程が進行されてイオン注入層４１１上に形成されている第１フィールド酸化膜５１０の厚さが厚くなるとイオン注入層４１１は一定の濃度を維持しながら深さが深くなって高濃度のＮ+ 領域４１０をなす。
【００９５】
次に、残りの窒化膜５９０を除去した後、感光膜を塗布し、一定のパターンで感光膜を露光・現像する。露出された部分を通じてＰ型のドーパントを注入した後、感光膜を剥離し、ドライブイン工程に拡散すれば図８(B) のように高濃度の第１及び第２フィールド酸化膜５１０，５２０を境界にしてＰ+ 領域２１０，２２０，２３０が形成される。このうち、図面から一番右側のＰ+ 領域２３０はガードリング領域となる部分である。
【００９６】
酸化膜５８０を除去した後基板の全面にわたってＰ型ドーパントをＰ+ 領域を形成する時より低いエネルギーと低い単位注入量で注入する。
【００９７】
すると、図９(A) に図示したとおり、Ｐ+ 領域２１０，２２０，２３０が形成されている部分とフィールド酸化膜５１０，５２０が形成されている部分とを除いた残りの部分にチャンネルの役割を果たす新たなイオン注入量３１１，３２１が形成される。
【００９８】
この構造体をアニーリングしながらさらに酸化膜５００を形成し、第１フィールド酸化膜５１０を覆うように多結晶珪素を積層、食刻してゲート電極６００を形成すれば図９(B) のようになる。
【００９９】
次に、感光膜を塗布し、露光・現像した後、前記第１フィールド酸化膜５１０が形成されている方に偏ってＰ+ 領域２１０，２２０上部の酸化膜５００を食刻する。次に、Ｎ型ドーパントを注入し、感光膜を除去した後拡散すれば図１０(A) のような断面の高濃度のＮ+ 領域４２０，４３０となる。
【０１００】
この際、前記Ｎ+ 領域４２０，４３０がＰ+ 領域２１０，２２０の境界を越えないように留意しなければならない。そして、これと共にイオン注入層４４０のイオン等が若干拡散されて低濃度のＰ- 領域３１０，３２０をなされる。
【０１０１】
最後に、図１０(B) に図示したとおり、前記ゲート電極６００を覆うが、Ｐ+ 領域２１０，２２０内に形成されているエミッタＮ+ 領域４２０，４３０が現われるように、また前記第２フィールド酸化膜５２０の一部を覆ってガードリング部分のＰ+ 領域２３０を覆うようにＰＳＧ膜７１０，７２０を形成した後、導電物質を積層してエミッタ電極５６０を形成すれば本実施例は形成される。
【０１０２】
一方、図１１は、前記第１及び第２実施例によって制作された絶縁ゲートトランジスタの電流−電圧特性を図示したものであって、前記図面において図面符号３６０は本発明による電流−電圧特性を、図面符号３４０は従来の技術による電流−電圧特性を示す。前記図面において分かるように本発明によって製造された絶縁ゲートトランジスタはＶgs（ゲートソース間の電圧）が１５Ｖを認可した時従来の構造で制作された資料よりＶce,satが０．５Ｖ以上減少されることが分かる。
【０１０３】
【発明の効果】
上述したとおり、本発明の実施例による絶縁ゲートトランジスタ及びその製造方法によれば、入力静電容量を減少せしめてスイッチング特性を向上できるのみならず順方向にオンした時第２導電形半導体領域間距離によって決定される第１導電形半導体領域の抵抗を減少できるので順方向電圧降下を減らすことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による絶縁ゲートトランジスタの構造を図示したものである。
【図２】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図３】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図４】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図５】本発明の第１実施例による絶縁ゲートトランジスタの他の製造工程を図示した工程順序図である。
【図６】本発明の第２実施例による絶縁ゲートトランジスタの構造を図示した断面図である。
【図７】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図８】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図９】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図１０】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図１１】本発明の構造で制作された絶縁ゲートトランジスタの電流−電圧特性及び従来の構造による電流−電圧特性を比較図示した特性図である。
【図１２】従来の絶縁ゲートトランジスタ（ＩＧＴ：insulated-gate transistor)構造を図示した断面図である。
【符号の説明】
５ Ｐ+ 型基板
１０ エピタキシャル層
２０ Ｐ+ 領域
３１，３２ Ｐ- 型チャンネル領域
４１，４２ Ｎ+ 分離領域
４３，４４ エミッタ領域
５１，５２ ゲート絶縁膜
６１，６２ ゲート電極
８０ エミッタ電極
９０ コレクタ電極
【産業上の利用分野】
本発明は電力スイッチング(switching）用絶縁ゲートトランジスタ（ＩＧＴ：insulated-gate transistor)に係り、より詳しく説明すると、絶縁ゲートトランジスタに形成されるＪＦＥＴ領域を効果的に減少せしめて素子の順方向特性を改善した新たな構造の絶縁ゲートトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
モス（ＭＯＳ：metal-oxide semiconductor)構造を採用したバイポーラトランジスタ（bipolar transistor）のうち１つである絶縁ゲートトランジスタは大容量電力伝達と高速スイッチングが要求される電力変換及び電力制御システムで主に用いられており、伝導度変調電界効果トランジスタ（ＣＯＭＦＥＴ：conductivity-modulated field effect transistor）ともいう。
【０００３】
電力スイッチング素子であってＩＧＴは順方向電流−電圧特性において素子の順方向電圧降下が小さく、かつ高速のスイッチング動作が可能なように設計しなければならない。
【０００４】
一般的な絶縁ゲートトランジスタはコレクタ(collector）、エミッタ(emitter）及びゲート（gate）を備えた３端子素子であって、基板の下段にコレクタ電極があり、基板の上段にエミッタ電極及びゲート電極が形成されている構造からなっている。
【０００５】
下記において、絶縁ゲートトランジスタの構造を、添付の図面を参照して詳細に説明する。
【０００６】
図１２は、従来の絶縁ゲートトランジスタの構造を示す断面図である。
【０００７】
Ｐ型基板１０００の下部にはコレクタ電極２０００が形成されており、上部にはＮ型エピタキシャル(epitaxial layer）５０００が形成されている。Ｎ型エピタキシャル層５０００内には高濃度のＰ+ 領域５１００が形成されており、このＰ+ 領域５１００の端には二重拡散の方法を利用した低濃度のＰ- 領域５２００が形成されている。
【０００８】
前記Ｐ+ 領域５１００内には相互分離されている２個のＮ+ 領域５３００が形成されている。前記エピタキシャル層５０００の上部にはゲート絶縁層４１００とゲート電極４０００が順次に形成されており、ＰＳＧ膜４２００が前記ゲート電極４０００及びゲート絶縁層４１００を覆っている。最後に、前記ＰＳＧ膜４２００の上部にエミッタ電極３０００が形成されており、Ｎ+ 領域５３００及びＰ+ 領域５１００と接続されている。
【０００９】
ここで、 ａはＰ+ 領域の間の距離の１／２に該当し、ｂはＰ+ 領域の接合の深さ（junction depth）を示す。
【００１０】
かかる絶縁ゲートトランジスタの構造は基本的にモスゲートサイリスタ(thyristor）と類似である。
【００１１】
しかしながら、再生ラッチアップ（latch-up）を発生せず、エミッタＮ+ 領域５３００をＮエピタキシャル層５０００に連結するチャンネル(channel）を作るのにゲート電極４０００を利用することによって、４層サイリスタの構造において必然的な再生（regenerative）ターンオン(turn on）を防止するという点でその動作がサイリスタとは本質的に違う。
【００１２】
Ｐ+ 基板１０００とＮ型エピタキシャル層５０００の接合はオン（on）状態で順方向にバイアス（forward-bias）されるため該チャンネルを通じて電流が生成され得る。これは強制的なゲートターンオフ（turn off）能力と共に完全にゲート制御される(fully gate-controlled）出力特性を可能にする。
【００１３】
エミッタ電極３０００についてコレクタ電極２０００に陰の電圧が認可されれば基板１０００とエピタキシャル層５０００の接合が逆方向バイアスとなって電流が流れない。
【００１４】
ゲート電極４０００がエミッタ電極３０００と短絡されている場合、コレクタ電極２０００に陽電圧が認可されれば、Ｎ型エピタキシャル層５０００とＰ+ 領域５１００の接合が逆方向バイアスとなって順方向ブロッキングモード(forward blocking mode）で素子が動作する。
【００１５】
陽のコレクタ電圧が認可された状態で、陽のゲートバイアスが十分な大きさで認可されてゲート電極４０００の下部のＰ- 領域５２００の表面を逆転させると、電子等がエミッタＮ+ 領域５３００からＮエピタキシャル層５０００に移動することができるので、順方向伝導状態（forward conducting state）へ動作する。
【００１６】
順方向伝導状態では、基板１０００とエピタキシャル層５０００の接合が順方向バイアスとなり、基板１０００のＰ+ 領域からＮエピタキシャル層５０００へ正孔が注入される。順方向バイアスが増加すると、Ｎエピタキシャル層５０００のバックグラウンドドーピング順位(background doping level）を超過する時まで注入された正孔の密度が増加する。この際、逆電層の伝導度が低いと、通常のＭＯＳＦＥＴにおいて現れるように該領域において大きな電圧降下が生じる。この際順方向電流は飽和され、素子は活性領域において動作する。
【００１７】
絶縁ゲートトランジスタをオン状態からオフ状態にスイッチしようとすれば、ゲート電極４０００をエミッタ電極３０００に段落させて放電しなければならない。ゲート電圧がなければ、ゲート電極４０００の下部のＰ- 領域５２００表面の逆電層が維持され得ない。
【００１８】
ゲートバイアスを除去すれば、Ｎエピタキシャル層５０００に電子供給が遮断され、ターンオフ過程を始める。順方向伝導動作を行っている間Ｎエピタキシャル層５０００に注入された少数キャリア(carrier）の濃度が高ければターンオフがいきなり起こらない。その代わりコレクタ電流が少数キャリアのライフタイム(life time）によって決定される間有時定数（characteristic time constant）に従って段々減少する。
【００１９】
かかる絶縁ゲートトランジスタの長所は、高い順方向電流密度、モスゲート構造による低い駆動電力、ゲートターンオフ能力を備えた完全にゲート制御される出力特性、固有な逆方向ブロッキング能力等である。
【００２０】
かかる特性は多くの直流及び交流動力制御回路に合う理想的な動力スイッチの特性に近接する。この他にもオン−抵抗が小さく、高速スイッチングが可能であり、かつ降伏電圧が高い等の長所を持っている。
【００２１】
【発明が解決しようとする課題】
しかしながら、前記したような絶縁ゲートトランジスタはコレクタ電極２０００と、エミッタ電極３０００の間に寄生Ｐ−Ｎ−Ｐ−Ｎサイリスタ構造とを含むので正常状態の電流密度が臨界値を超過すれば容易にラッチアップ現象が生じ、その場合電流がこれ以上モスゲートによって制御され得ないという問題点がある。
【００２２】
従って、かかるサイリスタ動作が抑制されるように素子を設計することが重要である。そのためには素子が動作する間エミッタＮ+ 領域５３００からＰ+ 領域５１００へ電子が注入されないようにしなければならない。
【００２３】
Ｐ+ 領域５１００における傾斜電流によってＮ+ −Ｐ+ 接合が０．７Ｖ以上順方向バイアスとなれば、エミッタＮ+ 領域５３００からＰ+ 領域５１００へ電子が注入し始める。かかる注入を抑制するためにはエミッタＮ+ 領域５３００を狭くし、Ｐ+ 領域５１００のシート(sheet）抵抗を低く維持しなければならないという問題点がある。
【００２４】
また、かかる構造で形成された垂直型ＩＢＴはオンの際コレクタとエミッタの間に順方向電圧降下が生じ、かかる電圧降下は最少にしなければならない。この際生じる順方向電圧降下はチャンネル領域における電圧降下、ＪＦＥＴ構造における電圧降下及びエピタキシャル層における電圧降下に分けられる。
【００２５】
これについて詳述する。
エピタキシャル層５０００内においては基板１０００において注入された少数キャリアによって伝導度変調効果が生じ、その結果エピタキシャル層５０００における電圧降下が非常に小さい。従って、全体の順方向電圧降下に比べてエピタキシャル層における電圧降下比率が小さくなって、相対的にＪＦＥＴ領域における電圧降下が重要である。
【００２６】
次に、ＪＦＥＴ領域における電圧降下について説明する。
ＪＦＥＴ領域はＰ+ 領域と他のＰ+ 領域の間の距離（２×ａ）とＰ+ 領域の接合の深さ（ｂ）によって決定される領域である。電圧降下を減らすためにはＰ+ 領域の間の距離を広め、接合の深さを深くしなければならない。
【００２７】
しかしながら、従来の製造方法に従ってＰ+ 領域の接合の深さ（ｂ）を減少する場合、エミッタ領域の下部の抵抗成分が増加するため少数キャリア電流によるラッチアップ現象が発生しやすいという問題点がある。
【００２８】
その上、二重拡散によってチャンネルを形成するためある程度のチャンネルの長さを作るために要求される最少の接合の長さがあってそれ以下に減らすことができないという問題点がある。
【００２９】
また、Ｐ+ 領域の間の間隔を広める場合には、モス電流が減ってターンオフの際特性が低下され、正孔電流が増えることにつれてラッチアップ現象が発生しやすい。
【００３０】
なお、かかる構造においてはチャンネルの長さがＰ+ 領域の接合の深さに従って決定されるのでチャンネルの長さの調節が難しいという問題点があり、チャンネルで不純物濃度が水平的に変化するため工程の際若干の影響によってもチャンネル領域の不純物濃度の分布が変化するため臨界電圧(threshold voltage）を一定に維持し難いという問題点がある。
【００３１】
本発明は前記のような問題点を解決するため、第１に、従来には二重拡散を利用してＰ- 領域を形成したこととは異なって、非常に薄いＰ- 層を素子のゲート端子の下段に形成せしめてチャンネル役割を担当し、第２に、チャンネルのドレン方向にＮ+ 領域を形成してチャンネル領域を設定し、該領域における電圧降下を減少せしめてチャンネルを通った電子電流がエピタキシャル層に注入しやすく、ＪＦＥＴ領域の抵抗を減少せしめるようにチャンネルを構成し、第３に、ゲート電極の面積を減らすことによって入力静電容量及び逆静電容量(reverse capacitance）を減少せしめて素子の高速動作が可能にした絶縁ゲートトランジスタ及びその製造方法を提供する。
【００３２】
【課題を解決するための手段】
前記のような目的を達成するための本発明の絶縁ゲートトランジスタは、３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタであって、第２導電形の不純物が高濃度で分布している多数の第１領域が前記半導体層の表面に接して形成されており、前記それぞれの第１領域には第１導電形の不純物が高濃度で分布している第２領域が前記半導体層の表面に接して形成されており、前記第１領域等の間には第２導電形の不純物が低濃度で分布している第３領域が前記半導体層に形成されており、前記第３領域の中間には第１導電形の不純物が高濃度で分布している第４領域が前記第２領域より深く前記半導体層に形成されていることを要旨とする。
【００３３】
この際、前記第４領域の上部にはフィールド酸化膜が形成されていることもできる。
【００３４】
前記構造を有する３端子電力絶縁ゲートトランジスタを製造する方法は、基板上に形成されている半導体層に第２導電形の不純物を高濃度で注入して多数の第１領域を形成する第１工程と、前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、前記半導体層の上部に絶縁物質及び導電物質を積層して絶縁層及び導電層を形成する第３工程と、前記絶縁層及び導電層をパターニングして前記第１領域等の間の上部に開口部を形成する第４工程と、前記開口部を通じて第１導電形の不純物を高濃度で前記半導体層に注入する第５工程と、そして前記工程において形成された構造体を拡散して前記第２工程及び第５工程において注入された不純物が拡散されてそれぞれ第３領域及び第４領域を形成するが、前記第４領域の深さが前記第３領域の深さより深く形成する第６工程を含むことを要旨とする。
【００３５】
この際、前記第４工程において前記第１領域の上部にも開口部を形成して、前記第５工程において第１導電形の不純物が上記開口部を通じて高濃度で前記第１領域に注入させることによって、前記第６工程において拡散されて第２領域が形成され得る。
【００３６】
また、基板上に形成されている半導体層に第２導電形の不純物を高濃度で注入して多数の第１領域を形成する第１工程と、前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、前記第１領域等の間に第１導電形の不純物を高濃度で注入する第３工程と、そして前記工程において形成された構造体を拡散して第２工程及び第３工程において注入された不純物が拡散されてそれぞれ第３領域及び第４領域を形成するが、前記第４領域の深さが前記第３領域の深さより深く形成する第４工程を含めて製造され得る。
【００３７】
また他の製造方法は、基板上に形成されている半導体層の上部に第２導電形の不純物を含む絶縁層を形成する工程、前記絶縁層をパターニングして多数の開口部を形成する工程と、前記開口部を通じて第２導電形の不純物を高濃度で前記半導体層に注入する工程と、前記工程において形成された構造体を拡散して前記開口部の下部の半導体層には高濃度の第１領域が形成され、前記絶縁層の下部の半導体層には低濃度の第３領域を前記第１領域より浅く形成する工程と、前記第３領域の中間に第１導電形の不純物を高濃度で注入して前記第３領域より深く第４領域を形成する工程を含むことを要旨とする。
【００３８】
この際、前記第４領域形成の工程において前記第１領域にも第１導電形の不純物を高濃度で注入して前記第１領域より浅く第２領域を共に形成することもできる。
【００３９】
また他の製造方法は、基板上に形成されている半導体層の上部に酸化半導体層及び窒化半導体層を順次に積層する第１工程と、前記酸化半導体層及び窒化半導体層を食刻して多数の開口部を形成する第２工程と、前記開口部を通じて第１導電形の不純物を高濃度で前記半導体層に注入する第３工程と、前記工程において形成された構造体を酸化して前記開口部を通じて露出された半導体層が酸化されたフィールド酸化膜を形成すると共に前記第３工程において注入された不純物が拡散されて第４領域を形成する第４工程、前記窒化半導体層を除去する第５工程と、前記半導体層に第２導電形の不純物を高濃度で前記半導体層に注入、拡散して第１領域を形成する第６工程と、前記酸化半導体層を除去する第７工程と、そして前記半導体層に第１導電形の不純物を低濃度で注入する第８工程を含むことを要旨とする。
【００４０】
この場合、前記第８工程の次に、前記半導体層の上部に絶縁物質を積層して絶縁層を形成する工程と、前記絶縁層の上部に導電物質を積層してゲート電極を形成する工程と、前記第１領域上部の絶縁層を食刻して開口部を形成する工程と、前記開口部を通じて前記第１領域に第１導電形の不純物を高濃度で注入して第２領域を形成する工程をさらに含むこともできる。そして前記第４工程における酸化はＬＯＣＯＳ工程を利用することが好ましい。
【００４１】
前記のように構成された本発明に従う絶縁ゲートトランジスタ及びその製造方法によれば、従来の垂直型絶縁ゲートトランジスタの構造において問題となっていたＪＦＥＴ領域の抵抗が減少できるのみならず、入力静電容量及び逆静電容量を減少せしめて素子の高速動作を可能にすることができる。
【００４２】
【実施例】
以下、添付の図面を参照して本発明の実施例について詳細に説明する。
図１(A) 及び図１(B) は本発明の第１実施例による絶縁ゲートトランジスタの構造を図示したものであって、図１(A) は本発明の第１実施例による電力スイッチング用絶縁ゲートトランジスタに対するレイアウト図を、図１(B) は前記レイアウト図のＡ−Ａ´線に沿って切断した断面図を示したものである。
【００４３】
本発明は絶縁ゲートトランジスタにおいて生じられるＪＦＥＴ領域を変化させることによって図１２に図示された従来の絶縁ゲートトランジスタとは異なってチャンネル領域に薄いＰ- 層を形成することによって従来の構造において形成されるＪＦＥＴ領域を効果的に減少せしめたものである。
【００４４】
下部にコレクタ電極９０があるＰ+ 型基板５上に形成されているＮ型エピタキシャル層１０内には高濃度のＰ+ 領域２０が形成されている。このＰ+ 領域２０内にはエピタキシャル層１０の表面の方に高濃度のエミッタＮ+ 領域４３，４４が２ヶ所形成されている。
【００４５】
Ｐ+ 領域２０等の間には低濃度のＰ- 型チャンネル領域３１，３２が浅い厚さで形成されている。前記チャンネル領域３１，３２の中間には前記チャンネル領域３１，３２を分離せしめるための高濃度の分離Ｎ+ 領域４１，４２がチャンネル領域３１，３２及びエミッタＮ+ 領域４３，４４より深く形成されている。
【００４６】
Ｎ型エピタキシャル層１０の不純物濃度は１×１０13／ｃｍ3 〜５×１０16／ｃｍ3 であり、Ｐ+ 領域２０はその接合の深さが約２μｍから７μｍであり、最大濃度は１０18／ｃｍ3 〜１０20／ｃｍ3 の値を有する。
【００４７】
また、Ｎ+ 領域４１，４２，４３，４４は最大濃度が１０19／ｃｍ3 〜１０21／ｃｍ3 であり、１μｍ未満の接合の深さを有し、Ｐ- 型チャンネル領域３１，３２はその最大濃度が１０16／ｃｍ3 〜１０17／ｃｍ3 程度であり、該領域における不純物濃度の分布は水平方向に一定である。
【００４８】
ここで前記分離Ｎ+ 領域４１，４２は隣接に連結されたチャンネル領域３１，３２を分離せしめてチャンネルを決定し、また不純物の濃度が前記エピタキシャル層１０の不純物濃度より高くてチャンネルからエピタキシャル層へ流入される電子の効率を高める役割を担当する。
【００４９】
前記第１導電形エピタキシャル層と同一な導電形である高濃度の第１導電形不純物領域を利用してチャンネルを決定する方法は、トレンチ工程及びエッチング工程によってチャンネルを決定する方法と選択的なマスクを利用して素子の一定の部分にのみイオン注入せしめてチャンネルを決定する方法のうち選ばれたいずれかの１つを利用すればよい。
【００５０】
前述した事項に基づいて、前記素子の動作を説明すると下記のとおりである。
【００５１】
すなわち、ゲート電極６１，６２に陽の電圧が認可されればチャンネル領域３１，３２に逆電層によるチャンネルが形成される。コレクタ電極９０とエミッタ電極８０の両段に電圧が認可されれば、電子がエミッタ電極８０からチャンネルを通じて移動し、電気的にフローティング（floating）されているＮ+ 領域４１，４２を通ってエピタキシャル層１０に注入される。
【００５２】
この際、Ｐ- ボディ領域によるＪＦＥＴ構造が現われていないのでＪＦＥＴ効果による電圧降下成分が減少する。従って、チャンネルの両段に大きな電圧が認可されるので、従来の構造に比べてチャンネル電流が増加して一定の電流を流す時に前記素子において生じる全体の電圧降下を減少することができる。
【００５３】
すると、前記構造を有する本発明の実施例による絶縁ゲートトランジスタの製造方法を添付した図面を参照して詳細に説明する。
【００５４】
図２(A) 乃至図４(C) は本発明の第１実施例による絶縁ゲートトランジスタの１製造方法を工程の順序に従って図示した断面図を示したものであり、図５(A) 乃至(C) は本発明の第１実施例による絶縁ゲートトランジスタの他の製造方法を工程の順序に従って図示した断面図を示したものである。
【００５５】
先ず、図２(A) 乃至図４(C) の工程順序に従う製造方法を説明する。
【００５６】
図２(A) に示したとおり、下部にコレクタ電極（図示せず）が形成されているＰ+ 基板（図示せず）上に形成されているＮ型エピタキシャル層１０にホウ素（boron)等のＰ型ドーパント（dopant）を約５０〜２００ｋｅＶのエネルギーを供給して５×１０14〜１×１０16／ｃｍ3 のドス（dose）量で注入した(implant）のちに、１０００〜１１５０℃で２００〜５００分間拡散せしめて高濃度のＰ+ 領域２０を形成する。この際、前記エピタキシャル層１０の上部に薄い酸化膜が生じることもできる。
【００５７】
次に、図２(B) に示したとおり、Ｐ型ドーパントを１×１０11〜１×１０12／ｃｍ3 の濃度で前記エピタキシャル層１０に注入し、アニーリング(annealing）してイオン注入層３１´，３２´を形成する。この際、イオン注入層１２０を浅い深さで形成するため前記工程において生じられた犠牲酸化膜を利用するか、またはエピタキシャル層１０上にさらに酸化膜を形成し、この酸化膜を通じて１０〜２０ｋｅＶ程度の低いエネルギーでイオン注入をすることが好ましい。
【００５８】
この工程を行うことは活性領域にＰ- チャンネルを形成するためである。そして、生成された酸化膜はイオン注入が終わった後食刻液を利用して除去する。
【００５９】
次に、図２(C) に示したとおり、前記エピタキシャル層１０を約４００〜１０００Åの厚さで酸化せしめて酸化膜５０を形成する。この際、酸化時間が約５０〜１００分程度であり、酸化温度もあまり高くないためイオン注入層３１´，３２´にあったＰ型ドーパントは完全に拡散されず前記酸化膜５０に弱めに拡散される。
【００６０】
その後図３(A) で図示されたとおり前記酸化膜５０上に多結晶シリコン層６０を増着する。
【００６１】
図３(B) に図示したとおり、感光膜（図示せず）を塗布し、一定のパターンで露光・現像したのちに、多結晶シリコン層６０及び酸化膜５０を食刻して開口部４６，４７，４８，４９を作る。本実施例においてはＰ+ 領域２０の上部に２ヶ所４８，４９、そしてその両方にそれぞれ１ヶ所ずつ４６，４７形成しており、各開口部は相互分離されている。
【００６２】
前記酸化膜及び多結晶シリコン層はＰ+ 領域２０上部に形成されている２ヶ所の開口部４８，４９を分ける部分５３，６３と、Ｐ+ 領域２０上部に形成されている２ヶ所の開口部４８，４９と、Ｐ+ 領域２０の外側にある窓４６，４７を分ける部分５１，６１；５２，６２のみが残る。前者は後に食刻されてなくなるが、後者はゲート絶縁膜５１，５２及びゲート電極６１，６２となる。
【００６３】
その後、図３(C) に図示したとおり、Ｎ型ドーパントを１×１０14〜５×１０15／ｃｍ3 のドス量で約１０〜１００ｋｅＶのエネルギーを供給して各開口部４６，４７，４８，４９を通じて注入して残りの感光膜（図示せず）を除去した後にアニーリングする。
【００６４】
その次に、残りの第１酸化膜及び多結晶シリコン層のうち、Ｐ+ 領域２０上部に形成されている２個の開口部４８，４９を分ける部分５３，６３を食刻してドライブイン工程を実施して、前記工程において注入されたＮ型ドーパントを拡散して、図４(A) に図示したとおり、Ｎ+ 領域４１，４２，４３，４４を形成する。
【００６５】
この際、Ｐ+ 領域２０内に注入されているＮ型ドーパントが拡散されてなされた２個のエミッタＮ+ 領域４３，４４はＰ+ 領域２０内において形成されるため、Ｐ+ 領域２０の外側にある２個の分離Ｎ+ 領域４１，４２に比べて浅い深さで形成される。
【００６６】
この際留意すべき点は、エミッタＮ+ 領域４３，４４が前記Ｐ+ 領域２０の境界を越えないようにしなければならない。
【００６７】
また、イオン注入層３１´，３２´のＰ型ドーパントもこの際共に弱めに拡散されてチャンネル領域３１，３２が形成される。
【００６８】
続いて、図４(B) に図示したとおり、前記パターンが形成されたＮ型エピタキシャル層１０上にＰＳＧ層７０を増着する。
【００６９】
次に、図４(C) に図示したとおり、前記ＰＳＧ層７０をパターニングして前記ゲート絶縁層５１，５２及びゲート電極６１，６２は覆われており、前記エミッタＮ+ 領域４３，４４を現わす。次に、前記パターンが形成されたエピタキシャル層１０全面に導電物質を増着してエミッタ電極８０を形成すれば本発明の実施例は完成される。
【００７０】
一方、図２(A) 乃至図４(C) の工程順序に従って前記絶縁ゲートトランジスタを製造する時前記工程において提示されたとおり高濃度のＮ+ 領域４１，４２，４３，４４を同時に形成せず、チャンネル領域３１，３２を形成した後分離Ｎ+ 領域４１，４２を先に形成し、のちに開口部を形成してエミッタＮ+ 領域４３，４４を形成することもできる。
【００７１】
ところが、図３(B) 及び図３(C) において実際チャンネルの臨界電圧がエミッタＮ+ 領域の方の多結晶珪素層のエッジ（edge）で決定されるため、前記Ｎ+ 領域が間違って配列されて臨界電圧が変化する問題があり得る。
【００７２】
このように臨界電圧を均一に維持するために前記Ｐ+ 領域とエミッタＮ+ 領域とが前記多結晶珪素層のエッジ部分において自己整列（self-align）方式で制作することもできる。
【００７３】
かかる点に着案した本発明の第１実施例による絶縁ゲートトランジスタのまた他の製造方法を図５(A) 乃至(C) を参照して説明する。
【００７４】
先ず、図５(A) に図示したとおりＮ型エピタキシャル層１０上でＣＶＤ方法を利用してＰ型不純物が添加された酸化膜５５を成長せしめる。
【００７５】
その後、図５(B) に図示したとおり前記酸化膜５５に窓を開き、Ｐ型不純物を高濃度でイオン注入した後熱拡散せしめると、Ｐ+ 領域２０が形成されると同時に食刻されて残った酸化膜５１，５２内の不純物が拡散されて前記残った酸化膜５１，５２の下部分に薄いＰ- チャンネル領域３１，３２が形成される。
【００７６】
次に、図５(C) に図示したとおり、感光膜ＰＲを利用してマスキング(masking）してイオン注入方法でＮ+ 領域４１，４２，４３，４４を形成する。この際、Ｐ+ 領域２０内に注入されているＮ型ドーパントが拡散されてなされた２個のエミッタＮ+ 領域４３，４４はＰ+ 領域２０内において形成されるため、Ｐ+ 領域２０の外側にある２個の分離Ｎ+ 領域４１，４２に比べて浅い深さで形成される。
【００７７】
この際留意すべき点はエミッタＮ+ 領域４３，４４が前記Ｐ+ 領域２０の境界を越えないようにしなければならない。
【００７８】
続いて、前記感光膜ＰＲ及びＰ型不純物が添加された酸化膜１００を除去し、前述したような公知技術を利用して絶縁ゲートトランジスタを制作する。その結果、エミッタＮ+ 領域とＰ+ 領域とを自己整列によって容易に制作することができる。
【００７９】
この場合、チャンネル領域は水平方向に一定の不純物濃度を有するため臨界電圧の調節が容易であり、前記分離Ｎ+ 領域４１，４２のＮ+ 開口部の位置によってチャンネルの長さの調節が可能であるという長所を有する。
【００８０】
一方、図５(A) 乃至(C) の工程順序に従う絶縁ゲートトランジスタを製造する時、高濃度のＮ+ 領域４１，４２，４３，４４を同時に形成せず、チャンネル領域３１，３２を先に形成した後、分離Ｎ+ 領域４１，４２を形成し、開口部を通じてエミッタＮ+ 領域４３，４４を形成することもできる。
【００８１】
しかしながら、前記した本発明の第１実施例による絶縁ゲートトランジスタにおいては順方向に電圧が認可されて電流が流れる場合、すなわち、ゲートに臨界電圧以上の電圧が認可されてコレクタからエミッタの方へ電流が流れる場合には何等の問題がないが、ゲートに電圧が認可されない場合には降伏電圧が低下される。
【００８２】
これは、分離Ｎ+ 領域４１，４２とチャンネル領域３１，３２がＮ+ ／Ｐ+ 接合をなされて電気場が非常に集中されて素子の電流及び電圧遮断能力を制限する。故に、分離Ｎ+ 領域の濃度を低く維持しなければならず、この領域上段のゲート電極も連続的に維持してエッジ部分における電気場集中現象を防止しなければならない。また、本発明の目的であるＪＦＥＴ領域の抵抗による影響を減少するためには分離Ｎ+ 領域をできる限り深く形成しなければならない。
【００８３】
かかる点を考慮して本発明の第２実施例においては分離Ｎ+ 領域の上部にフィールド酸化膜を形成する。下記において本発明の第２実施例による絶縁ゲートトランジスタについて添付の図面を参照して詳細に説明する。
【００８４】
図６は、本発明の第２実施例による絶縁ゲートトランジスタの断面図である。この図面においては活性領域ＡとガードリングＢ領域とを共に考慮して図示した。
【００８５】
コレクタ（図示せず）のある基板（図示せず）の上部にＮ型エピタキシャル層１００が形成されている。前記エピタキシャル層１００には所定の間隔を置いてＰ+ 領域２１０，２２０，２３０が形成されている。
【００８６】
前記Ｐ+ 領域２１０，２２０，２３０の間にはフィールド酸化膜５１０，５２０が形成されており、フィールド酸化膜５１０の下部には一つおきに高濃度の分離Ｎ+ 領域４１０が形成されている。前記分離Ｎ+ 領域４１０とＰ+ 領域２１０，２２０とは低濃度のＰ- 領域であるチャンネル領域３１０，３２０が形成されている。
【００８７】
前記分離Ｎ+ 領域４１０及びチャンネル領域３１０，３２０がある部分は活性領域Ａとなる。前記Ｐ+ 領域２１０，２２０には活性領域Ａの方へ高濃度のエミッタＮ+ 領域４２０，４３０が形成されており、このエミッタＮ+ 領域４２０，４３０は分離Ｎ+ 領域より浅い深さで形成されており、Ｐ+ 領域２１０，２２０の境界を外さない。
【００８８】
前記活性領域Ａにあるフィールド酸化膜５１０が延長された酸化膜５３０，５４０はフィールド酸化膜５１０と共にゲート絶縁層の役割を果たし、その上部にはゲート電極６００が形成されている。前記ゲート電極６００はＰＳＧ層７１０で覆われている。前記ＰＳＧ層７１０上にはエミッタ電極８００が形成されており、前記エミッタ電極８００はエミッタＮ+ 領域４２０，４３０と接続されている。そして、活性領域でないところに形成されているフィールド酸化膜５２０はガードリング領域Ｂの方にＰＳＧ膜７２０が覆われている。
【００８９】
このようにＬＯＣＯＳ工程等を通じてフィールド酸化膜５２０と共に分離Ｎ+ 領域４１０が形成されることによって分離Ｎ+ 領域４１０は第１実施例においてよりさらに深く、かつ均一な濃度で形成され、順方向の電圧降下が減少されるのみならず電流遮断の際にも望む降伏電圧が得られる。
【００９０】
すると、本発明の第２実施例による絶縁ゲートトランジスタの製造方法を図７(A) 乃至(B) を参照して詳細に説明する。
【００９１】
先ず、図７(A) に図示したとおりＰ型基板に形成されているＮ型エピタキシャル層１００を酸化して酸化膜５８０を形成した後、窒化珪素(silicon nitride；Ｓｉa Ｎ4 ）を積層して窒化膜５９０を形成する。
【００９２】
図７(B) に図示したとおり感光膜を塗布して一定のパターンで露光・現像した後、前記酸化膜５８０及び窒化膜５９０を食刻して開口部４８０，４９０を開く。この際、開口部のうち一つ６１０には砒素（Ａｓ）のようなＮ型のドーパントを約４０ｋｅＶ内外のエネルギーと２×１０15／ｃｍ3 の単位注入量で注入してイオン注入層４１１を形成し、もう一つ４９０にはこれを注入しない。イオンを注入したのちに感光膜を剥く。
【００９３】
次に、図８(A) に示したように、ロコス（ＬＯＣＯＳ：localized oxidation of silicon）工程を行えば窒化膜５９０のない開口部４８０，４９０部分には酸化膜が成長してフィールド酸化膜５１０，５２０が形成される。この際、砒素等の５族元素等は分離常数(segregation coefficient）が１より大きいため酸化膜の方へ拡散されず、シリコンの表面に集まる。
【００９４】
従って、工程が進行されてイオン注入層４１１上に形成されている第１フィールド酸化膜５１０の厚さが厚くなるとイオン注入層４１１は一定の濃度を維持しながら深さが深くなって高濃度のＮ+ 領域４１０をなす。
【００９５】
次に、残りの窒化膜５９０を除去した後、感光膜を塗布し、一定のパターンで感光膜を露光・現像する。露出された部分を通じてＰ型のドーパントを注入した後、感光膜を剥離し、ドライブイン工程に拡散すれば図８(B) のように高濃度の第１及び第２フィールド酸化膜５１０，５２０を境界にしてＰ+ 領域２１０，２２０，２３０が形成される。このうち、図面から一番右側のＰ+ 領域２３０はガードリング領域となる部分である。
【００９６】
酸化膜５８０を除去した後基板の全面にわたってＰ型ドーパントをＰ+ 領域を形成する時より低いエネルギーと低い単位注入量で注入する。
【００９７】
すると、図９(A) に図示したとおり、Ｐ+ 領域２１０，２２０，２３０が形成されている部分とフィールド酸化膜５１０，５２０が形成されている部分とを除いた残りの部分にチャンネルの役割を果たす新たなイオン注入量３１１，３２１が形成される。
【００９８】
この構造体をアニーリングしながらさらに酸化膜５００を形成し、第１フィールド酸化膜５１０を覆うように多結晶珪素を積層、食刻してゲート電極６００を形成すれば図９(B) のようになる。
【００９９】
次に、感光膜を塗布し、露光・現像した後、前記第１フィールド酸化膜５１０が形成されている方に偏ってＰ+ 領域２１０，２２０上部の酸化膜５００を食刻する。次に、Ｎ型ドーパントを注入し、感光膜を除去した後拡散すれば図１０(A) のような断面の高濃度のＮ+ 領域４２０，４３０となる。
【０１００】
この際、前記Ｎ+ 領域４２０，４３０がＰ+ 領域２１０，２２０の境界を越えないように留意しなければならない。そして、これと共にイオン注入層４４０のイオン等が若干拡散されて低濃度のＰ- 領域３１０，３２０をなされる。
【０１０１】
最後に、図１０(B) に図示したとおり、前記ゲート電極６００を覆うが、Ｐ+ 領域２１０，２２０内に形成されているエミッタＮ+ 領域４２０，４３０が現われるように、また前記第２フィールド酸化膜５２０の一部を覆ってガードリング部分のＰ+ 領域２３０を覆うようにＰＳＧ膜７１０，７２０を形成した後、導電物質を積層してエミッタ電極５６０を形成すれば本実施例は形成される。
【０１０２】
一方、図１１は、前記第１及び第２実施例によって制作された絶縁ゲートトランジスタの電流−電圧特性を図示したものであって、前記図面において図面符号３６０は本発明による電流−電圧特性を、図面符号３４０は従来の技術による電流−電圧特性を示す。前記図面において分かるように本発明によって製造された絶縁ゲートトランジスタはＶgs（ゲートソース間の電圧）が１５Ｖを認可した時従来の構造で制作された資料よりＶce,satが０．５Ｖ以上減少されることが分かる。
【０１０３】
【発明の効果】
上述したとおり、本発明の実施例による絶縁ゲートトランジスタ及びその製造方法によれば、入力静電容量を減少せしめてスイッチング特性を向上できるのみならず順方向にオンした時第２導電形半導体領域間距離によって決定される第１導電形半導体領域の抵抗を減少できるので順方向電圧降下を減らすことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による絶縁ゲートトランジスタの構造を図示したものである。
【図２】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図３】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図４】本発明の第１実施例による絶縁ゲートトランジスタの１製造工程を図示した工程順序図である。
【図５】本発明の第１実施例による絶縁ゲートトランジスタの他の製造工程を図示した工程順序図である。
【図６】本発明の第２実施例による絶縁ゲートトランジスタの構造を図示した断面図である。
【図７】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図８】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図９】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図１０】本発明の第２実施例による絶縁ゲートトランジスタの製造方法を工程順序に沿って図示した図面である。
【図１１】本発明の構造で制作された絶縁ゲートトランジスタの電流−電圧特性及び従来の構造による電流−電圧特性を比較図示した特性図である。
【図１２】従来の絶縁ゲートトランジスタ（ＩＧＴ：insulated-gate transistor)構造を図示した断面図である。
【符号の説明】
５ Ｐ+ 型基板
１０ エピタキシャル層
２０ Ｐ+ 領域
３１，３２ Ｐ- 型チャンネル領域
４１，４２ Ｎ+ 分離領域
４３，４４ エミッタ領域
５１，５２ ゲート絶縁膜
６１，６２ ゲート電極
８０ エミッタ電極
９０ コレクタ電極
Claims (9)
- ３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタにおいて、
第２導電形の不純物が高濃度で分布している多数の第１領域が前記半導体層の表面に接して形成されており、
前記それぞれの第１領域には第１導電形の不純物が高濃度で分布している第２領域が前記半導体層の表面に接して形成されており、
前記第１領域の間には第２導電形の不純物が低濃度で分布している第３領域が半導体層に形成されており、
前記第３領域の中間には当該第３領域を分離せしめるための高濃度で分布している第４領域が第３領域及び第２領域より深く前記半導体層に形成されていることを特徴とする３端子電力絶縁ゲートトランジスタ。 - 前記第４領域の上部にはフィールド酸化膜が形成されていることを特徴とする請求項１記載の３端子電力絶縁ゲートトランジスタ。
- ３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタを製造する方法において、
前記半導体層に第２導電形の不純物が高濃度で注入して多数の第１領域を形成する第１工程と、
前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、
前記半導体層上に絶縁物質及び導電物質を積層して絶縁層及び導電層を形成する第３工程と、
前記絶縁層及び導電層をパターニングして前記第１領域の間の上部に開口部を形成する第４工程と、
前記開口部を通じて第１導電形の不純物が高濃度で前記半導体層に注入する第５工程と、
そして、前記工程において形成された構造体を拡散して前記第２工程及び第５工程において注入された不純物が拡散されてそれぞれ第３領域及び第４領域を形成するが、前記第３領域の中間には当該第３領域を分離せしめるための高濃度で分布している第４領域が第３領域及び第２領域より深く前記半導体層に形成する第６工程とを含み、
前記第４工程において前記第１領域の上部にも開口部を形成して、前記第５工程において第１導電形の不純物が前記開口部を通じて高濃度で前記第１領域に注入することによって、前記第６工程において拡散されて第２領域が形成されることを特徴とする３端子電力絶縁ゲートトランジスタの製造方法。 - ３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタを製造する方法において、
前記半導体層に第２導電形の不純物を高濃度で注入して多数の第１領域を形成する第１工程と、
前記半導体層に第２導電形の不純物を低濃度で注入する第２工程と、
前記第１領域の間及び前記第１領域に第１導電形の不純物を高濃度で注入する第３工程と、
そして、前記工程において形成された構造体を拡散して第２工程及び第３工程において注入された不純物が拡散されて前記第１領域に第２領域を形成し、前記第１領域の間に第３領域及び第４領域を形成するが、前記第３領域の中間には当該第３領域を分離せしめるための高濃度で分布している第４領域が第３領域及び第２領域より深く前記半導体層に形成する第４工程を含むことを特徴とする３端子電力絶縁ゲートトランジスタの製造方法。 - 前記第３工程は、
前記半導体層上に感光膜を塗布する工程と、
前記感光膜を一定のパターンで露光・現像して前記第１領域の間及び前記第１領域の上部を露出せしめる工程と、
第１導電形の不純物を高濃度で前記半導体層上に注入する工程と、
そして、前記感光膜を除去する工程を含むことを特徴とする請求項４記載の３端子電力絶縁ゲートトランジスタの製造方法。 - ３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタを製造する方法において、
前記半導体層上に第２導電形の不純物を含む絶縁層を形成する工程と、
前記絶縁層をパターニングして多数の開口部を形成する工程と、
前記開口部を通じて第２導電形の不純物を高濃度で前記半導体層に注入する工程と、
前記工程において形成された構造体を拡散して前記開口部の下部の半導体層には高濃度の第１領域が形成され、前記絶縁層の下部の半導体層には低濃度の第３領域を前記第１領域より浅く形成する工程と、
前記第３領域の中間には当該第３領域を分離せしめるための高濃度で分布している第４領域が第３領域及び第２領域より深く前記半導体層に形成する工程とを含み、
前記第４領域の形成工程において、前記第１領域にも第１導電形の不純物を高濃度で注入して前記第１領域より浅く第２領域を共に形成することを特徴とする３端子電力絶縁ゲートトランジスタの製造方法。 - ３個の電極と第１導電形の半導体層が形成されている第２導電形の半導体基板を含む３端子電力絶縁ゲートトランジスタを製造する方法において、
前記半導体層の上部に酸化半導体層及び窒化半導体層を順次に積層する第１工程と、
前記酸化半導体層及び窒化半導体層を食刻して多数の開口部を形成する第２工程と、
前記開口部を通じて第１導電形の不純物を高濃度で前記半導体層に注入する第３工程と、
前記工程において形成された構造体を酸化して前記開口部を通じて露出された半導体層が酸化されたフィールド酸化膜を形成すると共に第３工程において注入された不純物が拡散されて第４領域を形成する第４工程と、
前記窒化半導体層を除去する第５工程と、
前記半導体層に第２導電形の不純物を高濃度で前記半導体層に注入、拡散して第１領域を形成する第６工程と、
前記酸化半導体層を除去する第７工程と、
そして、前記半導体層に第２導電形の不純物を低濃度で注入する第８工程を含む３端子電力絶縁ゲートトランジスタの製造方法。 - 前記第８工程の次に、前記半導体層の上部に絶縁物質を積層して絶縁層を形成する工程と、
前記絶縁層の上部に導電物質を積層してゲート電極を形成する工程と、
前記第１領域の上部の絶縁層を食刻して開口部を形成する工程と、
そして、前記開口部を通じて前記第１領域に第１導電形の不純物を高濃度で注入して第２領域を形成する工程をさらに含むことを特徴とする請求項７記載の３端子電力絶縁ゲートトランジスタの製造方法。 - 前記第４工程における酸化はＬＯＣＯＳ工程を利用することを特徴とする請求項７または８記載の３端子電力絶縁ゲートトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994-38881 | 1994-12-29 | ||
| KR1019940038881A KR0158608B1 (ko) | 1993-12-29 | 1994-12-29 | 3단자 전력 절연 게이트 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186259A JPH08186259A (ja) | 1996-07-16 |
| JP3863926B2 true JP3863926B2 (ja) | 2006-12-27 |
Family
ID=19405075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16425395A Expired - Fee Related JP3863926B2 (ja) | 1994-12-29 | 1995-06-29 | ３端子電力絶縁ゲートトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5728593A (ja) |
| JP (1) | JP3863926B2 (ja) |
| KR (1) | KR0158608B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418517B1 (ko) * | 1996-12-13 | 2004-05-17 | 페어차일드코리아반도체 주식회사 | 전력용 모스트랜지스터 |
| US6153451A (en) * | 1997-01-06 | 2000-11-28 | Texas Instruments Incorporated | Transistor with increased operating voltage and method of fabrication |
| US5879994A (en) * | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
| US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| JP2004079988A (ja) * | 2002-06-19 | 2004-03-11 | Toshiba Corp | 半導体装置 |
| JP3790237B2 (ja) * | 2003-08-26 | 2006-06-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US7273782B2 (en) * | 2005-07-13 | 2007-09-25 | Magnachip Semiconductor, Ltd. | Method for manufacturing and operating a non-volatile memory |
| JP2007288094A (ja) * | 2006-04-20 | 2007-11-01 | Fuji Electric Device Technology Co Ltd | Ｉｇｂｔとそれを駆動するゲート駆動回路 |
| KR100752591B1 (ko) * | 2007-07-06 | 2007-08-29 | (주)위즈덤 세미컨덕터 | Ｓｍｐｓ 소자 및 그 제조방법 |
| KR100906555B1 (ko) * | 2007-08-30 | 2009-07-07 | 주식회사 동부하이텍 | 절연게이트 양극성 트랜지스터 및 그 제조방법 |
| CN103811545B (zh) * | 2012-11-06 | 2017-09-29 | 比亚迪股份有限公司 | 一种改善扩散区域形貌的功率器件及其制造方法 |
| JP6566835B2 (ja) * | 2015-10-22 | 2019-08-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR101786664B1 (ko) | 2015-12-11 | 2017-10-18 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0229362B1 (en) * | 1986-01-10 | 1993-03-17 | General Electric Company | Semiconductor device and method of fabrication |
| JPH0783122B2 (ja) * | 1988-12-01 | 1995-09-06 | 富士電機株式会社 | 半導体装置の製造方法 |
| JPH02163974A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
| JPH04152536A (ja) * | 1990-10-16 | 1992-05-26 | Fuji Electric Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
-
1994
- 1994-12-29 KR KR1019940038881A patent/KR0158608B1/ko not_active IP Right Cessation
-
1995
- 1995-06-29 JP JP16425395A patent/JP3863926B2/ja not_active Expired - Fee Related
- 1995-06-29 US US08/496,696 patent/US5728593A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021800A (ko) | 1995-07-26 |
| JPH08186259A (ja) | 1996-07-16 |
| US5728593A (en) | 1998-03-17 |
| KR0158608B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214207B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| US5891776A (en) | Methods of forming insulated-gate semiconductor devices using self-aligned trench sidewall diffusion techniques | |
| EP2333839B1 (en) | Insulated gate bipolar transistor and method of making the same | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| US5554862A (en) | Power semiconductor device | |
| US6121089A (en) | Methods of forming power semiconductor devices having merged split-well body regions therein | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| US6091086A (en) | Reverse blocking IGBT | |
| EP0837508A2 (en) | Semiconductor device and electric power conversion apparatus therewith | |
| JPH1197680A (ja) | 高耐圧半導体装置 | |
| JP3863926B2 (ja) | ３端子電力絶縁ゲートトランジスタ及びその製造方法 | |
| US5879967A (en) | Methods forming power semiconductor devices having latch-up inhibiting regions | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0454201B1 (en) | A semiconductor device comprising a thyristor | |
| JP3409244B2 (ja) | 半導体装置 | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| JPH07226514A (ja) | 高導電率絶縁ゲートバイポーラトランジスタ集積構造 | |
| JP3329642B2 (ja) | 半導体装置 | |
| JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| JP3333299B2 (ja) | 電力用半導体素子 | |
| JP2000200792A (ja) | 半導体装置の製造方法 | |
| JPH01132167A (ja) | 半導体装置 | |
| JP4471922B2 (ja) | 半導体装置 | |
| JP2594296B2 (ja) | 絶縁ゲート電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060529 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |