DE10130158C2 - Kompensationsbauelement und Verfahren zu dessen Herstellung - Google Patents

Kompensationsbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10130158C2
DE10130158C2 DE10130158A DE10130158A DE10130158C2 DE 10130158 C2 DE10130158 C2 DE 10130158C2 DE 10130158 A DE10130158 A DE 10130158A DE 10130158 A DE10130158 A DE 10130158A DE 10130158 C2 DE10130158 C2 DE 10130158C2
Authority
DE
Germany
Prior art keywords
doped
type
compensation
areas
environment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10130158A
Other languages
English (en)
Other versions
DE10130158A1 (de
Inventor
Hans Weber
Armin Willmeroth
Uwe Wahl
Markus Schmitt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10130158A priority Critical patent/DE10130158C2/de
Publication of DE10130158A1 publication Critical patent/DE10130158A1/de
Application granted granted Critical
Publication of DE10130158C2 publication Critical patent/DE10130158C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein Kompensationsbauele­ ment nach dem Oberbegriff des Patentanspruches 1 sowie ein Verfahren zum Herstellen eines solchen Kompensationsbauele­ ments nach dem Oberbegriff des Patentanspruchs 8.
In Kompensationsbauelementen sind bekanntlich die Bereiche des einen Leitungstyps und die Bereiche des anderen Leitung­ styps so hoch dotiert, dass in dem durch diese Bereiche ge­ bildeten Gebiet der Driftzone im Wesentlichen Ladungsträger­ kompensation besteht.
Bei einem Halbleiterbauelement kann es sich um ein vertika­ les oder aber auch um ein laterales Halbleiterbauelement handeln. Bei einem vertikalen Halbleiterbauelement liegen die wenigstens zwei Elektroden, bevorzugt Drain und Source eines Transistors, auf zwei einander gegenüberliegenden Hauptoberflächen des Halbleiterkörpers, während diese Elek­ troden bei einem lateralen Halbleiterbauelement auf der gleichen Hauptoberfläche vorgesehen sind. Der eine Leitung­ styp ist bevorzugt der n-Leitungstyp, so dass der andere Leitungstyp der p-Leitungstyp ist. Dies bedeutet beispiels­ weise, dass in der Driftzone p-dotierte sogenannte Kompensa­ tionssäulen in eine sonst n-dotierte Umgebung eingelagert sind. Die Leitungstypen können aber auch umgekehrt sein. Der Halbleiterkörper selbst besteht vorzugsweise aus Silizium. Er kann aber auch aus einem anderen Halbleitermaterial, wie beispielsweise SiC oder AIIIBV gebildet sein.
Ein wichtiges Ziel bei der Entwicklung von neuen Leistungs­ halbleiterbauelementen liegt darin, diese bei möglichst ge­ ringen Durchlassverlusten mit hohen Sperrspannungsfestigkei­ ten auszustatten. Leistungshalbleiterbauelemente sollen also, wenn sie im Sperrzustand betrieben werden, hohe Spannun­ gen aushalten und bei einem Betrieb im Durchlasszustand nur kleine Durchlassverluste hervorrufen und somit einen niedri­ gen statischen Widerstand haben.
In Kompensationsbauelementen, wie diese beispielsweise in US 4 754 310, US 5 216 275 und DE 198 40 032 C1 beschrieben sind, wird dieses Ziel durch das Prinzip der Ladungsträger­ kompensation weitgehend erreicht: die spannungsaufnehmende Driftzone besteht aus einer Anordnung von zueinander entge­ gengesetzt dotierten Bereichen. In diesen Bereichen sind die Dotierungen unter Berücksichtigung von deren geometrischen Abmessungen so eingestellt, dass sich die Raumladungen der entgegengesetzten Dotierungen in den durch die jeweiligen Bereiche unterschiedlicher Dotierung gebildeten Gebieten beispielsweise in horizontaler Richtung kompensieren, wenn in einem Vertikalbauelement Source und Drain auf einander gegenüberliegenden Hauptoberflächen des Halbleiterkörpers angeordnet sind. Damit wird es möglich, über der gesamten Driftzone ein hohes elektrisches Feld anzulegen.
In Kompensationsbauelementen sind so in der Driftzone Dotie­ rungskonzentrationen an Akzeptoren bzw. Donatoren möglich, die weit über den Dotierungskonzentrationen entsprechender Halbleiterbauelemente in herkömmlicher Technologie ohne Kom­ pensationsgebiete liegen.
In der Driftzone wird aber durch die Kompensationsgebiete eine gegenüber herkömmlichen Halbleiterbauelementen deutlich verbesserte elektrische Leitfähigkeit erreicht, so daß im Durchlassbetrieb statische Verluste wesentlich reduziert und niedrige statische Einschaltwiderstände erzielt werden kön­ nen. Bei einem Betrieb des Kompensationsbauelementes im Sperrzustand stellt sich in der Driftzone in Abhängigkeit von den konkreten Dotierungsverhältnissen in den Kompensati­ onsgebieten ein charakteristischer Verlauf des elektrischen Feldes ein, welcher wesentlich für die sich ergebende Sperr­ spannungsfestigkeit des Kompensationsbauelementes ist. Bei einem tatsächlichen Design eines Kompensationsbauelementes treten speziell unter Avalanche-Bedingungen die folgenden Probleme auf:
Wird das Kompensationsbauelement ohne Freilaufdiode in Reihe mit einer induktiven Last betrieben und dann abgeschaltet, so steigt die Spannung über die üblicherweise bei etwa 10 µA/mm2 gemessene Durchbruchspannung an. Die durch den Ava­ lanche-Effekt erzeugten Ladungsträger benötigen einige Bruchteile von Nanosekunden, um die Driftzone zu durchque­ ren. Da die Raumladung in der Driftzone durch diese zusätz­ lich fließenden Ladungsträger modifiziert wird, um den Last­ strom zu führen, steigt die Spannung über den eigentlich statisch für diesen Strom benötigten Wert an. Es tritt also aufgrund des Avalanche-Effektes eine massiv verstärkte Gene­ ration von Elektronen und Löchern ein. Erst, wenn diese La­ dungsträger die Driftzone verlassen, bricht die Spannung am Kompensationsbauelement ein, wodurch sofort weniger Ladungs­ träger erzeugt werden. Da der Strom von der äußeren indukti­ ven Last erzwungen ist, fließt nun ein Teil des Stroms als Verschiebestrom, die Spannung steigt wieder an. Die Spannung oszilliert mit hoher Frequenz im Bereich von GHz, was allge­ mein mit dem Begriff "TRAPATT-Oszillation" (TRAPATT = Trap­ ped Plasma Avalanche Triggered Transit) bezeichnet wird.
Solche TRAPATT-Oszillationen treten oberhalb einer für das Bauelement typischen Stromdichte auf und können zu einer lo­ kalen Schädigung oder gar Zerstörung des Kompensationsbau­ elementes führen. Sie können zusätzlich im Hinblick auf EMV- Vorschriften für bestimmte Anwendungen des Bauelementes kri­ tisch bzw. sogar unzulässig sein. Mit anderen Worten, TRA­ PATT-Oszillationen schränken das Anwendungsfeld von Kompen­ sationsbauelementen stark ein und verringern nicht zuletzt durch die Gefahr der Zerstörung deren Zuverlässigkeit.
Für die folgenden näheren Erläuterungen zu TRAPATT-Oszilla­ tionen soll von einem Vertikal-Kompensationsbauelement aus­ gegangen werden, bei dem die Driftzone aus einer n-dotierten Umgebung besteht, in welche p-dotierte Kompensationssäulen eingelagert sind. Die n-Dotierung ist dabei durch Abschei­ dung einer n-dotierten epitaktischen Schicht erzeugt, in welche die p-dotierten Kompensationssäulen durch maskierte Implantation eingebracht sind.
Bei einem solchen Kompensationsbauelement liegt der Bereich der maximalen Feldstärke etwa in der Mitte des Bauelementes, also ungefähr in der Mitte zwischen Source und Drain und da­ bei in der Nähe des pn-Überganges zwischen den p-dotierten Kompensationssäulen und der n-dotierten Umgebung der Drift­ zone. In diesem Bereich der maximalen Feldstärke werden im Avalanchefall Ladungsträger, also Elektronen und Löcher, ge­ neriert. Die Elektronen werden vom elektrischen Feld in Richtung Drain und in Richtung der Driftzone, also horizon­ tal, bewegt, wenn die Richtung zwischen Drain und Source als vertikal bezeichnet wird. Die Bewegung in Richtung der Driftzone erfolgt dabei aufgrund des elektrischen Querfel­ des, das zwischen den p-dotierten Kompensationssäulen und der n-dotierten Umgebung der Driftzone vorhanden ist.
In der Driftzone ist in der n-dotierten Umgebung das elek­ trische Feld wesentlich homogener bzw. weniger wellig als in den p-dotierten Kompensationssäulen. Die Ursache hierfür liegt in der wesentlich homogeneren Dotierung der n- dotierten Umgebung im Vergleich zu den p-dotierten Kompensa­ tionssäulen. In den p-dotierten Kompensationssäulen variiert nämlich die Dotierung in vertikaler Richtung erheblich, so dass dort das elektrische Feld wellig verläuft, während in der n-dotierten Umgebung eine im Wesentlichen konstante Do­ tierung vorliegt.
Diese Unterschiede im Dotierungsverlauf bewirken nun, dass sich die Elektronen vorwiegend in Bereichen ohne ausgeprägte Feldmaxima bewegen, während die Löcher, die vom Querfeld in die Mitte der p-dotierten Kompensationssäulen gedrängt wer­ den, Bereiche mit lokal sehr hohen Feldstärken durchlaufen. Da nun in Bereichen hoher Feldstärken eine deutlich stärkere Multiplikation der Ladungsträger eintritt, erzeugen die Lö­ cher auf ihrem Weg durch die p-dotierten Kompensationssäulen zur Source eine große Menge an sekundären Ladungsträgern. Es hat sich gezeigt, dass dabei in Sourcenähe mehr Ladungsträ­ ger generiert werden als primär im Bereich des maximalen elektrischen Feldes.
Im quasi-statischen Fall gehört zu einem bestimmten Avalan­ chestrom genau eine Feldstärkeverteilung. Im realen Kompen­ sationsbauelement entsteht beim Eintreten des Avalanche- Ereignisses aufgrund der endlichen Ausdehnung des Kompensa­ tionsbauelementes und aufgrund von Inhomogenitäten grund­ sätzlich eine Abweichung von der quasi-statischen Feldver­ teilung. Übersteigt beispielsweise die Feldstärke durch ei­ nen Einschwingvorgang ihren quasi-statischen Wert, so werden im Bereich der höchsten Feldstärke mehr Ladungsträger gene­ riert, als es dem quasi-statischen Zustand entspricht. Auf ihrem Weg zu Source bzw. Drain erzeugen diese überschüssigen Ladungsträger weitere Ladungsträger. Wenn die Ladungsträger an den Rändern der Raumladungszone ankommen, was wegen der Sättigungsgeschwindigkeit der Ladungsträger einige 100 ps dauert, führen sie zu einem Absinken der Spannung und des elektrischen Feldes unter den quasi-statischen Wert. Hier­ durch werden in der Folge zu wenig Ladungsträger generiert. Der Laststrom fließt dann als Verschiebungsstrom, und das elektrische Feld steigt wieder auf Werte über dem quasi- statischen Gleichgewicht an. Je nach der Zahl der erzeugten sekundären Ladungsträger schaukelt sich dieser Prozess zu einer Oszillation, nämlich der TRAPATT-Oszillation auf.
Simulationen zeigen, dass in Kompensationsbauelementen mit hoher sekundärer Generation an Ladungsträgern die Amplitude der TRAPATT-Oszillation eher zunimmt, während in Kompensati­ onsbauelementen mit geringer Generation von sekundären La­ dungsträgern dagegen die Amplitude der Oszillation eher ab­ nimmt, so dass keine TRAPATT-Erscheinungen auftreten.
Eine Möglichkeit zur Verbesserung des Avalanche-Verhaltens ist in der bereits eingangs erwähnten DE 198 40 032 C1 be­ schrieben: dort wird der Verlauf der Dotierungskonzentration in einem vertikalen Kompensationsbauelement in vertikaler Richtung zwischen Source und Drain variabel gestaltet, so dass die maximale elektrische Feldstärke etwa in der Mitte des Kompensationsbauelementes zwischen Source und Drain er­ reicht wird und in Richtung auf die Hauptoberflächen des Halbleiterkörpers hin, also in Richtung zu Source und Drain, abfällt.
Eine andere Möglichkeit zur Verbesserung des Avalanchever­ haltens ist in der älteren Anmeldung DE 101 20 656.9 (2000 E 18358 DE) angegeben: Der Verlauf des elektrischen Feldes wird so gewählt, dass dieses in der Mitte des Kompensations­ bauelementes eine Spitze aufweist und deutlich höher ist als im übrigen Volumen des Halbleiterkörpers. Damit wird das elektrische Feld in Bereichen der Driftzone, wo keine Gene­ ration von primären Ladungsträgern auftritt, deutlich abge­ senkt, so dass auch die Erzeugung sekundärer Ladungsträger entsprechend verkleinert ist.
Eine dritte Möglichkeit zur Verbesserung des Avalanchever­ haltens besteht darin, die Neigung zu TRAPATT-Oszillationen dadurch zu reduzieren, dass der Ort der maximalen elektri­ schen Feldstärke von der Mitte der p-leitenden Kompensati­ onssäulen in deren Randbereich verlagert wird. Dadurch ver­ schiebt sich der Weg der im Avalanchefall generierten Ladungsträger tendenziell in Bereiche mit niedrigeren Feld­ stärken.
In der DE 198 40 032 C1 ist ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 be­ schrieben, bei dem in der Driftzone die Ladung eines ersten, p-dotierten Gebietes variabel ist, während die Ladung von zweiten, n-dotierten Gebieten jeweils konstant gehalten wird, oder die Ladung von den ersten Gebieten konstant ist, während die Ladung der zweiten Gebiete variiert wird. Dabei kann auch in den ersten und zweiten Gebieten die Ladung va­ riabel gestaltet sein. Außerdem kann eine Zone, in welcher eine "neutrale" Ladung vorhanden ist, vorliegen.
Es ist Aufgabe der vorliegenden Erfindung, ein Kompensati­ onsbauelement anzugeben, bei dem das Avalancheverhalten wei­ ter verbessert ist; außerdem soll ein Verfahren zum Herstel­ len eines solchen Kompensationsbauelements angegeben werden.
Diese Aufgabe wird bei einem Kompensationsbauelement bzw. Verfahren der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 bzw. 8 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Das Kompensationsbauelement ist komplementär aufgebaut: bei einer vertikalen Struktur enthalten also untere Schichten beispielsweise p-dotierte Zonen in einer sonst n-dotierten Umgebung, während obere Schichten n-dotierte Zonen in einer p-dotierten Umgebung aufweisen. Die n-dotierte Umgebung der unteren Schichten kann beispielsweise mittels epitaktischer Abscheidung einer n-dotierten Schicht hergestellt werden, in welche dann die p-dotierten Zonen mittels maskierter Bor- Implantation mit anschließender Ausdiffusion gebildet wer­ den. Die oberen Schichten werden durch Epitaxie einer p- dotierten Schicht gebildet, in welche die n-dotierten Zonen durch Phosphor-Implantation erzeugt werden. Die oberen und unteren Schichten sind dabei so angeordnet, dass sich übli­ che zusammenhängende p-dotierte Säulen in einer zusammenhän­ genden n-dotierten Driftstrecke ausbilden.
Bei einem Kompensationsbauelement treten die größten Schwan­ kungen bzw. Welligkeiten des elektrischen Feldes in den Ge­ bieten auf, in welchen die Dotierungskonzentration vertikal variiert. Dies sind in dem obigen Beispiel im oberen, näher bei Source gelegenen Bereich die n-dotierten Zonen und im unteren, näher bei Drain gelegenen Bereich die p-dotierten Zonen.
Das Querfeld verläuft beim erfindungsgemäßen Kompensations­ bauelement wie bei bestehenden Kompensationsbauelementen: Löcher werden in die p-dotierten Zonen bzw. in die p- dotierten Kompensationssäulen gedrängt, während Elektronen zu den n-dotierten Zonen gesaugt werden.
Da die Dotierungskonzentrationen vorzugsweise so gewählt sind, daß die maximale elektrische Feldstärke an der Grenze zwischen den p-dotierten Zonen in der n-dotierten Umgebung bzw. zwischen den n-dotierten Zonen in der p-dotierten Umge­ bung vorliegt, werden beide Ladungsträgerarten, nämlich die Elektronen und die Löcher in Gebiete mit niedrigerer elek­ trischer Feldstärke abgedrängt, so dass die Erzeugung sekun­ därer Ladungsträger weitgehend unterdrückt wird.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert, in deren Figur ein Schnitt durch einen Vertikal­ transistor als Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes gezeigt ist.
Das erfindungsgemäße Kompensationsbauelement weist ein n+-do­ tiertes Siliziumsubstrat 1 auf, das mit einer in einem oder in mehreren Schritten hergestellten dotierten Silizium­ schicht 2 bedeckt ist. In der Siliziumschicht 2 befindet sich eine p-dotierte Bodyzone 3, die ihrerseits ein p+- dotiertes Anschlussgebiet 4 sowie an ihrer Oberfläche eine n+-dotierte Sourcezone 5 enthält. In einer auf einer ersten Hauptoberfläche des so gebildeten Halbleiterkörpers vorgese­ henen Isolierschicht 6 aus beispielsweise Siliziumdioxid be­ findet sich eine Gateelektrode 7 aus vorzugsweise dotiertem polykristallinem Silizium. Die Sourcezone 5 und das An­ schlussgebiet 4 werden durch eine Sourceelektrode 8 aus bei­ spielsweise Aluminium kontaktiert, während auf der anderen Hauptoberfläche des Halbleiterkörpers, also auf der "Rück­ seite" des Siliziumsubstrates 1 eine Drainelektrode 9 vorge­ sehen ist.
Der so gebildete MOS-Transistor enthält als Kompensations­ bauelement in seiner Driftstrecke, die im Wesentlichen durch die Siliziumschicht 2 gebildet ist, Kompensationsgebiete 10. Diese Kompensationsgebiete 10 sind erfindungsgemäß komple­ mentär aufgebaut: dies bedeutet, dass in einem näher an der Sourceelektrode 8 liegenden Gebiet 15 n+-dotierte Zonen 11 in einer sonst p--dotierten Umgebung 12 und in einem näher an der Drainelektrode 9 liegenden Gebiet 16 p+-dotierte Zonen 13 in einer n--dotierten Umgebung 14 vorgesehen sind.
Die Herstellung dieses Kompensationsbauelementes kann in der folgenden Weise geschehen: nach einer Sockelepitaxie auf dem n+-dotierten Siliziumsubstrat zur Bildung der n--dotierten Schicht unterhalb der Zonen 13 werden drei n--Epitaxieschrit­ te (vgl. Strichpunktlinien 17) vorgenommen, wobei nach jedem einzelnen Epitaxieschritt eine maskierte Bor-Implantation erfolgt, um so die p+-dotierten Zonen 13 zu bilden. Alterna­ tiv ist es auch möglich, hier nur eine n--Epitaxie vorzuneh­ men, nach welcher dann eine Hochenergie-Implantation mit Bor erfolgt, um die Zonen 13 in der sonst n--dotierten Umgebung zu bilden.
Die n+-dotierten Zonen 11 in der sonst p--dotierten Umgebung 12 werden in analoger Weise durch einen oder ebenfalls drei p--Epitaxieschritte mit einer oder mehreren maskierten Im­ plantationen von z. B. Arsen vorgenommen.
Anstelle von drei Epitaxieschritten und nachfolgenden Im­ plantationen können selbstverständlich auch nur zwei oder mehr Epitaxieschritte und nachfolgende Implantationen vorge­ nommen werden, um so die n+- bzw. p+-dotierten Zonen 11 bzw. 13 durch Implantation in der durch Epitaxie hergestellten p-- Umgebung 12 bzw. n--dotierten Umgebung 14 zu bilden. Auch können für die Implantationen außer Bor und Phosphor andere geeignete p- bzw. n-Dotierstoffe eingesetzt werden.
Bei einem Kompensationsbauelement in Vertikalstruktur können die Kompensationsgebiete 10 als Streifen oder in einem he­ xagonalen Raster oder einem rechteckförmigen Raster oder ei­ nem quadratischen Raster oder in sonstiger Gestaltung ange­ ordnet sein.
Wesentlich an dem erfindungsgemäßen Kompensationsbauelement ist, wie bereits mehrfach erwähnt wurde, die komplementäre Gestaltung der Kompensationsgebiete 10. Diese Kompensations­ gebiete 10 sind so dotiert, dass im oberen Gebiet 15 n+-do­ tierte Zonen 11 in einer p--dotierten Umgebung 12 und im un­ teren Gebiet 16 p+-dotierte Zonen 13 in einer n--dotierten Umgebung 14 liegen und das maximale elektrische Feld an der Grenze zwischen den Gebieten 15 und 16 liegt und dort vor­ zugsweise an der Grenze zwischen den Gebieten 12 und 14. Da­ durch werden die Ladungsträger von beiden Leitungstypen je­ weils in ein Gebiet niedrigerer Feldstärke abgedrängt, wo­ durch die Erzeugung sekundärer Ladungsträger weitgehend un­ terdrückt wird. Durch die Unterdrückung der Erzeugung von sekundären Ladungsträgern wird, da TRAPATT-Oszillationen praktisch nicht mehr entstehen, das Avalancheverhalten er­ heblich verbessert.

Claims (8)

1. Kompensationsbauelement aus einem mit einer ersten (8) und einer zweiten (9) Elektrode versehenen Halbleiterkörper (1, 2), in welchem mindestens in einer zwischen den beiden Elek­ troden (8, 9) vorgesehenen Driftzone (2) Bereiche des einen Leitungstyps und Bereiche des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps angeordnet sind, wobei in ei­ nem näher bei der ersten Elektrode (8) gelegenen Gebiet (15) höher dotierte Zonen (11) des einen Leitungstyps in eine schwächer dotierte Umgebung (12) des anderen Leitungstyps und in einem näher bei der zweiten Elektrode (9) gelegenen Gebiet (16) höher dotierte Zonen (13) des anderen Leitungstyps in eine schwächer dotierte Umgebung (14) des einen Leitungstyps eingelagert sind, dadurch gekennzeichnet, dass die Driftzone (2) komplementär aufgebaut ist, so dass in der Richtung zwischen den beiden Elektroden (8, 9) eine höher dotierte Zone (11) des einen Leitungstyps an eine schwächer dotierte Umgebung (14) des einen Leitungstyps und eine schwä­ cher dotierte Umgebung (12) des anderen Leitungstyps an eine höher dotierte Zone (13) des anderen Leitungstyps angrenzen.
2. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die durch die Gebiete (11, 13) und deren Umgebungen (12, 14) gebildeten Kompensationsgebiete (10) so angeordnet sind, dass zusammenhängende Kompensationssäulen (12, 13) des ande­ ren Leitungstyps in der sonst mit einem Dotierstoff des einen Leitungstyps dotierten Driftzone (2) entstehen.
3. Kompensationsbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die Kompensationsgebiete in einem streifenförmigen, he­ xagonalen, rechteckförmigen oder quadratischen Raster ange­ ordnet sind.
4. Kompensationsbauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Kompensationsgebiete so hoch dotiert sind, dass eine maximale elektrische Feldstärke an der Grenze zwischen dem näher bei der ersten Elektrode (8) gelegenen Gebiet (15) und dem näher bei der zweiten Elektrode (9) gelegenen Gebiet (16) auftritt.
5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der eine Leitungstyp der n-Leitungstyp ist.
6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass es eine Vertikalstruktur aufweist.
7. Kompensationsbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass es ein MOS-Transistor ist.
8. Verfahren zum Herstellen eines Kompensationsbauelementes aus einem mit einer ersten (8) und einer zweiten (9) Elektro­ de versehenen Halbleiterkörper (1, 2), in welchem mindestens in einer zwischen den beiden Elektroden (8, 9) vorgesehenen Driftzone (2) Bereiche des einen Leitungstyps und Bereiche des anderen, zum einen Leitungstyp entgegengesetzten Leitung­ styps angeordnet sind, wobei in einem näher bei der ersten Elektrode (8) gelegenen Gebiet (15) höher dotierte Zonen (11) des einen Leitungstyps in eine schwächer dotierte Umgebung (12) des anderen Leitungstyps und in einem näher bei der zweiten Elektrode (9) gelegenen Gebiet (16) höher dotierte Zonen (13) des anderen Leitungstyps in eine schwächer dotier­ te Umgebung (14) des einen Leitungstyps eingelagert sind, dadurch gekennzeichnet, dass die Driftzone (2) komplementär aufgebaut wird, indem die Kompensationsgebiete des einen und anderen Leitungstyps durch eine Einfach- oder Mehrfach-Epitaxie des anderen Lei­ tungstyps mit jeweils anschließender Implantation von Dotier­ stoff des einen Leitungstyps so gebildet werden, dass in der Richtung zwischen den beiden Elektroden (8, 9) eine höher do­ tierte Zone (11) des einen Leitungstyps an eine schwächer do­ tierte Umgebung (14) des einen Leitungstyps und eine schwä­ cher dotierte Umgebung (12) des anderen Leitungstyps an eine höher dotierte Zone (13) des anderen Leitungstyps angrenzen.
DE10130158A 2001-06-22 2001-06-22 Kompensationsbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE10130158C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10130158A DE10130158C2 (de) 2001-06-22 2001-06-22 Kompensationsbauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10130158A DE10130158C2 (de) 2001-06-22 2001-06-22 Kompensationsbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10130158A1 DE10130158A1 (de) 2003-01-09
DE10130158C2 true DE10130158C2 (de) 2003-06-05

Family

ID=7689084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10130158A Expired - Fee Related DE10130158C2 (de) 2001-06-22 2001-06-22 Kompensationsbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10130158C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047054B4 (de) * 2005-09-30 2008-04-03 Infineon Technologies Austria Ag Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
US8101997B2 (en) 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu

Also Published As

Publication number Publication date
DE10130158A1 (de) 2003-01-09

Similar Documents

Publication Publication Date Title
DE2853736C2 (de) Feldeffektanordnung
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10361136B4 (de) Halbleiterdiode und IGBT
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10132136C1 (de) Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102008023471A1 (de) Halbleiterbauelement
DE10120656C2 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102006046844B4 (de) Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements
DE10360574B4 (de) Leistungshalbleiterbauelement mit sanftem Abschaltverhalten
DE10130158C2 (de) Kompensationsbauelement und Verfahren zu dessen Herstellung
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee