DE10205345A1 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE10205345A1 DE10205345A1 DE10205345A DE10205345A DE10205345A1 DE 10205345 A1 DE10205345 A1 DE 10205345A1 DE 10205345 A DE10205345 A DE 10205345A DE 10205345 A DE10205345 A DE 10205345A DE 10205345 A1 DE10205345 A1 DE 10205345A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- semiconductor
- conductivity types
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 230000015556 catabolic process Effects 0.000 claims abstract description 126
- 230000002265 prevention Effects 0.000 claims abstract description 58
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 230000007704 transition Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 261
- 238000000926 separation method Methods 0.000 description 39
- 239000002019 doping agent Substances 0.000 description 15
- 239000002800 charge carrier Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 241001212789 Dynamis Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (28)
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind; wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001033408A JP4764974B2 (ja) | 2000-02-09 | 2001-02-09 | 半導体装置 |
JP2001-033408 | 2001-02-09 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE10205345A1 true DE10205345A1 (de) | 2002-08-14 |
DE10205345B4 DE10205345B4 (de) | 2007-09-06 |
DE10205345B9 DE10205345B9 (de) | 2007-12-20 |
Family
ID=18897161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10205345A Expired - Lifetime DE10205345B9 (de) | 2001-02-09 | 2002-02-08 | Halbleiterbauelement |
Country Status (2)
Country | Link |
---|---|
US (2) | US6674126B2 (de) |
DE (1) | DE10205345B9 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007033839A1 (de) * | 2007-07-18 | 2009-01-22 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0011428D0 (en) * | 2000-05-12 | 2000-06-28 | Central Research Lab Ltd | Method of forming a fluid tight seal |
KR100393201B1 (ko) * | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
CN1331238C (zh) * | 2001-09-19 | 2007-08-08 | 株式会社东芝 | 半导体装置及其制造方法 |
JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7079829B2 (en) * | 2002-11-15 | 2006-07-18 | Matsushita Electric Industrial Co, Ltd. | Semiconductor differential circuit, oscillation apparatus, switching apparatus, amplifying apparatus, mixer apparatus and circuit apparatus using same, and semiconductor differential circuit placement method |
JP3634848B2 (ja) * | 2003-01-07 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
US6836020B2 (en) * | 2003-01-22 | 2004-12-28 | The Board Of Trustees Of The Leland Stanford Junior University | Electrical through wafer interconnects |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
JP4889072B2 (ja) * | 2003-12-19 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
JP4832731B2 (ja) * | 2004-07-07 | 2011-12-07 | 株式会社東芝 | 電力用半導体装置 |
JP4967236B2 (ja) * | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
US7135740B2 (en) * | 2004-09-27 | 2006-11-14 | Teledyne Licensing, Llc | High voltage FET switch with conductivity modulation |
US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
TWI278090B (en) * | 2004-10-21 | 2007-04-01 | Int Rectifier Corp | Solderable top metal for SiC device |
JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
US20060197153A1 (en) * | 2005-02-23 | 2006-09-07 | Chih-Feng Huang | Vertical transistor with field region structure |
US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
JP2006269720A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体素子及びその製造方法 |
EP1710843B1 (de) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integriertes Leistungsbauelement |
US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
US7582929B2 (en) | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
JP5015488B2 (ja) * | 2005-09-07 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN101273445B (zh) * | 2005-09-28 | 2012-07-25 | 大见忠弘 | 可控气氛的接合装置、接合方法及电子装置 |
US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
US7554137B2 (en) * | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
WO2008016619A1 (en) * | 2006-07-31 | 2008-02-07 | Vishay-Siliconix | Molybdenum barrier metal for sic schottky diode and process of manufacture |
DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
JP2008177328A (ja) * | 2007-01-18 | 2008-07-31 | Denso Corp | 半導体装置およびその製造方法 |
US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
DE102007034802B8 (de) * | 2007-03-26 | 2012-11-29 | X-Fab Semiconductor Foundries Ag | Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur |
JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8581345B2 (en) * | 2007-06-05 | 2013-11-12 | Stmicroelectronics S.R.L. | Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same |
ITTO20070392A1 (it) * | 2007-06-05 | 2008-12-06 | St Microelectronics Srl | Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
JP5298488B2 (ja) | 2007-09-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置 |
JP4265684B1 (ja) * | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP5491723B2 (ja) * | 2008-11-20 | 2014-05-14 | 株式会社東芝 | 電力用半導体装置 |
JP5571306B2 (ja) * | 2008-12-17 | 2014-08-13 | ローム株式会社 | 半導体装置 |
IT1392577B1 (it) | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
US8232603B2 (en) * | 2009-03-19 | 2012-07-31 | International Business Machines Corporation | Gated diode structure and method including relaxed liner |
JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
US9312330B2 (en) * | 2009-07-15 | 2016-04-12 | Fuji Electric Co., Ltd. | Super-junction semiconductor device |
JP5543758B2 (ja) * | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012074441A (ja) | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
JP5664142B2 (ja) * | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
TWI407568B (zh) * | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
US9490372B2 (en) | 2011-01-21 | 2016-11-08 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device termination and structure therefor |
TWI463661B (zh) * | 2011-03-16 | 2014-12-01 | Richtek Technology Corp | 高壓元件及其製造方法 |
JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN110010671B (zh) * | 2011-04-27 | 2022-04-29 | 飞兆半导体公司 | 功率器件及其制造方法 |
JP2013069786A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
JP5504235B2 (ja) * | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
US9112026B2 (en) | 2012-10-17 | 2015-08-18 | Semiconductor Components Industries, Llc | Semiconductor devices and method of making the same |
US9184277B2 (en) | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
CN105103298B (zh) * | 2013-03-31 | 2019-01-01 | 新电元工业株式会社 | 半导体装置 |
US9343528B2 (en) | 2014-04-10 | 2016-05-17 | Semiconductor Components Industries, Llc | Process of forming an electronic device having a termination region including an insulating region |
US9324784B2 (en) | 2014-04-10 | 2016-04-26 | Semiconductor Components Industries, Llc | Electronic device having a termination region including an insulating region |
JP6369173B2 (ja) * | 2014-04-17 | 2018-08-08 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
JP6324805B2 (ja) | 2014-05-19 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2016002963A1 (ja) * | 2014-07-04 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
JP6413467B2 (ja) * | 2014-08-19 | 2018-10-31 | 富士電機株式会社 | 半導体装置 |
JP6534813B2 (ja) * | 2015-01-08 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
TWI613812B (zh) * | 2015-12-18 | 2018-02-01 | 敦南科技股份有限公司 | 超接面半導體元件 |
JP6747195B2 (ja) * | 2016-09-08 | 2020-08-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6844228B2 (ja) * | 2016-12-02 | 2021-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10002920B1 (en) | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
JP6870516B2 (ja) | 2017-07-18 | 2021-05-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
KR102660669B1 (ko) * | 2019-02-28 | 2024-04-25 | 주식회사 디비하이텍 | 수퍼 정션 반도체 장치 및 이의 제조 방법 |
JP2022082244A (ja) * | 2020-11-20 | 2022-06-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
DE59707158D1 (de) * | 1996-02-05 | 2002-06-06 | Infineon Technologies Ag | Durch feldeffekt steuerbares halbleiterbauelement |
JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
EP1363332B1 (de) * | 2001-02-21 | 2016-10-12 | Mitsubishi Denki Kabushiki Kaisha | Halbleiterbauelement und verfahren zu seiner herstellung |
-
2002
- 2002-02-08 DE DE10205345A patent/DE10205345B9/de not_active Expired - Lifetime
- 2002-02-11 US US10/073,671 patent/US6674126B2/en not_active Expired - Lifetime
-
2003
- 2003-10-03 US US10/678,941 patent/US6903418B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007033839A1 (de) * | 2007-07-18 | 2009-01-22 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
US8541839B2 (en) | 2007-07-18 | 2013-09-24 | Infineon Technologies Austria Ag | Semiconductor component and method for producing it |
DE102007033839B4 (de) * | 2007-07-18 | 2015-04-09 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
US20040065921A1 (en) | 2004-04-08 |
DE10205345B9 (de) | 2007-12-20 |
US6903418B2 (en) | 2005-06-07 |
DE10205345B4 (de) | 2007-09-06 |
US20020167020A1 (en) | 2002-11-14 |
US6674126B2 (en) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10205345B9 (de) | Halbleiterbauelement | |
DE10106006B4 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10041344B4 (de) | SJ-Halbleitervorrichtung | |
DE10303335B4 (de) | Halbleiterbauteil | |
DE19954352B4 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
EP1114466B1 (de) | Hochspannungs-halbleiterbauelement | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10211688B4 (de) | Halbleiterbauelement | |
DE10120030B4 (de) | Lateralhalbleiterbauelement | |
DE10052149B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE112014001838B4 (de) | Halbleitervorrichtung mit zwei Schottky-Übergängen | |
DE69636913T2 (de) | Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE10133543B4 (de) | Bidirektionales Halbleiterbauelement | |
DE112016006380B4 (de) | Halbleiterbauelement | |
DE10112463A1 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102005014714A1 (de) | Halbleitervorrichtung mit isoliertem Gate | |
DE102006055131A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE10153739A1 (de) | Halbleiterbauelement | |
DE102017127848A1 (de) | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur | |
DE112014006692B4 (de) | Halbleiteranordnung | |
DE102004041198A1 (de) | Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE19707513A1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8397 | Reprint of erroneous patent document | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R082 | Change of representative |
Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE Effective date: 20110826 |
|
R084 | Declaration of willingness to licence | ||
R071 | Expiry of right |