DE69636913T2 - Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE69636913T2
DE69636913T2 DE69636913T DE69636913T DE69636913T2 DE 69636913 T2 DE69636913 T2 DE 69636913T2 DE 69636913 T DE69636913 T DE 69636913T DE 69636913 T DE69636913 T DE 69636913T DE 69636913 T2 DE69636913 T2 DE 69636913T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
layers
emitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69636913T
Other languages
English (en)
Other versions
DE69636913D1 (de
Inventor
Hideki Chiyoda-ku Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE69636913D1 publication Critical patent/DE69636913D1/de
Application granted granted Critical
Publication of DE69636913T2 publication Critical patent/DE69636913T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Thyristors (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung bzw. -anordnung mit isoliertem Gate und ein Verfahren zum Herstellen derselben. Genauer betrifft die vorliegende Erfindung einen Anordnungsaufbau, bei welchem ein parasitärer Transistor eines Bipolartransistor mit isoliertem Gate, welcher ein Graben-MOS-Gate aufweist, nicht leicht ein- bzw. durchschaltet, sodass ein sicherer Betriebsbereich (nachstehend "SOA" – safe operating area) groß ist, und betrifft auch ein Verfahren zum Herstellen desselben.
  • 26 ist eine Teilschnittansicht einer herkömmlichen Halbleiteranordnung mit isoliertem Gate. Als ein Beispiel wird ein Bipolartransistor mit isoliertem Gate (nachstehend "IGBT"), speziell ein IGBT mit einem Grabengateaufbau beschrieben werden (ein IGBT mit einem Grabengateaufbau wird nachstehend als ein "U-IGBT" bezeichnet werden).
  • In den vergangenen Jahren sind in Spannungsschwingkreisen, die als Hochfrequenzumsetzer, Allzweck-Umsetzer, AC-Servo, Klimaanlage, etc. dienen, sehr oft IGBTs in verschiedenen Vorrichtungen wie etwa einem intelligenten Leistungsmodul, das eine veränderliche Drehzahl eines Dreiphasenmotors steuert, eingesetzt worden, um den Energieverbrauch, die Größe und das Gewicht von elektrischen Haushaltsgeräten zu verringern. Während eine Schaltcharakteristik, eine Sättigungsspannung und ein SOA bei IGBTs, d.h. Schlüsselvorrichtungen in diesen verschiedenen Geräten, gegeneinander abgewogen werden müssen, werden IGBTs mit einer besseren Schaltcharakteristik, einer niedrigen Sättigungsspannung und einem großen SOA verlangt.
  • In 26 bezeichnet 1 eine P+-Kollektorschicht, 2 eine N–-Schicht, 3 eine P-Basisschicht, 4 N+-Emitterregionen, 5 Gräben, 6 Gateisolationsfilme, 7 Gateelektroden, 8 einen Zwischenschichtisolationsfilm, 9 eine N+-Pufferschicht, 10 eine Emitterelektrode, 11 eine Kollektorelektrode und 12 Kanalregionen.
  • Als nächstes wird eine Betriebsweise eines IGBT beschrieben werden.
  • Wenn über die Emitterelektrode 10 und die Kollektorelektrode 11 eine vorbestimmte Kollektorspannung VCE angelegt wird und über die Emitterelektrode 10 und die Gateelektroden 7 eine vorbestimmte Gatespannung VGE angelegt wird, kehren sich, wenn die Gates eingeschaltet werden, die Kanalregionen 12 in den N-Typ um, wodurch Kanäle gebildet werden. Durch diese Kanäle werden Elektronen aus der Emitterelektrode 10 in die N–-Schicht 2 injiziert. Injizierte Elektronen legen eine Vorspannung in Durchlassrichtung über die P+-Kollektorschicht 1 und die N–-Schicht 2 an, sodass Löcher aus der Kollektorelektrode 11 durch die P+-Kollektorschicht 1 und die N+-Pufferschicht 9 in die N–-Schicht 2 injiziert werden. Die Leitfähigkeit wird demzufolge geändert und der Widerstand der N–-Schicht 2 wird in hohem Ausmaß vermindert, sodass sich eine Stromkapazität des IGBT erhöht. Ein Spannungsabfall zwischen Kollektor und Emitter in dem IGBT während diesen Zustands (ON-Zustand) definiert eine ON-Spannung (VCE(sat)).
  • Um den IGBT von einem ON-Zustand in einen OFF-Zustand zu ändern, wird, die über die Emitterelektrode 10 und die Gateelektroden 7 angelegte Gatespannung VGE auf 0 V geändert oder wird über die Emitterelektrode 10 und die Gateelektroden 7 eine umgekehrte Vorspannung angelegt, wodurch die Gates sperren. Im Ergebnis kehren die in den N-Typ umgekehrten Kanalregionen 12 in den P-Typ zurück, sodass eine Injektion von Elektronen aus der Emitterelektrode 10 endet. In der N–-Schicht 2 aufgespeicherte Elektronen und Löcher fließen dann in die Kollektorelektrode 11 bzw. die Emitterelektrode 10 oder rekombinieren miteinander so, dass sie sich neutralisieren.
  • Die ON-Spannung des IGBT wird primär durch einen substanziellen Widerstand der N–-Schicht 2 bestimmt, der erforderlich ist, um eine Durchbruchspannung zu halten. Einer der Faktoren, die den Materialwiderstand bestimmen, ist eine Fähigkeit eines den IBGT ausbildenden MOSFET, Elektronen zuzuführen.
  • Bei einem U-IGBT, bei welchem enge und tiefe Nuten (Gräben) in einer Oberfläche eines Chips ausgebildet sind und MOSFETs in Seitenwänden der Gräben ausgebildet sind, wird die Fähigkeit der MOSFETs, Elektronen zuzuführen, durch weitestmögliches Reduzieren von Abständen zwischen Einheitszellen verbessert.
  • Im Allgemeinen ist ein Abschalt-Stromwert unter einer angelegten hohen Spannung eine wichtige elektrische Eigenschaft eines IGBT. Es ist daher vorzuziehen, einen höchstmöglichen Abschalt-Stromwert sicherzustellen. Je besser diese elektrische Eigenschaft ist, um so größer wird ein sicherer Betriebsbereich unter umgekehrter Vorspannung (nachstehend "RBSOA" – reverse bias safe operating area).
  • Wie indessen aus 26, die den Aufbau des U-IGBT zeigt, klar verstanden werden kann, beinhaltet der U-IGBT einen parasitären Bipolartransistor, der durch die N+-Emitterregionen 4, die P-Basisschicht 3 und die N–-Schicht 2 ausgebildet wird.
  • Wenn der parasitäre Bipolartransistor durchschaltet, kann die Gatespannung VGE allein einen in dem U-IGBT fließenden Strom nicht mehr steuern, wodurch der U-IGBT zerstört wird. Daher sind als Maßname zur Vergrößerung des RBSOA verschiedene Vorrichtungsstrukturen vorgeschlagen worden, in denen die Zellengröße klein ist, wobei eine Grabengatestruktur verwendet wird, sodass der parasitäre Bipolartransistor nicht leicht durchschaltet.
  • 27 ist eine Teilschnittansicht, welche ein Beispiel einer herkömmlichen Halbleiteranordnung mit isoliertem Gate zeigt, die in der japanischen Offenlegungsschrift Nr. 60-253275 beschrieben ist.
  • In 27 ist ein Halbleitersubstrat mit 13, eine erste Hauptoberfläche des Halbleitersubstrats mit 14, und P+-Regionen mit 15 bezeichnet. Die anderen Bezugszeichen sind den in 24 verwendeten gleich. Die P+-Regionen 15 der N+-Emitterregionen 4 sind einfach deshalb angeordnet, um einen besseren Kontakt mit der Emitterelektrode 10 sicherzustellen. Die Störstellenkonzentration der P+-Regionen 15 ist niedriger als diejenige der N+-Emitterregionen.
  • Wenn bei dieser herkömmlichen Halbleiteranordnung mit isoliertem Gate die gleiche Maske als eine Maske zum Ausbilden der N+-Emitterregionen 4 und eine Maske zum Ausbilden der V-förmigen Gateelektroden 7 verwendet wird, wird eine Ausrichtung der Masken unnötig und werden Abstände zwischen Zellen reduziert. Nachdem jedoch die Gateelektroden 7 von der ersten Hauptoberfläche 14 des Halbleitersubstrat 13 hervorragen, müssen, um sicherzustellen, dass die N+-Emitterregionen 4 die P+-Regionen 15 kontaktieren, und gleichzeitig eine Anordnung des Zwischenschichtisolationsfilm 8 über der Emitterelektrode 10 und den Gateelektroden 7 zuzulassen, die N+-Emitterregionen 4 groß mit einem zusätzlichen Rand ausgebildet werden, wenn Masken während Ausbildung des Zwischenschichtisolationsfilm 8 ausgerichtet werden. Dies wirkt als ein Hindernis bezüglich eines Aufwand zur Reduzierung der Abstände zwischen den Zellen.
  • 28 ist eine schematische Darstellung, welche einen Kontaktrand bei der herkömmlichen Technik zeigt.
  • In 28 sind die Gateelektroden 7 eher Elektroden vom Grabentyp denn V-förmige Elektroden. 28 zeigt zusätzliche Bereiche, welche erforderlich sind, damit die N+-Emitterregionen 4 mit einer Fehlausrichtung der Masken zurechtkommen (d.h., Gate-Kontaktränder).
  • 29 ist eine Teilschnittansicht, welche ein Beispiel einer herkömmlichen Halbleiteranordnung mit isoliertem Gate zeigt, die in US-Patent Nr. 5,034,785 beschrieben ist. Die Abstände zwischen Zellen sind in der dargestellten Anordnung kürzer, da die dargestellte Anordnung keine Gate-Kontaktränder verwendet, die bei der herkömmlichen Technik gemäß 28 verwendet werden.
  • Die in 29 gezeigte Anordnung bzw. Vorrichtung ist ein DMOS-Leistungstransistor und enthält ein Gate einer Grabenstruktur. Die Gateelektroden 7 weisen eine Oberfläche auf, die von der Hauptoberfläche 14 des Halbleitersubstrats 13 zurückgesetzt ist. Mit 16 ist eine Sourceelektrode bezeichnet.
  • In dem dargestellten Aufbau sind die Oberflächen der Gateelektroden 7 von der Hauptoberfläche 14 des Halbleitersubstrats 13 zurückgesetzt. Dies macht eine Maske zur Ausbildung der Gateelektroden 7 entbehrlich und macht es auch entbehrlich, dass die Sourceelektrode einen Rand zur Ausrichtung der Masken aufweist. Daher ist es möglich, den Grabenabstand bzw. die Grabenteilung zu reduzieren.
  • Es ist jedoch erforderlich, die N+-Sourceregion 16 so auszubilden, dass sie tiefer als die Oberfläche der Gateelektroden 7 ist. Die N+-Sourceregion 16 neigt daher dazu, tiefer zu sein. Nachdem die N+-Sourceregion 16 in den meisten Fällen durch Diffusion ausgebildet wird, wird dann, wenn die N+-Sourceregion 16 tief diffundiert wird, die N+-Sourceregion 16 breit diffundiert. Dies vergrößert die Grabenteilung.
  • 30 ist eine schematische Darstellung, welche eine Seitendiffusion bei der herkömmlichen Struktur zeigt. Die dargestellte Anordnung ist ein IGBT.
  • In 30 sind, um sicherzustellen, dass die Oberflächen der Gateelektroden 7 von den Oberflächen der N+-Emitterregionen 4 zurückgesetzt sind, die N+-Emitterregionen 4 tiefer ausgebildet und ist daher eine Seitendiffusion der N+-Emitterregionen 4 groß. Daher muss, damit eine freiliegende Oberfläche der P-Basisschicht 3 und die Oberflächen der N+-Emitterregionen 4 an der Emitterelektrode 10 miteinander kontaktieren, die Grabenteilung groß ausgebildet werden. Dies ermöglicht es dem parasitären Transistor, leicht durchzuschalten.
  • Ein anderer Wert, der mit dem SOA eines Elements in Bezug steht, ist der Sättigungsstrom IC(sat).
  • Der Wert eines Stroms, der in einem IGBT als Reaktion auf eine bestimmte angelegte Gatespannung fließt, wird als IC(sat) ausgedrückt. Falls der Wert IC(sat) zu groß ist, schaltet der parasitäre Transistor leicht durch, was wiederum den IGBT zerstört.
  • Weitere Informationen über den Stand der Technik können in Proceedings of the International Symposium on Power Semiconductor Devices, "600V Trench IGBT in Comparison with Planar IGBT Performance," 31. Mai 1994, Davos, Schweiz, Seiten 411-416 gefunden werden, wo die Entwicklung einer Verarbeitung eines großflächigen Graben-MOS wie auch eines Graben IGBT diskutiert werden, wie in 31 beispielhaft dargestellt.
  • JP-A-1198076 offenbart eine Halbleiteranordnung zur Sicherstellung einer Erhöhung einer Latch-up-Fließgrenze durch Ausbilden eines Grabens, um eine Basis eines ersten Leitfähigkeitstyps auf der Sourceseite eines IGBT einer vertikalen Grabenstruktur zu reduzieren, und Ausbilden einer Sourceelektrode, die sich so weit wie der Grabengrund erstreckt, oder Installieren einer Diffusionsregion des ersten Leitfähigkeitstyps mit hoher Störstellenkonzentration anstelle des Grabens. Bei dieser Halbleiteranordnung ist die sourceseitige Oberfläche eines IGBT einer vertikalen Grabenstruktur abgeflacht und ist die sourceseitige Oberfläche mit Ausnahme der freiliegenden Region einer P+-Basisschicht mit einem Resistfilm bedeckt. Durch Verwenden des Resistfilms als eine Maske wird ein zweiter Graben gegraben und wird die Region der Oberflächenseite der P+-Basisschicht abrasiert. Der Resistfilm wird beseitigt, und eine Sourceelektrode, die sich so weit wie die Seitenfläche und die Bodenfläche des zweiten Grabens ausdehnt, wird ausgebildet. Eine Drainelektrode wird ausgebildet, und Polysilizium wird in dem zweiten Graben vergraben, um eine Halbleiteranordnung fertigzustellen. Eine P+ +-Diffusionsregion hoher Konzentration, die einen niedrigen Widerstand aufweist, wird anstelle des Grabens installiert, und die Reihenwiderstandskomponente zwischen der P+-Basisschicht und der Sourceelektrode wird verkleinert. Hierdurch kann die Latch-up-Fließgrenze verbessert werden.
  • EP 0 485 059 A2 betrifft eine Halbleiteranordnung mit einer Pin-Diode, welche eine hohe Durchbruchspannung aufweist. Eine p-Emitterschicht 2 ist in einem Oberflächenabschnitt einer N–-Basisschicht 1 eines hohen Widerstands ausgebildet. P+P+-Kontaktschichten 2b und N+-Stromblockierschichten 6 sind in einem vorher festgelegten Flächenverhältnis in dem Oberflächenbereich der p-Emitterschicht ausgebildet. Eine Kathodenelektrode 4 ist im Kontakt mit der Kontaktschicht 2b wie auch der Stromblockierschicht 6 des pn-Sperrschichtdiodenabschnitts ausgebildet. Mit diesem Kathodenaufbau kann die Elektroneninjektion in dem ON-Zustand unterdrückt werden, um die Trägerkonzentration eines Abschnitts der auf der Kathodenseite liegenden n--Basisschicht 1 zu reduzieren, und die zu der Zeit einer umgekehrten Erholung verursachte Wirkung eines parasitären Transistors kann durch Vorsehen der Stromblockierschicht 6 unterdrückt werden.
  • EP 0 633 611 A1 offenbart einen Bipolartransistor mit isoliertem Gate, der einen Halbleiterkörper bzw. -body mit einer ersten Region eines einen Leitfähigkeitstyps, einer zweiten Region des entgegengesetzten Leitfähigkeitstyps, einer dritten Region des einen Leitfähigkeitstyps, die von der ersten Region durch die zweite Region getrennt ist, und wenigstens einer Injektorregion zum Injizieren von Ladungsträgern des entgegengesetzten Leitfähigkeitstyps in die erste Region aufweist. Der Leitungskanalbereich, der an das isolierte Gate angrenzt, weist einen ersten und einen zweiten subsidiären Bereich zum Bereitstellen eines jeweiligen ersten und zweiten subsidiären Leitungskanals auf. Der zweite subsidiäre Bereich ist von der dritten Region beabstandet und ist niedriger dotiert als der erste subsidiäre Leitungskanalbereich, um dann, wenn der injizierte Stromtyp entgegengesetzter Leitfähigkeit einen gegebenen Wert erreicht, bewirkt, dass der pn-Übergang zwischen dem zweiten subsidiären Kanal und der zweiten Region eine Vorspannung in Durchlassrichtung annimmt, was bewirkt, dass der durch den zweiten subsidiären Kanal, die zweite Region und die ersten Region ausgebildete Bipolartransistor leitet, um mit der wenigstens einen Injektorregion einen Thyristorvorgang einzuleiten, der nach Entfernen des Leitungskanals verschwindet.
  • "500-V n-Channel Insulated-Gate Bipolar Transistor with a Trench Gate Structure" von H.-R. Chang und B. Jayant Baliga, IEEE transactions on electron devices 36 (1989) September, Nr. 9-I, New York, USA, beschreibt einen verbesserten IGBT mit einer Grabengatestruktur, der einen niedrigen Spannungsabfall in Durchlassrichtung von 1,2 V bei einer Leitungsstromdichte in Durchlassrichtung von 200 A/cm2 zeigt. Der Aufbau dieser Anordnung wurde unter Verwendung eines Selbstausrichtungsprozesses hergestellt, der nahe beabstandete vertikale Grabengates mit einer Einheitszelle von 6 μm erlaubt. Dies ermöglicht eine Erhöhung der Kanaldichte um das Fünffache und eine Beseitigung des parasitären JFET-Effekts, wodurch der Spannungsabfall in Durchlassrichtung signifikant reduziert wird.
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung mit isoliertem Gate zu schaffen, die einen Anordnungsaufbau aufweist, bei welchem ein parasitärer Transistor nicht leicht durchschaltet und daher die SOA verbessert ist, sowie ein Verfahren zur Herstellung einer solchen Anordnung.
  • Um diese und andere nachstehend genannten Aufgaben zu lösen, stellt die vorliegende Erfindung eine Halbleiteranordnung mit isoliertem Gate bereit, wie sie in dem unabhängigen Anspruch 1 definiert ist, wie auch ein Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gate, wie sie in Anspruch 4 definiert ist. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die Erfindung, wie sie beansprucht wird, beruht unter anderem auf dem nachstehend beschriebenen technischen Hintergrund.
  • Eine beispielhafte Halbleiteranordnung mit isoliertem Gate kann aufweisen: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv auf einem Abschnitt einer Oberfläche der dritten Halbleiterschicht angeordnet ist; eine nutförmige Innenwand, die wenigstens eine zählt und die eine Öffnung definiert, die sich in einer Oberfläche der vierten Halbleiterschicht so öffnet, dass sie sich in einer Richtung entlang der Oberfläche der vierten Halbleiterschicht erstreckt, wobei sich die nutförmige Innenwand entlang einer Tiefenrichtung hiervon von der Oberfläche der vierten Halbleiterschicht zu der zweiten Halbleiterschicht erstreckt; eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf den Oberflächen der dritten und der vierten Halbleiterschicht so angeordnet ist, dass sie sich über die dritte und die vierte Halbleiterschicht erstreckt, wobei eine Verbindungs- bzw. Übergangsstelle zwischen der fünften Halbleiterschicht und der vierten Halbleiterschicht einer Oberfläche ausgesetzt ist, wobei eine Bodenfläche der fünften Halbleiterschicht in einer seichteren Lage als eine Bodenfläche der vierten Halbleiterschicht angeordnet ist, wobei die fünfte Halbleiterschicht eine höhere Störstellenkonzentration als die vierte Halbleiterschicht aufweist; einen Isolationsfilm, der die Innenwand und eine Oberfläche der vierten Halbleiterschicht, die sich an die Innenwand anschließt und sich in der Umgebung der Öffnung befindet, bedeckt; eine Steuerelektrode, die auf einer Oberfläche der Innenwand über den Isolationsfilm so angeordnet ist, dass sie eine zurückgesetzte Oberfläche aufweist, die von einer Oberfläche eines die Oberfläche der vierten Halbleiterschicht bedeckenden Abschnitts des Isolationsfilms zurückgesetzt ist; eine erste Hauptelektrode, die auf den Oberflächen der vierten und der fünften Halbleiterschicht angeordnet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  • Die beispielhafte Halbleiteranordnung mit isoliertem Gate kann eine Mehrzahl von nutförmigen Innenwänden aufweisen, und eine freiliegende Oberfläche der fünften Halbleiterschicht zwischen zwei aneinandergrenzenden der nutförmigen Innenwände kann sich entlang den nutförmigen Innenwänden erstrecken.
  • Bei der beispielhaften Halbleiteranordnung mit isoliertem Gate des zweiten Gesichtspunkts kann die freiliegende Oberfläche der fünften Halbleiterschicht eine verstreute Konfiguration aufweisen.
  • Eine andere beispielhafte Halbleiteranordnung mit isoliertem Gate kann aufweisen: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv auf einem Abschnitt einer Oberfläche der dritten Halbleiterschicht angeordnet ist; nutförmige Innenwände mehrfacher Zahl, wobei jede derselben eine Öffnung definiert, die sich in einer Oberfläche der vierten Halbleiterschicht so öffnet, dass sie sich in einer Richtung entlang der Oberfläche der vierten Halbleiterschicht erstreckt, wobei sich die nutförmigen Innenwände entlang einer Tiefenrichtung hiervon von der Oberfläche der vierten Halbleiterschicht zu der zweiten Halbleiterschicht erstrecken; eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf den Oberflächen der dritten und der vierten Halbleiterschicht, die zwischen zwei benachbarten der nutförmigen Innenwände vorliegen, so angeordnet ist, dass sie sich über die dritte und die vierte Halbleiterschicht erstreckt, wobei eine Verbindungs- bzw. Übergangsstelle zwischen der fünften Halbleiterschicht und der vierten Halbleiterschicht einer Oberfläche ausgesetzt ist; wobei die fünfte Halbleiterschicht eine höhere Störstellenkonzentration als die vierte Halbleiterschicht aufweist; einen Isolationsfilm, der die nutförmigen Innenwände, einen Abschnitt einer Oberfläche der vierten Halbleiterschicht, der sich an die nutförmigen Innenwände anschließt und an diese angrenzt, und einen Abschnitt einer Oberfläche der fünften Halbleiterschicht, der an den Abschnitt der Oberfläche der vierten Halbleiterschicht angrenzt, bedeckt; eine Steuerelektrode, die auf Oberflächen der nutförmigen Innenwände über den Isolationsfilm so ange ordnet ist, dass sie eine zurückgesetzte Oberfläche aufweist, die von einer Oberfläche eines den Abschnitt der Oberfläche der vierten Halbleiterschicht bedeckenden Abschnitts des Isolationsfilms zurückgesetzt ist; eine erste Hauptelektrode, die auf den Oberflächen der vierten und der fünften Halbleiterschicht angeordnet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  • Eine weitere beispielhafte Halbleiteranordnung mit isoliertem Gate kann aufweisen: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; vierte Halbleiterschichten des zweiten Leitfähigkeitstyps, die in einer Mehrzahl vorliegen und parallel zueinander in der Gestalt von Säulen auf einem Abschnitt einer Oberfläche der dritten Halbleiterschicht angeordnet sind; nutförmige Innenwände mehrfacher Zahl, welche jeweils Öffnungen definieren, die sich in jeweiligen Oberflächen der vierten Halbleiterschichten so öffnen, dass sie sich entlang den Säulen der vierten Halbleiterschichten erstrecken, wobei sich die nutförmigen Innenwände entlang einer Tiefenrichtung hiervon von den Oberflächen der vierten Halbleiterschichten zu der zweiten Halbleiterschicht erstrecken; eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf den Oberflächen der dritten Halbleiterschicht und der vierten Halbleiterschichten so angeordnet ist, dass sie sich über die dritte und die vierten Halbleiterschichten erstreckt, wobei eine Verbindungs- bzw. Übergangsstelle zwischen der fünften Halbleiterschicht und den vierten Halbleiterschichten einer Oberfläche ausgesetzt ist, wobei eine Bodenfläche der fünften Halbleiterschicht in einer seichteren Position angeordnet ist als die Bodenflächen der vierten Halbleiterschichten, wobei die fünfte Halbleiterschicht eine höhere Störstellenkonzentration als die vierten Halbleiterschichten aufweist; einen Isolationsfilm, der die nutförmigen Innenwände und Oberflächen der vierten Halbleiterschichten, die sich in der Umge bung der Öffnungen befinden und sich an die nutförmigen Innenwände anschließen, bedeckt; eine Steuerelektrode, die auf Oberflächen der nutförmigen Innenwände über den Isolationsfilm so angeordnet ist, dass sie eine zurückgesetzte Oberfläche aufweist, die von einer Oberfläche eines die Oberflächen der vierten Halbleiterschichten bedeckenden Abschnitts des Isolationsfilms zurückgesetzt ist; eine erste Hauptelektrode, die auf den Oberflächen der vierten und der fünften Halbleiterschichten und dem Zwischenschichtisolationsfilm angeordnet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  • Bei der weiteren beispielhaften Halbleiteranordnung mit isoliertem Gate kann die fünfte Halbleiterschicht in einer verstreuten Konfiguration entlang den vierten Halbleiterschichten angeordnet sein.
  • Eine noch weitere beispielhafte Halbleiteranordnung mit isoliertem Gate kann aufweisen: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; vierte Halbleiterschichten des zweiten Leitfähigkeitstyps, die in einer Mehrzahl vorliegen und parallel zueinander in der Gestalt von Säulen auf einem Abschnitt einer Oberfläche der dritten Halbleiterschicht angeordnet ist; nutförmige Innenwände mehrfacher Zahl, welche jeweils Öffnungen definieren, die sich in jeweiligen Oberflächen der vierten Halbleiterschichten so öffnen, dass sie sich entlang den Säulen der vierten Halbleiterschichten erstrecken, wobei sich die nutförmigen Innenwände entlang einer Tiefenrichtung hiervon von der Oberfläche der vierten Halbleiterschichten zu der zweiten Halbleiterschicht erstrecken; eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in einer verstreuten Konfiguration entlang den vierten Halbleiterschichten und auf den Oberflächen der dritten und der vierten Halbleiterschichten so angeordnet ist, dass sie sich über die dritte und die vierten Halbleiterschichten erstreckt, wobei eine Verbindungs- bzw. Übergangsstelle zwischen der fünften Halbleiterschicht und den vierten Halbleiterschichten einer Oberfläche ausgesetzt ist, wobei die fünfte Halbleiterschicht eine höhere Störstellenkonzentration als die vierten Halbleiterschichten aufweist; einen Isolationsfilm, der die nutförmigen Innenwände, Oberflächen der vierten Halbleiterschichten, die sich an die nutförmigen Innenwände anschließen, an diese angrenzen und entlang diesen liegen, und einen Abschnitt einer Oberfläche der fünften Halbleiterschicht, der sich in der Umgebung der vierten Halbleiterschichten befindet, bedeckt; eine Steuerelektrode, die auf Oberflächen der nutförmigen Innenwände über den Isolationsfilm so angeordnet ist, dass sie eine zurückgesetzte Oberfläche aufweist, die von einer Oberfläche eines Oberflächen der vierten Halbleiterschichten bedeckenden Abschnitts des Isolationsfilms zurückgesetzt ist; einen Zwischenschichtsisolationsfilm, der auf einer Oberfläche der Steuerelektrode angeordnet ist; eine erste Hauptelektrode, die auf den Oberflächen der vierten und der fünften Halbleiterschichten und dem Zwischenschichtisolationsfilm angeordnet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  • Ein erstenr Gesichtspunkt der vorliegenden Erfindung betrifft eine Halbleiteranordnung mit isoliertem Gate, die aufweist: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die auf einer Oberfläche der dritten Halbleiterschicht so angeordnet ist, dass sie eine freiliegende Oberfläche der dritten Halbleiterschicht in einer Konfiguration paralleler, diskontinuierlicher Säulen belässt; wenigstens eine nutförmige Innenwand, welche eine Öffnung definiert, die sich in einer Oberfläche der vierten Halbleiterschicht so öffnet, dass sie sich in einer Rich tung entlang der Oberfläche der vierten Halbleiterschicht erstreckt, wobei sich die nutförmige Innenwand entlang einer Tiefenrichtung hiervon von der Oberfläche der vierten Halbleiterschichten zu der zweiten Halbleiterschicht erstreckt; einen Isolationsfilm, der die nutförmige Innenwand, einen Abschnitt der Oberfläche der vierten Halbleiterschicht, der sich in der Umgebung der Öffnung befindet und sich an die Innenwand anschließt, und einen Abschnitt einer Oberfläche der dritten Halbleiterschicht, der an die vierte Halbleiterschicht angrenzt, bedeckt; eine Steuerelektrode, die auf einer Oberfläche der nutförmigen Innenwand über den Isolationsfilm so angeordnet ist, dass sie eine zurückgesetzte Oberfläche aufweist, die von einer Oberfläche eines Abschnitts des Isolationsfilms, der den Abschnitt der Oberfläche der vierten Halbleiterschicht bedeckt, zurückgesetzt ist; einen Zwischenschichtisolationsfilm, der Oberflächen der Steuerelektrode und des Isolationsfilms bedeckt; eine erste Hauptelektrode, die auf den Oberflächen der dritten und der vierten Halbleiterschichten und dem Zwischenschichtisolationsfilm angeordnet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  • Die Halbleiteranordnung mit isoliertem Gate kann eine Mehrzahl von nutförmigen Innenwänden aufweisen, wobei die freiliegende Oberfläche der dritten Halbleiterschicht zwischen und entlang zweier benachbarter der nutförmigen Innenwände angeordnet ist und sich in einer Längsrichtung der zwei benachbarten erstreckt.
  • Ein Verfahren zum Herstellen einer beispielhaften Halbleiteranordnung mit isoliertem Gate kann aufweisen: einen ersten Schritt eines Ausbildens eines Halbleitersubstrats, welches eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite, auf einer Oberfläche der ersten Halbleiterschicht angeordnete Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einen zweiten Schritt eines Implantierens von Fremdatomen bzw. Störstellen des ersten Leitfähigkeitstyps in eine ersten Hauptoberfläche des Halbleitersubstrats, die sich auf der Seite der zweiten Halbleiterschicht des Halbleitersubstrats befindet, um hierdurch eine dritten Halbleiterschicht des ersten Leitfähigkeitstyps auszubilden; einen dritten Schritt eines Stapelns eines Resists auf der ersten Hauptoberfläche, eines selektiven Entfernens des Resists, um ein Resistmuster zu erhalten, eines selektiven Implantierens von Störstellen des zweiten Leitfähigkeitstyps unter Verwendung des Resistmusters als einer Maske, und eines Diffundierens der Störstellen des zweiten Leitfähigkeitstyps in einer Oberfläche der dritten Halbleiterschicht, um hierdurch eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die zweite Halbleiterschicht auszubilden; einen vierten Schritt eines Ausbildens eines Abschirmfilms auf der ersten Hauptoberfläche, eines Ausbildens einer Öffnung in dem Abschirmfilms auf einem Abschnitt einer Oberfläche der vierten Halbleiterschicht so, dass sich die Öffnung entlang einer Oberfläche des Abschirmfilms erstreckt, eines selektiven Entfernens eines Halbleiters hinab zu der zweiten Halbleiterschicht unter Verwendung des Abschirmfilms als eine Maske, welche die Öffnung aufweist, um hierdurch eine nutförmige Innenwand, die eine Nut definiert, auszubilden, und hiernach eines Entfernens des Abschirmfilms; einen fünften Schritt eines Ausbildens eines Isolationsfilms auf einer Oberfläche der nutförmigen Innenwand und auf der ersten Hauptoberfläche; einen sechsten Schritt eines Stapelns eines leitfähigen Materials auf dem Isolationsfilm so, dass die Nut aufgefüllt wird; einen siebenten Schritt eines einheitlichen Entfernens des leitfähigen Materials unter Belassen des Isolationsfilms, bis ein Oberfläche des leitfähigen Materials, das in der Nut vergraben ist, von einer Oberfläche eines Abschnitts des Isolationsfilms, der auf der ersten Hauptoberfläche ausgebildet ist, zurückgesetzt ist; einen achten Schritt eines Stapeln eines Resists auf einem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt auf der ersten Hauptoberfläche freiliegt, und der Oberfläche des leitfähigen Materials, eines Ausbildens einer Öffnung hierin in einer Position derart, dass sie einen Bereich, der dem in dem dritten Schritt relativ belassenen Resist entspricht, umgibt und einen Abschnitt der Oberfläche der vierten Halbleiterschicht, der an den Bereich angrenzt, umgibt, eines selektiven Implantierens von Störstellen des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als derjenigen der vierten Halbleiterschicht durch den Isolationsfilm unter Verwendung des Resists als einer Maske, welche die Öffnung aufweist, und eines Diffundierens der Störstellen des ersten Leitfähig keitstyps seichter als einen Boden der vierten Halbleiterschicht, um hierdurch eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps, welche in Verbindung mit der dritten Halbleiterschicht steht, selektiv auszubilden; einen neunten Schritt eines Stapelns eines Isolationsmaterials auf dem Abschnitt des Isolationsfilms, der in dem siebenten Schritt freigelegt wird, und auf einer Oberfläche des leitfähigen Materials; einen zehnten Schritt eines Stapelns eines Resists auf einer Oberfläche des Isolationsmaterials, eines Ausbildens einer Öffnung hierin, welche die fünfte Halbleiterschicht und einen Abschnitt der vierten Halbleiterschicht, der an die fünfte Halbleiterschicht angrenzt, umgibt, eines selektiven Entfernens des Isolationsmaterials und des Isolationsfilms unter Verwendung des Resists als einer Maske, welche die Öffnung aufweist, um hierdurch die fünfte und die vierte Halbleiterschicht freizulegen; einen elften Schritt eines Stapelns einer leitfähigen Schicht auf der vierten und der fünften Halbleiterschicht, die nach dem zehnten Schritt freigelegt sind, und auf der Oberfläche des Isolationsmaterials; und einen zwölften Schritt eines Stapelns einer leitfähigen Schicht auf einer zweiten Hauptoberfläche des Halbleitersubstrats, die sich auf einer gegenüberliegenden Seite bezüglich der ersten Hauptoberfläche befindet.
  • Ein Verfahren zum Herstellen einer anderen beispielhaften Halbleiteranordnung mit isoliertem Gate kann aufweisen: einen ersten Schritt eines Ausbildens eines Halbleitersubstrats, welches eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite, auf einer Oberfläche der ersten Halbleiterschicht angeordnete Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einen zweiten Schritt eines Implantierens von Fremdatomen bzw. Störstellen des ersten Leitfähigkeitstyps in eine ersten Hauptoberfläche des Halbleitersubstrats, die sich auf der Seite der zweiten Halbleiterschicht des Halbleitersubstrats befindet, um hierdurch eine dritten Halbleiterschicht des ersten Leitfähigkeitstyps auszubilden; einen dritten Schritt eines Stapelns eines Resists auf der ersten Hauptoberfläche, eines selektiven Entfernens des Resists, so dass ein Abschnitt des Resists als eine Mehrzahl von Regionen, die parallel zueinander in der Gestalt von Säulen angeordnet sind, so belassen wird, dass ein Resistmuster ausgebildet wird, eines selektiven Implantierens von Störstellen des zweiten Leitfähigkeitstyps unter Verwendung des Resist musters als einer Maske, und eines Diffundierens der Störstellen des zweiten Leitfähigkeitstyps in einer Oberfläche der dritten Halbleiterschicht, um hierdurch vierte Halbleiterschichten des zweiten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die zweite Halbleiterschicht selektiv auszubilden; einen vierten Schritt eines Ausbildens eines Abschirmfilms auf der ersten Hauptoberfläche, eines Ausbildens einer Öffnung in dem Abschirmfilm auf einem Abschnitt einer Oberfläche der vierten Halbleiterschichten so, dass sich die Öffnung entlang einer Oberfläche von Säulen der vierten Halbleiterschichten erstreckt, eines selektiven Entfernens eines Halbleiters hinab zu der zweiten Halbleiterschicht unter Verwendung des Abschirmfilms als eine Maske, welche die Öffnung aufweist, um hierdurch nutförmige Innenwände, die Nuten definieren, auszubilden, und hiernach eines Entfernens des Abschirmfilms; einen fünften Schritt eines Ausbildens eines Isolationsfilms auf Oberflächen der nutförmigen Innenwände und auf der ersten Hauptoberfläche; einen sechsten Schritt eines Stapelns eines leitfähigen Materials auf dem Isolationsfilm so, dass die Nuten aufgefüllt werden; einen siebenten Schritt eines einheitlichen Entfernens des leitfähigen Materials unter Belassen des Isolationsfilms, bis ein Oberfläche des leitfähigen Materials, das in den Nuten vergraben ist, von einer Oberfläche eines Abschnitts des Isolationsfilms, der auf der ersten Hauptoberfläche ausgebildet ist, zurückgesetzt ist; einen achten Schritt eines Stapeln eines Resists auf einem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt auf der ersten Hauptoberfläche freiliegt, und der Oberfläche des leitfähigen Materials, eines Ausbildens einer Öffnung hierin in einer Position derart, dass sie einen Bereich, der. dem in dem dritten Schritt in der Gestalt von Säulen belassenen Resist entspricht, umgibt und Abschnitte der Oberflächen der vierten Halbleiterschichten, die an den Bereich angrenzen, umgibt, eines selektiven Implantierens von Störstellen des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als derjenigen der vierten Halbleiterschichten durch den Isolationsfilm unter Verwendung des Resists als eine Maske, welche die Öffnung aufweist, und eines Diffundierens der Störstellen des ersten Leitfähigkeitstyps seichter als Böden der vierten Halbleiterschichten, um hierdurch eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps, welche in Verbindung mit der dritten Halbleiterschicht steht, selektiv auszubilden; einen neunten Schritt eines Stapelns eines Isolationsmaterials auf dem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt frei ist, und auf einer Oberfläche des leitfähigen Materials; einen zehnten Schritt eines Stapelns eines Resists auf einer Oberfläche des Isolationsmaterials, eines Ausbildens einer Öffnung hierin, welche die fünfte Halbleiterschicht und Abschnitte der vierten Halbleiterschichten, die an die fünfte Halbleiterschicht angrenzen, umgibt, eines selektiven Entfernens des Isolationsmaterials und des Isolationsfilms unter Verwendung des Resists als einer Maske, welche die Öffnung aufweist, um hierdurch die fünfte und die vierten Halbleiterschichten freizulegen; einen elften Schritt eines Stapelns einer leitfähigen Schicht auf den vierten und der fünften Halbleiterschicht, die nach dem zehnten Schritt frei und auf der Oberfläche des Isolationsmaterials ist; und einen zwölften Schritt eines Stapelns einer leitfähigen Schicht auf einer zweiten Hauptoberfläche des Halbleitersubstrats, die sich auf einer gegenüberliegenden Seite bezüglich der ersten Hauptoberfläche befindet.
  • Bei dem vorstehend erwähnten Verfahren kann in dem dritten Schritt der Abschnitt des Resists als eine Mehrzahl von Regionen belassen werden, die in der Gestalt von Säulen verstreut sind und parallel zueinander angeordnet sind, um hierdurch das Resistmuster zu erhalten, und kann in dem zehnten Schritt die Öffnung des Resists so ausgebildet werden, dass sie die fünfte und die vierten Halbleiterschichten mit Ausnahme von Abschnitten der Oberflächen der vierten Halbleiterschichten, die an die Innenwände angrenzen und sich entlang diesen befinden, umgibt.
  • Ein Verfahren zum Herstellen einer weiteren beispielhaften Halbleiteranordnung mit isoliertem Gate kann aufweisen: einen ersten Schritt eines Ausbildens eines Halbleitersubstrats, welches eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite, auf einer Oberfläche der ersten Halbleiterschicht angeordnete Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einen zweiten Schritt eines Implantierens von Fremdatomen bzw. Störstellen des ersten Leitfähigkeitstyps in eine erste Hauptoberfläche des Halbleitersubstrats, die sich auf der Seite der zweiten Halbleiterschicht des Halbleitersubstrats befindet, um hierdurch eine dritten Halbleiterschicht des ersten Leitfähigkeitstyps auszubilden; einen dritten Schritt eines Stapelns eines Resists auf der ersten Hauptoberfläche, eines selektiven Entfernens des Resists so, dass ein Abschnitt des Resists als eine Mehrzahl von Regionen, die in der Gestalt von Säulen verstreut sind und parallel zueinander angeordnet sind, so belassen wird, dass ein Resistmuster ausgebildet wird, eines selektiven Implantierens von Störstellen des zweiten Leitfähigkeitstyps unter Verwendung des Resistmusters als einer Maske, und eines Diffundierens der Störstellen des zweiten Leitfähigkeitstyps in einer Oberfläche der dritten Halbleiterschicht, um hierdurch vierte Halbleiterschichten des zweiten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die zweite Halbleiterschicht auszubilden; einen vierten Schritt eines Ausbildens eines Abschirmfilms auf der ersten Hauptoberfläche, eines Ausbildens einer Öffnung in dem Abschirmfilms auf einem Abschnitt einer Oberfläche der vierten Halbleiterschichten so, dass sich die Öffnung entlang einer Oberfläche von Säulen der vierten Halbleiterschichten erstreckt, eines selektiven Entfernens eines Halbleiters hinab zu der zweiten Halbleiterschicht unter Verwendung des Abschirmfilms als eine Maske, welche die Öffnung aufweist, um hierdurch nutförmige Innenwände, die Nuten definieren, auszubilden, und hiernach eines Entfernens des Abschirmfilms; einen fünften Schritt eines Ausbildens eines Isolationsfilms auf Oberflächen der nutförmigen Innenwände und auf der ersten Hauptoberfläche; einen sechsten Schritt eines Stapelns eines leitfähigen Materials auf dem Isolationsfilm so, dass die Nuten aufgefüllt werden; einen siebenten Schritt eines einheitlichen Entfernens des leitfähigen Materials unter Belassen des Isolationsfilms, bis ein Oberfläche des leitfähigen Materials, das in den Nuten vergraben ist, von einer Oberfläche eines Abschnitts des Isolationsfilms, der auf der ersten Hauptoberfläche ausgebildet ist, zurückgesetzt ist; einen achten Schritt eines Stapeln eines Resists auf einem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt auf der ersten Hauptoberfläche freiliegt, und der Oberfläche des leitfähigen Materials, eines Ausbildens einer Öffnung hierin in einer Position derart, dass sie einen Bereich, der dem in dem dritten Schritt in der Gestalt von Säulen belassenen Resist entspricht, umgibt und Abschnitte der Oberflächen der vierten Halbleiterschichten, die an den Bereich angrenzen, umgibt, eines selektiven Implantierens von Störstellen des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als derjenigen der vierten Halbleiterschichten durch den Isolationsfilm unter Verwendung des Resists als eine Maske, welche die Öffnung aufweist, und eines Diffundierens der Störstellen des ersten Leitfähigkeitstyps, um hierdurch eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps, welche in Verbindung mit der dritten Halbleiterschicht steht, selektiv auszubilden; einen neunten Schritt eines Stapelns eines Isolationsmaterials auf dem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt freigelegt ist, und auf einer Oberfläche des leitfähigen Materials; einen zehnten Schritt eines Stapelns eines Resists auf einer Oberfläche des Isolationsmaterials, eines Ausbildens einer Öffnung hierin, welche die fünfte Halbleiterschicht und die vierten Halbleiterschichten mit Ausnahme der Abschnitte der Oberflächen der vierten Halbleiterschichten, die an die Innenwände angrenzen und sich entlang diesen befinden, und mit Ausnahme eines Abschnitts einer Oberfläche der fünften Halbleiterschicht umgibt, eines selektiven Entfernens des Isolationsmaterials und des Isolationsfilms unter Verwendung des Resists als einer Maske, welche die Öffnung aufweist, um hierdurch die fünfte und die vierten Halbleiterschichten freizulegen; einen elften Schritt eines Stapelns einer leitfähigen Schicht auf den vierten und der fünften Halbleiterschicht, die nach dem zehnten Schritt freigelegt sind, und auf der Oberfläche des Isolationsmaterials; und einen zwölften Schritt eines Stapelns einer leitfähigen Schicht auf einer zweiten Hauptoberfläche des Halbleitersubstrats, die sich auf einer gegenüberliegenden Seite bezüglich der ersten Hauptoberfläche befindet.
  • Ein zweiter Gesichtspunkt der vorliegenden Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit isoliertem Gate, welches aufweist: einen ersten Schritt eines Ausbildens eines Halbleitersubstrats, welches eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite, auf einer Oberfläche der ersten Halbleiterschicht angeordnete Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einen zweiten Schritt eines Implantierens von Fremdatomen bzw. Störstellen des ersten Leitfähigkeitstyps in eine ersten Hauptoberfläche des Halbleitersubstrats, die sich auf der Seite der zweiten Halbleiterschicht des Halbleitersubstrats befindet, um hierdurch eine dritten Halbleiterschicht des ersten Leitfähigkeitstyps auszubilden; einen dritten Schritt eines Stapelns eines Resists auf der ersten Hauptoberfläche, eines selektiven Entfernens des Resists, so, dass ein Abschnitt des Resists als eine Mehrzahl von Regionen, die in der Gestalt von zueinander parallelen, diskontinuierlichen Säulen angeordnet sind, so belassen wird, dass ein Resistmuster ausgebildet wird, eines selektiven Implantierens von Störstellen des zweiten Leitfähigkeitstyps unter Verwendung des Resistmusters als einer Maske, und eines Diffundierens der Störstellen des zweiten Leitfähigkeitstyps in einer Oberfläche der dritten Halbleiterschicht, um einen Abschnitt einer Oberfläche der dritten Halbleiterschicht zu belassen, um hierdurch eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die zweite Halbleiterschicht auszubilden; einen vierten Schritt eines Ausbildens eines Abschirmfilms auf der ersten Hauptoberfläche, eines Ausbildens einer Öffnung in dem Abschirmfilms auf einem Abschnitt einer Oberfläche der vierten Halbleiterschicht so, dass sich die Öffnung entlang einer Oberfläche von Säulen der vierten Halbleiterschichten erstreckt, eines selektiven Entfernens eines Halbleiters hinab zu der zweiten Halbleiterschicht unter Verwendung des Abschirmfilms als eine Maske, welche die Öffnung aufweist, um hierdurch nutförmige Innenwände, die Nuten definieren, auszubilden, und hiernach eines Entfernens des Abschirmfilms; einen fünften Schritt eines Ausbildens eines Isolationsfilms auf Oberflächen der nutförmigen Innenwände und auf der ersten Hauptoberfläche; einen sechsten Schritt eines Stapelns eines leitfähigen Materials auf dem Isolationsfilm so, dass die Nuten aufgefüllt werden; einen siebenten Schritt eines einheitlichen Entfernens des leitfähigen Materials unter Belassen des Isolationsfilms, bis eine Oberfläche des leitfähigen Materials, das in den Nuten vergraben ist, von einer Oberfläche eines Abschnitts des Isolationsfilms, der auf der ersten Hauptoberfläche ausgebildet ist, zurückgesetzt ist; einen achten Schritt eines Stapeln eines Zwischenschichtisolationsfilms auf einem Abschnitt des Isolationsfilms, der nach dem siebenten Schritt freiliegt, und der Oberfläche des leitfähigen Materials; einen neunten Schritt eines Stapelns eines Resists auf einer Oberfläche des Zwischenschichtisolationsfilms, eines Ausbildens einer Öffnung hierin, welche die dritte und die vierten Halbleiterschicht mit Ausnahme von Abschnitten von Oberflächen der vierten Halb leiterschichten, die an die Innenwände angrenzen und sich entlang diesen befinden, und mit Ausnahme von Abschnitten der freiliegenden Oberfläche der dritten Halbleiterschicht, die an die Abschnitte der Oberflächen der vierten Halbleiterschichten angrenzen, umgibt, eines selektiven Entfernens des Zwischenschichtisolationsfilms und des Isolationsfilms unter Verwendung des Resists als einer Maske, welche die Öffnung aufweist, um hierdurch die dritte Halbleiterschicht und die Abschnitte der vierten Halbleiterschichten, die an die dritte Halbleiterschicht angrenzen, freizulegen; einen zehnten Schritt eines Stapelns einer leitfähigen Schicht auf Oberflächen der dritten und der vierten Halbleiterschichten, die nach dem neunten Schritt freigelegt sind, und auf der Oberfläche des Zwischenschichtisolationsfilms; und einen elften Schritt eines Stapelns einer leitfähigen Schicht auf einer zweiten Hauptoberfläche des Halbleitersubstrats, die sich auf einer gegenüberliegenden bezüglich der ersten Hauptoberfläche befindet.
  • Bei der beispielhaften Halbleiteranordnung mit isoliertem Gate ist die fünfte Halbleiterschicht auf den Oberflächen der dritten und der vierten Halbleiterschicht so angeordnet, dass sie sich über die dritte und die vierte Halbleiterschicht hinweg erstreckt, eine Verbindungsstelle zwischen der fünften und der vierten Halbleiterschicht einer Oberfläche ausgesetzt ist, und die Bodenfläche der fünften Halbleiterschicht an einer seichteren Position als der Dicke der vierten Halbleiterschicht angeordnet ist. Daher bleibt auch dann, wenn die freiliegende Oberfläche der dritten Halbleiterschicht, die an die vierte Halbleiterschicht angrenzt, klein wird, die Zellengröße klein, ist die ON-Spannung vermindert, schaltet ein parasitärer Transistor nicht leicht durch, und fällt der Wert eines Stroms, der beim Abschalten beendet werden kann, nicht ab, da die erste Hauptelektrode über die fünfte Halbleiterschicht einen Kontakt zwischen der dritten und der vierten Halbleiterschicht herstellt. Daher ist der Stromverbrauch der Halbleiteranordnung mit isoliertem Gate niedrig, ist der RBSOA der Halbleiteranordnung mit isoliertem Gate groß, und ist die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate hoch.
  • Falls die Mehrzahl der nutförmigen Innenwände angeordnet ist, die freiliegende Oberfläche der fünften Halbleiterschicht zwischen benachbarten Innenwänden ausgebildet ist und sich die freiliegende Oberfläche entlang den Innenwänden in der Richtung der Längsausdehnung der Innenwände erstreckt, ist es möglich, eine Mehrzahl der Steuerelektroden auszubilden. Ferner stellt die erste Hauptelektrode über die fünfte Halbleiterschicht einen Kontakt zwischen der dritten und der vierten Halbleiterschicht auch dann her, wenn benachbarte vierte Halbleiterschichten durch die freiliegende Oberfläche der fünften Halbleiterschicht extrem nahe aneinander liegen.
  • Bei der Halbleiteranordnung mit isoliertem Gate sind die Grabenabstände klein und ist die Anordnung klein und dicht.
  • Falls die freiliegende Oberfläche der fünften Halbleiterschicht eine verstreute Konfiguration aufweist, stellt die erste Hauptelektrode an dem Verbindungsabschnitt der vierten Halbleiterschicht, der die freiliegenden Oberflächenabschnitte der fünften Halbleiterschicht, die zwischen benachbarten Innenwänden angeordnet ist, trennt, einen Kontakt zwischen der dritten und der vierten Halbleiterschicht her. Daher sind die Grabenabstände bei der Halbleiteranordnung mit isoliertem Gate klein und ist die Halbleiteranordnung mit isoliertem Gate klein und dicht.
  • Da bei der anderen beispielhaften Halbleiteranordnung mit isoliertem Gate der Film die Innenwände, die Abschnitte der Oberflächen der vierten Halbleiterschichten, die sich entlang den Innenwänden aneinander angrenzend befinden, und die Abschnitte der Oberflächen der fünften Halbleiterschicht, die an die Abschnitte der vierten Halbleiterschichten angrenzen, bedeckt, stehen die Verbindungsabschnitte der vierten Halbleiterschichten, welche die zwischen benachbarten Innenwänden angeordneten fünften Halbleiterschichten trennen, und die fünften Halbleiterschichten in abwechselndem Kontakt mit der ersten Hauptelektrode, während die vierten Halbleiterschichten, welche durch die fünften Halbleiterschichten und die Innenwände eingefasst sind, die erste Hauptelektrode nicht berühren. Daher dienen diese Abschnitte als ein Wider stand zwischen den vierten Halbleiterschichten, welche die erste Hauptelektrode berühren. Wenn ein großer Strom fließt, induziert der Widerstand einen Spannungsabfall innerhalb der vierten Halbleiterschichten. Daher schaltet ein parasitärer Transistor in der Halbleiteranordnung mit isoliertem Gate nicht leicht durch, ist ein RBSOA der Halbleiteranordnung mit isoliertem Gate groß, ist die Halbleiteranordnung mit isoliertem Gate klein und dicht und ist die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate hoch.
  • Bei der weiteren beispielhaften Halbleiteranordnung mit isoliertem Gate nehmen die vierten Halbleiterschichten die fünfte Halbleiterschicht in der Gestalt von Säulen zwischen sich auf, ist die Mehrzahl der Innenwände entlang dieser säulenartigen Anordnung ausgebildet, ist der Zwischenschichtisolationsfilm auf der Oberfläche der Steuerelektrode ausgebildet und ist die erste Hauptelektrode auf den Oberflächen der vierten und der fünften Halbleiterschichten und dem Zwischenschichtisolationsfilm angeordnet. Daher ist es möglich, eine Mehrzahl der Steuerelektroden auszubilden. Es ist auch möglich, die freiliegende Oberfläche der fünften Halbleiterschicht klein auszubilden. Auch ohne Erzeugen des zusätzlichen Bereichs hinsichtlich des Zwischenschichtisolationsfilms zum Zwecke einer Ausrichtung einer Maske erzeugt die erste Hauptelektrode über die fünfte Halbleiterschicht einen Kontakt zwischen der dritten und den vierten Halbleiterschichten. Dies reduziert Grabenabstände und die Zellengröße. Daher ist die ON-Spannung verringert, schaltet ein parasitärer Transistor nicht leicht durch und fällt der Wert eines Stroms, der beim Abschalten beendet werden kann, nicht ab. So verwendet die Halbleiteranordnung mit isoliertem Gate eine geringe Verbrauchsleistung, ist ein RBSOA der Halbleiteranordnung mit isoliertem Gate groß, ist die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate hoch und ist die Halbleiteranordnung mit isoliertem Gate klein und dicht.
  • Falls die freiliegende Oberfläche der fünften Halbleiterschicht eine verstreute Konfiguration aufweist, ist der Verbindungsabschnitt der vierten Halbleiterschicht, der freiliegende Oberflächenabschnitte der fünften Halbleiterschicht, die sich zwischen benachbarten Innenwänden befinden, trennt, nicht mit dem Zwischenschichtisolationsfilm überzogen. Dieser Verbindungsabschnitt der vierten Halbleiterschicht ermöglicht der ersten Hauptelektrode, einen Kontakt zwischen der dritten und den vierten Halbleiterschichten zu erzeugen. Daher weist die Halbleiteranordnung mit isoliertem Gate noch kleinere Grabenabstände, eine geringe Größe und eine hohe Dichte auf.
  • Bei der noch weiteren Halbleiteranordnung mit isoliertem Gate bedeckt von den vierten Halbleiterschichten, die durch die fünfte Halbleiterschicht, welche eine verstreute Konfiguration zwischen benachbarten Innenwänden aufweist, angeordnet sind, der Isolationsfilm diese vierten Halbleiterschichten, die aneinander angrenzend entlang den Wandoberflächen vorliegen, und den Abschnitt der fünften Halbleiterschicht, der sich in der Umgebung dieser vierten Halbleiterschichten befindet. Daher weisen die Verbindungsabschnitte der vierten Halbleiterschichten, welche die fünfte Halbleiterschicht in die verstreute Konfiguration teilen, und die fünfte Halbleiterschicht abwechselnd einen Kontakt mit der ersten Hauptelektrode auf. Nachdem die vierten Halbleiterschichten, die zwischen der fünften Halbleiterschicht und den Innenwänden eingeschlossen sind, keinen Kontakt mit der ersten Hauptelektrode aufweisen, dienen diese Abschnitte als ein Widerstand zwischen den vierten Halbleiterschichten, die die erste Hauptelektrode berühren. Wenn ein großer Strom fließt; induziert der Widerstand einen Spannungsabfall innerhalb der vierten Halbleiterschichten. Daher schaltet ein parasitärer Transistor in der Halbleiteranordnung mit isoliertem Gate nicht leicht durch und ist ein RBSOA der Halbleiteranordnung mit isoliertem Gate groß. Ferner ist die Durchbruchcharakteristik während Kurzschlusses ohne Vergrößerung der Zellengröße verbessert. Die Halbleiteranordnung mit isoliertem Gate ist klein und dicht, und die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate ist hoch.
  • Bei der Halbleiteranordnung mit isoliertem Gate, die gemäß der Definition in dem ersten Gesichtspunkt der vorliegenden Erfindung aufgebaut ist, bedeckt von den vierten Halbleiterschichten, die durch die eine verstreute Konfiguration aufweisende dritte Halbleiterschicht angeordnet sind, der Film diese vierten Halbleiterschichten, die aneinander angrenzend entlang den Wandoberflächen vorliegen, und den Abschnitt der dritten Halbleiterschicht, der sich in der Umgebung dieser vierten Halbleiterschichten befindet. Daher stehen die Verbindungsabschnitte der vierten Halbleiterschichten, welche die dritte Halbleiterschicht trennen, und die dritte Halbleiterschicht abwechselnd in Kontakt mit der ersten Hauptelektrode. Nachdem die vierten Halbleiterschichten, welche zwischen der dritten Halbleiterschicht und den Innenwänden eingeschlossen sind, nicht in Kontakt mit der ersten Hauptelektrode stehen, dienen diese Abschnitte als ein Widerstand zwischen den vierten Halbleiterschichten, welche die erste Halbleiterschicht berühren. Wenn ein großer Strom fließt, induziert der Widerstand einen Spannungsabfall innerhalb der vierten Halbleiterschichten. Daher schaltet bei der Halbleiteranordnung mit isoliertem Gate ein parasitärer Transistor nicht leicht durch, ist ein RBSOA der Halbleiteranordnung mit isoliertem Gate groß und ist die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate hoch.
  • Falls die Mehrzahl der nutförmigen Innenwände angeordnet ist und die dritte Halbleiterschicht in der verstreuten Konfiguration zwischen benachbarten Innenwänden entlang den Innenwänden angeordnet ist, bedeckt der Zwischenschichtisolationsfilm von den durch die dritte Halbleiterschicht angeordneten vierten Halbleiterschichten diese vierten Halbleiterschichten, die sich aneinander angrenzend entlang den Wandoberflächen befinden, und den Abschnitt der dritten Halbleiterschicht, der sich in der Umgebung jener vierten Halbleiterschichten befindet. Daher ist es möglich, eine Mehrzahl der Steuerelektroden auszubilden. Ferner stehen die Verbindungsabschnitte der vierten Halbleiterschichten, welche die dritte Halbleiterschicht trennen, und die dritte Halbleiterschicht abwechselnd in Kontakt mit der ersten Hauptelektrode, während die vierten Halbleiterschichten, die durch die dritte Halbleiterschicht und die Innenwände eingefasst sind, keinen Kontakt mit der ersten Hauptelektrode aufweisen. Daher dienen diese Abschnitte als ein Widerstand zwischen den vierten Halbleiterschichten, welche die erste Hauptelektrode berühren. Auch wenn die freiliegende Oberfläche der dritten Halbleiterschicht klein wird, stellt die erste Hauptelektrode über die fünfte Halbleiterschicht einen Kontakt zwischen der dritten und den vierten Halbleiterschichten her und wird bei den vierten Halb leiterschichten ein Spannungsabfall erzeugt, wenn ein großer Strom fließt. Deshalb schaltet ein parasitärer Transistor in der Halbleiteranordnung mit isoliertem Gate nicht leicht durch, ist ein RBSOA der Halbleiteranordnung mit isoliertem Gate groß, ist die Halbleiteranordnung mit isoliertem Gate klein und dicht und ist die Zuverlässigkeit der Halbleiteranordnung mit isoliertem Gate hoch.
  • Bei dem Verfahren zur Herstellung einer beispielhaften Halbleiteranordnung mit isoliertem Gate stellt auch dann, wenn die freiliegende Oberfläche der dritten Halbleiterschicht klein wird, die erste Hauptelektrode über die fünfte Halbleiterschicht einen Kontakt zwischen der dritten und den vierten Halbleiterschichten her. Daher ist es möglich, eine Halbleiteranordnung mit isoliertem Gate herzustellen, die eine geringe Verbrauchsleistung verwendet, die einen großen RSBOA aufweist und die hoch zuverlässig ist, und das zu geringen Kosten und ohne komplizierte Herstellungsschritte.
  • Bei dem Verfahren zur Herstellen einer anderen beispielhaften Halbleiteranordnung mit isoliertem Gate ist es möglich, eine Halbleiteranordnung mit isoliertem Gate herzustellen, bei welcher ein zusätzlicher Bereich bezüglich des Zwischenschichtisolationsfilms zum Zweck einer Maskenausrichtung klein ist, die Zellenabstände klein sind, der Energieverbrauch niedrig ist, ein RSBOA groß ist und die Zuverlässigkeit hoch ist bei geringen Kosten und ohne komplizierte Herstellungsschritte.
  • Falls der Zwischenschichtisolationsfilm die Verbindungsabschnitte der vierten Halbleiterschichten, welche die freiliegende Oberfläche der fünften Halbleiterschicht, die zwischen benachbarten Innenwänden angeordnet ist, trennen, nicht bedeckt und die Verbindungsabschnitte der vierten Halbleiterschichten und der fünften Halbleiterschicht der ersten Hauptelektrode ermöglichen, einen Kontakt zwischen der dritten und den vierten Halbleiterschichten herzustellen, ist es möglich, eine Halbleiteranordnung mit isoliertem Gate herzustellen, bei der bei geringen Kosten und ohne komplizierte Herstellungsschritte die Zellenabstände klein sind.
  • Bei dem Verfahren zur Herstellung einer weiteren beispielhaften Halbleiteranordnung mit isoliertem Gate dienen die vierten Halbleiterschichten, die zwischen der fünften Halbleiterschicht und den Innenwänden eingeschlossen sind, als ein Widerstand zwischen den vierten Halbleiterschichten, welche einen Kontakt mit der ersten Hauptelektrode aufweisen. Wenn eine großer Strom fließt, induziert der Widerstand einen Spannungabfall innerhalb der vierten Halbleiterschichten. Daher ist es möglich, zu geringen Kosten und ohne komplizierte Herstellungsschritte eine kleine, dichte und zuverlässige Halbleiteranordnung mit isoliertem Gate herzustellen, bei welcher ein parasitärer Transistor nicht leicht durchschaltet und ein RBSOA groß ist.
  • Bei dem Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gate gemäß dem zweiten Gesichtspunkt der vorliegenden Erfindung ist die freiliegende Oberfläche der dritten Halbleiterschicht klein ausgebildet. Die vierten Halbleiterschichten, die zwischen der dritten Halbleiterschicht und den Innenwänden angeordnet sind, dienen als ein Widerstand zwischen den vierten Halbleiterschichten, die einen Kontakt mit der ersten Hauptelektrode aufweisen. Wenn eine großer Strom fließt, induziert der Widerstand einen Spannungabfall innerhalb der vierten Halbleiterschichten. Daher ist es möglich, zu geringen Kosten und ohne komplizierte Herstellungsschritte eine kleine, dichte und zuverlässige Halbleiteranordnung mit isoliertem Gate herzustellen, bei welcher ein parasitärer Transistor nicht leicht durchschaltet und ein RBSOA groß ist.
  • Nachdem dem vorstehenden Hintergrund der Erfindung Rechnung getragen wurde, wird nun die Erfindung selbst auf der Grundlage der Figuren, welche spezifische Ausführungsformen darstellen, diskutiert werden.
  • Die vorgenannten und andere Aufgaben, Merkmale, Gesichtspunkte und Vorteile der vorliegenden Erfindung werden aus den nachstehenden genauen Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie im Zusammenhang mit den begleitenden Zeichnungen genommen wird, in welchen
  • 1 eine Draufsicht einer Halbleiteranordnung mit isoliertem Gate gemäß der vorliegenden Erfindung ist;
  • 2 eine Teildraufsicht ist, welche einige Zellen einer beispielhaften Halbleiteranordnung mit isoliertem Gate zeigt;
  • 3 eine Teilschnittansicht ist, welche einige Zellen der Halbleiteranordnung mit isoliertem Gate von 2 entlang Linien A-A genommen zeigt;
  • 4 eine schematische Teilschnittansicht ist, welche die vorliegende Erfindung zeigt;
  • 5 ein Graph ist, welcher eine Beziehung zwischen einer Grabenteilung und einer ON-Spannung in einem U-IGBT zeigt;
  • 6 bis 12 Teilschnittansichten eines Elements während Herstellungsschritten der Halbleiteranordnung mit isoliertem Gate gemäß der vorliegenden Erfindung sind;
  • 12 bis 14 Teilschnittansichten eines Elements während Herstellungsschritten einer beispielhaften Halbleiteranordnung mit isoliertem Gate sind;
  • 15 eine Teildraufsicht einer anderen beispielhaften Halbleiteranordnung mit isoliertem Gate ist, die nicht unter die vorliegende Erfindung fällt;
  • 16 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 15 ist, genommen entlang Linien A-A;
  • 17 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 15 ist, genommen entlang Linien B-B;
  • 18 eine Teildraufsicht einer Halbleiteranordnung mit isoliertem Gate gemäß dner bevorzugten Ausführungsform der vorliegenden Erfindung ist;
  • 19 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 18 ist, genommen entlang Linien A-A;
  • 20 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 18 ist, genommen entlang Linien B-B;
  • 21 eine Teildraufsicht einer weiteren beispielhaften Halbleiteranordnung mit isoliertem Gate ist, die nicht unter die vorliegende Erfindung fällt;
  • 22 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 21 ist, genommen entlang Linien A-A;
  • 23 eine Teilschnittansicht der Halbleiteranordnung mit isoliertem Gate gemäß 21 ist, genommen entlang Linien B-B;
  • 24 und 25 Teilschnittansichten eines Elements während weiterer Herstellungsschritte der Halbleiteranordnung mit isoliertem Gate sind;
  • 26 eine Teilschnittansicht einer herkömmlichen Halbleiteranordnung mit isoliertem Gate ist;
  • 27 eine Teilschnittansicht einer anderen herkömmlichen Halbleiteranordnung mit isoliertem Gate ist;
  • 28 eine schematische Darstellung ist, welche einen Kontaktrand in der anderen herkömmlichen Halbleiteranordnung mit isoliertem Gate zeigt;
  • 29 eine Teilschnittansicht einer noch anderen Halbleiteranordnung mit isoliertem Gate ist; und
  • 30 eine schematische Darstellung ist, welche eine Seitendiffusion in der noch anderen herkömmlichen Halbleiteranordnung mit isoliertem Gate zeigt.
  • 1 ist eine Draufsicht einer Halbleiteranordnung mit isoliertem Gate gemäß der vorliegenden Erfindung. Als ein Beispiel einer Halbleiteranordnung mit isoliertem Gate wird nachstehend ein U-IGBT beschrieben werden.
  • 2 ist eine Teildraufsicht, welche einige Zellen des U-IGBT von 1 zeigt, und 3 zeigt einige Zellen von 2 in einer Teilschnittansicht entlang Linien A-A. In 2 sind die Zellen so gezeigt, wie sie sich darstellen, wenn eine Emitterelektrode 51 und ein Zwischenschichtisolationsfilm 50 entfernt sind.
  • In 1 ist mit 30 ein U-IGBT bezeichnet, ist mit 31 eine Emitterelektrode bezeichnet, die als eine erste Hauptelektrode dient, sind mit 32 gateleistungen bezeichnet, ist mit 33 ein Gateanschlussfleck bezeichnet, und ist mit 34 ein Teil von Zellen bezeichnet.
  • In 2 und 3 sind mit 41 eine P+-Kollektorschicht bezeichnet, die als eine erste Halbleiterschicht dient, ist mit 42 eine N–-Schicht bezeichnet, die als eine zweite Halbleiterschicht dient, ist mit 43 ein P-Basisschicht bezeichnet, die als eine dritte Halbleiterschicht dient, ist mit 44 eine N+-Emitterschicht bezeichnet, die als eine vierte Halbleiterschicht dient, sind mit 45 P+-Halbleiterschichten bezeichnet, die als eine fünfte Halbleiterschicht dienen, ist mit 46 eine N+-Pufferschicht bezeichnet, sind mit 47 Innenwände bezeichnet, die jeweils in der Gestalt einer Nut ausgebildet sind. Durch die Innenwände 47 sind Gräben definiert. Mit 48 sind Gateisolationsfilme bezeichnet, mit 49 sind Gateelektroden bezeichnet, die jeweils als eine Steuerelektrode dienen, mit 50 ist der Zwischenschichtisolationsfilm bezeichnet, und mit 51 ist die Emitterelektrode bezeichnet, die als die erste Hauptelektrode dient. Die Emitterelektrode 51 ist ein Abschnitt der Emitterelektrode 31 von 1. Mit 52 ist eine Kollektorelektrode bezeichnet, die als eine zweite Hauptelektrode dient, und mit 53 sind Kanalregionen bezeichnet. Bereiche C, die in 2 durch Klammern und strichpunktierte Linien definiert sind, sind Bereiche, die mit dem Zwischenschichtisolationsfilm 50 bedeckt sind.
  • In der vorliegenden Ausführungsform, die später beschrieben werden wird, bezeichnen gleiche bzw. ähnliche Symbole gleiche bzw. ähnliche Strukturen.
  • Üblicherweise sind die Gateisolationsfilme 48 thermische Oxidationsfile aus SiO2 und sind die Gateelektroden 49 aus Polysilizium hergestellt, das mit Störstellen bzw. Fremdatomen des Leitfähigkeitstyps N dotiert ist. Der Zwischenschichtisolationsfilm 50 ist aus einem Silikatglas hergestellt, welches Bor und Phosphor aufweist (nachstehend als "BPSG" bezeichnet). Die Emitterelektrode 51, die Gateleitungen 32 und der Gateanschlussfleck 33 sind aus Si enthaltendem Al (nachstehend als "Al-Si" bezeichnet) hergestellt. Die Kollektorelektrode 52 ist aus einer AlMoNiAu-Legierung hergestellt.
  • Die Gateleitungen 32 sind mit den Gateelektroden 49 so verbunden, dass Polysiliziumabschnitte in Wegen von den Gateelektroden 49 zu dem Gateanschlussfleck 33 klein sind, sodass ein elektrischer Widerstand von den Gateelektroden 49 zu dem Gateanschlussfleck 33 reduziert ist und das Element einheitlich über die gesamte Oberfläche des Elements gesteuert wird.
  • Bei diesem U-IGBT ist die N+-Pufferschicht 46 auf ein Oberfläche der P+-Kollektorschicht 41 angeordnet und ist die N–-Schicht 42 auf einer Oberfläche der N+-Pufferschicht 46 angeordnet. Ferner ist die P-Basisschicht 43 auf der N–-Schicht 42 angeordnet. Die N+-Emitterschichten 44 sind auf einer Oberfläche der P-Basisschicht 43 mit Abständen derart angeordnet, dass sie Streifen ausbilden. Entlang der Längsausdehnung der Streifen der N+-Emitterschichten 44 sind die grabenförmigen Innenwände 47 ausgebildet, die sich von Oberflächen der N+-Emitterschichten 44 aus erstrecken und durch die P-Basisschicht 43 hindurch in die N–-Schicht 42 eindringen.
  • In einer durch die P-Basisschicht 43 und die N+-Emitterschichten 44, die zwischen zwei benachbarten Innenwänden 47 vorliegen, definierten Oberflächen, sind die P+-Halbleiterschichten 45 in solcher Weise ausgebildet, dass Bodenflächen der P+-Halbleiterschichten 45 einen Kontakt mit der P-Basisschicht 43 aufweisen und die N+-Emitterschichten 44 an den beiden Enden teilweise überlappen, und dass Verbindungsstellen zwischen den N+-Emitterschichten 44 und den P+-Halbleiterschichten 45 einer Oberfläche ausgesetzt sind bzw. an einer Oberfläche freiliegen.
  • Die Störstellenkonzentration der P+-Halbleiterschichten 45 ist allgemein höher als diejenige der N+-Emitterschichten 44. Falls die Störstellenkonzentration der N+-Emitterschichten 44 bei etwa 1 × (1018 – 1019) festgelegt ist, ist die Störstellenkonzentration der P+-Halbleiterschichten 45 bei etwa 2 × (1018 – 1019) festgelegt, also etwa zwei mal höher als die Störstellenkonzentration der N+-Emitterschichten 44.
  • Die Gateisolationsfilme 48 sind in den Innenwänden 47 angeordnet. Die Gateisolationsfilme 48 erstrecken sich bis hinauf zu den Oberflächen der N+-Emitterschichten 44, welche an Öffnungen 56 der Innenwände 47 angrenzen. In jedem Graben, der von jeder Innenwand 47 über jeweilige Gateisolationsfilme 48 umgeben ist, sind die jeweiligen Gateelektroden 49 bis hinauf zu den jeweiligen Öffnungen an den Oberfläche der N+-Emitterschichten 44 eingefüllt. Oberflächen der Gateelektroden 49 sind niedriger als Oberflächen der Gateisolationsfilme 48, welche auf den Oberflächen der an die Öffnungen 56 der Innenwände 47 angrenzenden N+-Emitterschichten 44 ausgebildet sind.
  • In 3 fluchten die Oberflächen der Gateelektroden 49 mit den Oberflächen der N+-Emitterschichten 44. Obgleich die Oberflächen der Gateelektroden 49 weiter von den Oberflächen der N+-Emitterschichten 44 zurückgesetzt sein können, um Kanäle auszubilden, müssen die Oberflächen der Gateelek troden 49 in einer seichteren Position als der Boden der N+-Emitterschichten 44 angeordnet sein. Die Gateelektroden 49 stehen den Oberflächen der P-Basisschicht 43 über die Gateisolationsfilme 48 gegenüber. Die Oberflächen der P-Basisschicht 43 dienen als die Kanalregionen 53.
  • Die Oberflächen der Gateelektroden 49 sind mit dem Zwischenschichtisolationsfilm 50 bedeckt. Über den Zwischenschichtisolationsfilm 50 ist die Emitterelektrode 51 auf einer Oberfläche des Elements angeordnet, in welcher die N+-Emitterschichten 44 und die P+-Halbleiterschichten 45 ausgebildet sind. Die N+-Emitterschichten 44 und die P-Basisschicht 43 stehen mit der Emitterelektrode 51 durch die P+-Halbleiterschichten 45 in Verbindung. Die Gateleitungen 32 und der Gateanschlussfleck 33, die mit den Gateelektroden 49 verbunden sind, sind auf der Oberfläche des Elements angeordnet, während sie von den N+-Emitterschichten 44 und den P+-Halbleiterschichten 45 isoliert sind. Die Kollektorelektrode 52 ist auf der anderen Oberfläche der P+-Kollektorschicht 41 angeordnet.
  • Falls das Element eine Durchbruchspannung in der Größenordnung von beispielsweise 2000 V aufweist, beträgt die Dicke von der Oberfläche des Elements aus, d.h., der freiliegenden Oberflächen der P+-Halbleiterschichten 45, oder von den Oberflächen der N+-Emitterschichten 44 aus bis zu einer Grenze zwischen der N–-Schicht 42 und der N+-Pufferschicht 46 etwa 200 μm, die Störstellenkonzentration der N–-Schicht 42 5 × 1013 cm–3, die Abstände zwischen den grabenförmigen Innenwände 47, d.h., die Abstände zwischen den Zellen, etwa 4 μm, und die Tiefe der Innenwände 47, gemessen von den Oberflächen der P+-Halbleiterschichten 45 aus, etwa 8 μm. Die Tiefe einer Verbindungs- bzw. Übergangsstelle zwischen Bodenflächen der N+-Emitterschichten 44 und der P-Basisschicht 43 beträgt etwa 1 μm, entweder von den N+-Emitterschichten 44 aus oder von den Oberflächen der P+-Halbleiterschichten 45 aus. Die Dicke der N+-Pufferschicht 46 beträgt etwa 10 μm und die Dicke der P+-Kollektorschicht 41 beträgt etwa 300 μm.
  • Als Nächstes wird eine Betriebsweise beschrieben werden.
  • Wenn eine vorbestimmte Kollektorspannung VCE über die Emitterelektrode 51 und die Kollektorelektrode 52 angelegt wird und eine vorbestimmte Gatespannung VGE über die Emitterelektrode 51 und die Gateelektroden 49 angelegt wird, d.h., wenn die Gates eingeschaltet werden, werden die Kanalregionen 53 in den N-Typ umgekehrt, wodurch Kanäle erzeugt werden. Durch diese Kanäle werden Elektronen aus der Emitterelektrode 51 in die N–-Schicht 42 injiziert. Injizierte Elektronen legen eine Vorspannung in Durchlassrichtung über die P+-Kollektorschicht 41 und die N–-Schicht 42 über die N+-Pufferschicht 46 an, sodass Löcher aus der Kollektorelektrode 52 durch die P+-Kollektorschicht 41 und die N+-Pufferschicht 46 in die N–-Schicht 42 injiziert werden. Die Leitfähigkeit wird demzufolge geändert, und der Widerstand der N–-Schicht 42 wird stark verringert, um eine Stromkapazität des IGBT zu erhöhen.
  • Um den IGBT aus einem ON-Zustand in einen OFF-Zustand zu ändern, wird die über die Emitterelektrode 51 und die Gateelektroden 49 angelegte Gatespannung VGE auf 0 V geändert oder wird eine Vorspannung in Gegenrichtung über die Emitterelektrode 51 und die Gateelektroden 49 angelegt, wodurch die Gates sperren bzw. ausgeschaltet werden. Im Ergebnis kehren die in den N-Typ umgekehrten Kanalregionen 53 in den P-Typ zurück, sodass eine Injektion von Elektronen aus der Emitterelektrode 51 endet und eine Injektion von Löchern aus der P+-Kollektorschicht 41 in die N–-Schicht 42 endet. In der N–-Schicht 42 angesammelte Elektronen und Löcher fließen dann in die Kollektorelektrode 52 bzw. die Emitterelektrode 51 ab oder rekombinieren miteinander, um sich auszulöschen. Nachdem sich Löcher in diesem Zustand leicht innerhalb der P+-Halbleiterschichten 45 bewegen können, wird die Schaltgeschwindigkeit schneller.
  • 4 ist eine schematische Teilschnittansicht, welche die vorliegende Erfindung zeigt.
  • 4 beschreibt eine Wirkung der P+-Halbleiterschichten 45 in der vorliegenden Erfindung. Die Oberflächen der Gateelektroden 49 sind bei etwa der halben Tiefe der N+-Emitterschichten 44 angeordnet, gemessen von den Oberflächen der N+-Emitterschichten 44 aus. Wenn die Oberflächen der Gateelektroden 49 in einer niedrigen Position angeordnet sind, muss die Dicke der N+-Emitterschichten 44 groß sein. Nachdem die N+-Emitterschichten 44 in den meisten Fällen durch Diffusion ausgebildet sind, werden sich dann, wenn die N+-Emitterschichten 44 dick ausgebildet sind, benachbarte Kantenabschnitte der N+-Emitterschichten 44, die zwischen benachbarten grabenförmigen Innenwände 47 angeordnet sind, aufgrund einer Seitendiffusion extrem nahe aneinander befinden.
  • Dies bringt es notwendig mit sich, dass eine freiliegende Oberfläche der P-Basisschicht 43 extrem klein ist. In einigen Fällen berühren die benachbarten Kantenabschnitte der N+-Emitterschichten 44 einander, wodurch die freiliegenden Oberflächen der P-Basisschicht 43 vollständig verschwinden. Wenn dies geschieht, ist es nicht möglich, dass die P-Basisschicht 43 die Emitterelektrode 51 berührt.
  • Bei herkömmlichen Techniken wird dieses Problem durch Vergrößern der Grabenabstände vermieden. Statt dessen sind zwischen den Kantenabschnitten der N+-Emitterschichten 44, die zwischen den Innenwände 47 angeordnet sind, die P+-Halbleiterschichten 45 so ausgebildet, dass sie die N+-Emitterschichten 44 teilweise überlappen, sodass die Bodenabschnitte der P+-Halbleiterschichten 45 die P-Basisschicht 43 berühren, und sind ferner die Verbindungssstellen bzw. Übergänge zwischen den P+-Halbleiterschichten 45 und den N+-Emitterschichten 44 der Oberfläche des Elements ausgesetzt bzw. liegen an dieser frei. Im Ergebnis wird ein großer Kontakt zwischen den P+-Halbleiterschichten 45 und der Emitterelektrode 51 hergestellt. Daher ist es möglich, die Grabenabstände zu reduzieren, ohne dass sie darauf empfindlich reagieren, ob die benachbarten Kantenabschnitte der N+-Emitterschichten 44 nahe beieinander liegen.
  • Wenn die Oberflächen der Gateelektroden 49 in einer Position angeordnet sind, die von den Oberflächen der N+-Emitterschichten 44 zurückgenom men ist, ist es insbesondere erforderlich, die N+-Emitterschichten 44 dick auszubilden. Daher sind wegen den verkleinerten Grabenabständen die benachbarten Kantenabschnitte der N+-Emitterschichten 44 nahe beieinander angeordnet oder können einander in manchen Fällen sogar berühren. Nachdem jedoch die in die N+-Emitterschichten 44 eindringenden P+-Halbleiterschichten 45 die P-Basisschicht 43 berühren, stehen die P-Basisschicht 43 und die N+-Emitterschichten 44 über die P+-Halbleiterschichten 45 auch dann mit der Emitterelektrode 51 in Kontakt, wenn die benachbarten Kantenabschnitte der N+-Emitterschichten 44 einander berühren.
  • Nachdem die N+-Emitterschichten 44 durch Diffusion in die P-Basisschicht 43 ausgebildet werden, muss die Störstellenkonzentration der N+-Emitterschichten 44 höher als diejenige der P-Basisschicht 43 sein. Ferner muss, nachdem die P+-Halbleiterschichten 45 so diffundiert werden, dass sie benachbarte Kantenabschnitte der N+-Emitterschichten 44 überlappen, die Störstellenkonzentration der P+-Halbleiterschichten 45 höher als diejenige der N+-Emitterschichten 44 sein.
  • Falls die P+-Halbleiterschichten 45 zuerst ausgebildet werden und dann die N+-Emitterschichten 44 so ausgebildet werden, dass sie eine höhere Störstellenkonzentration als die P+-Halbleiterschichten 45 aufweisen, kommen benachbarte Kantenabschnitte der N+-Emitterschichten 44 nahe aneinander. Im Ergebnis werden bei der vorliegenden Ausführungsform die P+-Halbleiterschichten 45 durch die N+-Ermitterschichten viermal beseitigt, und daher wird die Wirkung der Anordnung der P+-Halbleiterschichten 45 in der Erfindung nicht erzeugt.
  • 5 ist ein Graph, der eine Beziehung zwischen dem Grabenabstand und der ON-Spannung bei dem U-IGBT zeigt.
  • Gemäß der Darstellung in 5 wird die ON-Spannung um so niedriger und werden daher verschiedene die ON-Spannung beeinträchtigende Eigenschaften um so besser, je kleiner die Grabenteilung des U-IGBT ist.
  • Nachdem bei der vorliegenden Erfindung die P+-Halbleiterschichten 45 so ausgebildet sind, dass sie benachbarte Kantenabschnitte der N+-Emitterschichten 44 überlappen und dass sie die P-Basisschicht 43 berühren, stehen die Emitterelektrode 51 und die P-Basisschicht 43 über die P+-Halbleiterschichten 45 miteinander in Kontakt. Im Ergebnis sind die Grabenteilung und daher die ON-Spannung verkleinert. Ferner wird das Element kleiner und dichter und ist die Zuverlässigkeit verbessert.
  • Zusätzlich schaltet wegen der kleinen Grabenteilung der parasitäre, durch die N+-Emitterregionen 4, die P-Basisschicht 3 und die N–-Schicht 2 ausgebildete Transistor nicht leicht durch.
  • D.h., auch wenn sich der IGBT innerhalb des RBSOA in dem OFF-Zustand befindet, fließen in der N–-Schicht 2 (N+-Pufferschicht 9, falls die N+-Pufferschicht 9 vorgesehen ist) angesammelten Elektronen und Löcher in die Kollektorelektrode 11 bzw. die Emitterelektrode 10 oder rekombinieren miteinander, sodass sie verschwinden, wie in dem Fall einer Änderung von dem normalen ON-Zustand in den OFF-Zustand.
  • Wenn in diesem Fall die Löcher in die Emitterelektrode 10 fließen, wird die Menge der Löcher, die in eine Zelle fließen, klein, wenn die Zellengröße klein ist. Nachdem der Lochstrom als ein Basisstrom des parasitären Bipolartransistors dient, schaltet der parasitäre Bipolartransistor durch, wenn das Potential der P-Basisschicht 3 ein eingebautes Potential (im Allgemeinen 0,6 V) zwischen der P-Basisschicht 3 und den N+-Emitterregionen 4 übersteigt.
  • Nachdem der Lochstrom jedoch klein ist, wird ein Spannungsabfall klein, und daher wird das eingebaute Potential zwischen der P-Basisschicht 3 und den N+-Emitterregionen 4 nicht leicht erreicht, was es dem parasitären Bipolartransistor schwierig macht durchzuschalten. Mit anderen Worten, der RBSOA wird groß.
  • Als Nächstes wird ein Beispiel eines Verfahrens zur Herstellung des U-IGBT gemäß der vorliegenden Erfindung beschrieben werden.
  • 6 bis 14 sind Teilschnittansichten, welche das Element während den jeweiligen Herstellungsstufen zeigen.
  • Zuerst werden auf einem P+-Siliziumsubstrat 60 nacheinander eine N+-Schicht 61 und eine N–-Schicht 62 ausgebildet. Danach werden Fremdatome bzw. Störstellen des P-Typs in einer Oberfläche der N–-Schicht 62 implantiert und geglüht, wodurch eine P-Basisschicht 63 definiert wird (vgl. 6).
  • Anschließend wird auf einer Oberfläche der P-Basisschicht 63 ein Resist gestapelt, und durch Photolitographieprozesse wird ein Resistmuster 64 ausgebildet, welches eine Mehrzahl von streifenförmigen Öffnungen aufweist. Unter Verwendung des Resistmusters 64 als eine Maske wird die Oberfläche der P-Basisschicht 63 mit Störstellen des N-Typs bis zu einer hohen Konzentration dotiert. Das Resistmuster 64 wird hiernach entfernt. Die Störstellen werden geglüht und diffundiert, um N+-Emitterregionen 65 auszubilden (vgl. 7).
  • Dann wird auf einer Oberfläche der P-Basisschicht 63 und der N+-Emitterregionen 65 ein Oxidfilm 66 ausgebildet, der als ein Abschirmfilm dient. Auf Oberflächen der N+-Emitterregionen 65 wird unter Verwendung des Oxidfilm 66 eine Silizium-Ätzmaske ausgebildet, welche eine streifenförmige Öffnung aufweist, die eine geringere Breite als die N+-Emitterregionen 65 aufweist. Unter Verwendung der Silizium-Ätzmaske wird ein RIE-(Reactive Ion Etching)-Vorgang ausgeführt, wodurch grabenförmige Innenwände 67 ausgebildet werden, die sich von den Oberflächen der N+-Emitterregionen 65 aus erstrecken und in die N–-Schicht 62 eindringen (vgl. 8). Der Oxidfilm 66 wird dann durch Ätzen entfernt.
  • Als Nächstes wird auf Oberflächen der Innenwände 67, einer Oberfläche der P-Basisschicht 63 und den Oberflächen der N+-Emitterregionen 65 ein thermischer Oxidfilm 68 ausgebildet, der als ein Isolationsfilm dient. Auf dem thermischer Oxidfilm 68 wird elektrisch leitfähiges, mit Fremdatomen des N-Types dotiertes Polysilizium 69 gestapelt, wodurch die durch die Innenwände 67 ausgebildeten Nuten aufgefüllt werden (vgl. 9).
  • Das gestapelte Polysilizium 69 wird dann zurückgeätzt, sodass eine Oberfläche des die durch die Innenwände 67 ausgebildeten Nuten auffüllenden Polysiliziums 69 von einer Oberfläche des auf den Oberflächen der N+-Emitterregionen 65 ausgebildeten thermischen Oxidfilms 68 zurückgesetzt ist (vgl. 10). Eine Rückätzung muss so durchgeführt werden, dass die Oberfläche des Polysiliziums 69 an einer seichteren Position als der Boden der N+-Emitterregionen 65 angeordnet ist.
  • Dann wird ein Resist 70 auf der Oberfläche des die durch die Innenwände 67 ausgebildeten Nuten auffüllenden Polysiliziums 69 und auf der Oberfläche des thermischen Oxidfilms 68 gestapelt. In dem Resist 70 wird durch Photolithographieprozesse eine Öffnung derart ausgebildet, dass sie die Oberfläche der P-Basisschicht 63 und von Abschnitten der N+-Emitterregionen 65, die an die P-Basisschicht 63 angrenzen und sich entlang den Innenwänden 67 erstrecken, umgibt, wodurch ein Resistmuster erhalten wird. Unter Verwendung des Resistmusters als eine Maske werden Störstellen des P-Typs in einer höheren Störstellenkonzentration als derjenigen der N+-Emitterregionen 65 durch den thermischer Oxidfilm 68 hindurch implantiert. Das Resistmuster wird hiernach entfernt. Durch einen thermischen Prozess werden die P-Störstellen seichter als der Boden der N+-Emitterregionen 65 diffundiert, um eine P+-Halbleiterschicht 71 zu definieren, deren Bodenfläche einen Kontakt mit der P-Basisschicht 63 aufweist (vgl. 11).
  • Als Nächstes wird ein BPSG 72, welches als eine Isolierung dient, auf der Oberfläche des die durch die Innenwände 67 ausgebildeten Nuten auffüllenden Polysiliziums 69 und auf der Oberfläche des thermischen Oxidfilms 68 gestapelt (vgl. 12).
  • Anschließend wird ein Resist 73 auf einer Oberfläche des BPSG 72 gestapelt. In dem Resist 73 wird durch Photolithographieprozesse ein Öffnung ausgebildet, welche die P+-Halbleiterschicht 71 und Abschnitte der N+-Emitterregionen 65, die an die P+-Halbleiterschicht 71 angrenzen und sich entlang den Innenwänden 67 erstrecken, umgibt, wodurch ein Resistmuster erhalten wird. Unter Verwendung des Resistmusters als eine Maske werden das BPSG 72 und der thermische Oxidfilm 68 geätzt, sodass ein Zwischenschichtisolationsfilm 72 auf der Oberfläche des die durch die Innenwände 67 ausgebildeten Nuten auffüllenden Polysiliziums 69 ausgebildet wird (vgl. 13). Hiernach wird das Resistmuster entfernt.
  • Um die P+-Halbleiterschicht 71 und die N+-Emitterregionen 65, die durch Ätzen freigelegt werden, kurzzuschließen, wird auf einer Oberfläche des Elements, in welcher die P+-Halbleiterschicht 71, die N+-Emitterregionen 65 und der Zwischenschichtisolationsfilm 72 ausgebildet sind, Al-Si gestapelt, welches als eine leitfähige Schicht dient. Dies erzeugt gleichzeitig eine Gateleitung und einen Gateanschlussfleck, welche mit dem in den durch die Emitterelektrode 73 und die Innenwände 67 definierten Nuten vergrabenen Polysilizium 69 verbunden sind.
  • Ferner wird AlMoNiAu, welches als eine leitfähige Schicht dient, auf der Oberfläche des P+-Siliziumsubstrats 60 gestapelt, um hierdurch eine Kollektorelektrode 75 auszubilden.
  • Durch solche Herstellungsprozesse wird der U-IGBT gemäß der vorliegenden Ausführungsform zu geringen Kosten hergestellt.
  • 15 ist eine Teildraufsicht einer Halbleiteranordnung mit isoliertem Gate gemäß einer anderen beispielhaften Konstruktion, 16 ist eine Teilschnittansicht einiger Zellen von 15 entlang Linien A-A, und 17 ist eine Teilschnittansicht einiger Zellen von 15 entlang Linien B-B. In 15 sind die Zellen so gezeigt, wie sie sich darstellen, wenn die Emitterelektrode 51 und der Zwischenschichtisolationsfilm 50 entfernt sind. Durch Klammern und strich punktierte Linien in 15 definierte Gebiete C sind Gebiete, die mit dem Zwischenschichtisolationsfilm 50 bedeckt sind.
  • In 15, 16 und 17 weisen in dem U-IGBT gemäß der vorliegenden Ausführungsform die N+-Emitterschichten 44, die zwischen den grabenförmigen Innenwänden 47 ausgebildet sind, in der Draufsicht einen leiterartigen Aufbau auf. Mit anderen Worten, die N+-Emitterschichten 44 sind in der Gestalt von Streifen angeordnet, wobei sie die freiliegenden Oberflächen der P+-Halbleiterschichten 45 zwischen sich einschließen. Die an den Oberflächen der N+-Emitterschichten 44 Öffnungen aufweisenden, nutförmigen Innenwände 47 erstrecken sich entlang der Längsrichtung der N+-Emitterschichten 44. Benachbarte N+-Emitterschichten 44, die zwischen den in den Innenwänden vergrabenen Gateelektroden 49 angeordnet sind, sind durch Verbindungsabschnitte 55 miteinander verbunden. Die freiliegenden Oberflächen der P+-Halbleiterschichten 45 und der Verbindungsabschnitte 55 sind abwechselnd angeordnet.
  • Das Gebiet C des Zwischenschichtisolationsfilm 50 bedeckt die Gateelektroden 49 und erstreckt sich über benachbarte N+-Emitterschichten 44, die an die nutförmigen Innenwände 47 angrenzen und sich entlang diesen befinden, erstreckt sich aber nicht über die freiliegenden Oberflächen der P+-Halbleiterschichten 45.
  • Der dargestellte U-IGBT ist ansonsten im Aufbau dem zuvor beschriebenen U-IGBT gemäß 3 ähnlich bzw. gleich aufgebaut.
  • Nachdem der ebene Aufbau der N+-Emitterschichten 44 ein leiterartiger Aufbau ist, wird ein Kontaktbereich, an welchem die Emitterelektrode 51 mit den N+-Emitterschichten 44 in Kontakt steht, ebenfalls durch die Verbindungsabschnitte 55 sichergestellt, was die Notwendigkeit eines zusätzlichen Erzeugens eines zusätzlichen Kontaktbereichs zur Bewältigung einer Fehlausrichtung von Masken beseitigt. D.h., nachdem es nicht erforderlich ist, zur Bewältigung einer Fehlausrichtung von Masken bei Ausbildung der in 13 gezeigten Emitterelektrode 73 einen zusätzlichen Bereich sicherzustellen, und nachdem die Zellenabstände dementsprechend reduziert werden können im Vergleich mit der Struktur, bei welcher die N+-Emitterschichten 44 einfach so angeordnet sind, dass sie sich entlang den Gateelektroden 49 erstrecken, wie es in 2 dargestellt ist, ist es möglich, dass die Zellen eine feine Geometrie aufweisen. Des Weiteren ist es möglich, Kontaktbereiche in einem gut ausgeglichenen Verhältnis über das gesamte Element anzuordnen.
  • Somit ist das Element dichter und so ausgebildet, dass es eine niedrige ON-Spannung aufweist. Es ist möglich, Betriebseigenschaften der jeweiligen Zellen über das gesamte Element zu vereinheitlichen.
  • Wenn darüber hinaus der ebene Aufbau der N+-Emitterschichten 44 ein leiterartiger Aufbau ist, die P+-Halbleiterschichten 45 nicht ausgebildet sind und die freiliegenden Oberflächen der P-Basisschicht 43 einfach ausgebildet sind, werden die Verbindungsabschnitte 55 der N+-Emitterschichten 44 aufgrund einer Diffusion in der horizontalen Richtung um so breiter, je dicker die N+-Emitterschichten 44 werden, wodurch die Menge eines unmittelbar unterhalb der Verbindungsabschnitte 55 fließenden Lochstroms groß wird. Nachdem die Löcher als ein Basisstrom für den durch die N+-Emitterschichten 44, die P-Basisschicht 43 und die N–-Schicht 42 ausgebildeten parasitären Transistor dient, wird der parasitäre Transistor leicht durchgeschaltet. Nachdem jedoch die P+-Halbleiterschichten 45 angeordnet sind, welche die Diffusion der Verbindungsabschnitte 55 in der Richtung der Breite der Verbindungsabschnitte 55 begrenzen, neigt der parasitäre Transistor nicht dazu, leicht durchzuschalten. Daher ist es möglich, eine Reduzierung des RBSOA zu verhindern.
  • Im Vergleich mit den vorstehend beschriebenen Herstellungsprozessen verwenden die Herstellungsprozesse gemäß dem vorliegenden Beispiel ein abweichendes Resistmuster zur Ausbildung der N+-Emitterregionen 65. Bei den Herstellungsprozessen gemäß dem vorliegenden Beispiel wird der Resist auf der Oberfläche der P-Basisschicht 63 gestapelt, wird die Mehrzahl der Öffnungen, die in der Gestalt von parallelen Streifen vorliegen, und der Öffnungen, die mit diesen Öffnungen verbunden sind, durch Photolithographieprozesse aus gebildet, wird das Resistmuster, bei welchem Resist verstreut in der Gestalt von Säulen belassen wird, ausgebildet, und werden unter Verwendung dieses Resistmusters 64 als eine Maske Störstellen des N-Typs in die Oberfläche der P-Basisschicht 63 in einer hohen Dotierungskonzentration implantiert und durch Glühen diffundiert, um hierdurch die N+-Emitterregionen 65 zu definieren.
  • Ferner werden, anders als bei den vorstehend beschriebenen Herstellungsprozessen, nach Rückätzung des Polysiliziums 69 die P+-Halbleiterschichten 71 unter Verwendung eines Resistmusters ausgebildet, das eine abweichende Gestalt aufweist. In einem Resist werden Öffnungen in Übereinstimmung mit den freiliegenden Oberflächen der auf den N+-Emitterregionen 65 in einer verstreuten Konfiguration ausgebildeten P-Basisschichten 63 ausgebildet. Unter Verwendung eines solchen Resists als ein Resistmuster werden Störstellen implantiert und dann durch thermische Bearbeitung diffundiert, um hierdurch die P+-Halbleiterschicht 71 zu definieren.
  • 18 ist eine Teildraufsicht eines U-IGBT gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, 19 ist eine Teilschnittansicht einiger Zellen von 18, die entlang Linien A-A genommen ist, und 20 ist eine Teilschnittansicht einiger Zellen von 18, die entlang Linien B-B genommen ist. In 18 sind die Zellen so gezeigt, wie sie sich darstellen, wenn die Emitterelektrode 51 und der Zwischenschichtisolationsfilm 50 entfernt sind. Bereiche C in 18, die durch Klammern und strichpunktierte Linien definiert sind, sind Bereiche, die mit dem Zwischenschichtisolationsfilm 50 bedeckt sind.
  • In 18, 19 und 20 weisen bei dem U-IGBT gemäß der vorliegenden Erfindung die N+-Emitterschichten 44, die zwischen den nutförmigen Innenwänden 47 ausgebildet sind, eine in der Draufsicht leiterartige Konfiguration auf. In dieser Ausführungsform sind die P+-Halbleiterschichten 45 nicht angeordnet. Freiliegende Oberflächen der P-Basisschicht 43 sind in einer verstreuten Konfiguration in den zwischen den Innenwänden 47 vorliegenden N+-Emitterschichten 44 entlang der Längsausdehnung der Innenwände 47 ausgebildet.
  • D.h., die N+-Emitterschichten 44 sind in der Gestalt von Streifen angeordnet und schließen die freiliegenden Oberflächen der P-Basisschicht 43 zwischen sich ein. Die nutförmigen Innenwände 47, welche Öffnungen an den Oberflächen der N+-Emitterschichten 44 aufweisen, erstrecken sich entlang der Längsausdehnung der N+-Emitterschichten 44. Benachbarte N+-Emitterschichten 44, die zwischen den in den Innenwänden vergrabenen Gateelektroden 49 angeordnet sind, sind durch die Verbindungsabschnitt 55 miteinander verbunden. Die freiliegenden Oberflächen der P-Basisschicht 43 und der Verbindungsabschnitte 55 sind abwechselnd angeordnet.
  • Die Gebiete C des Zwischenschichtisolationsfilm 50 bedecken die Gateelektroden 49, die an die nutförmigen Innenwände 47 angrenzenden und sich entlang diesen vorliegenden N+-Emitterschichten 44 und erstrecken sich weiter über die in der Umgebung der N+-Emitterschichten 44 vorliegende P-Basisschicht 43.
  • Somit steht die Emitterelektrode 51 abwechselnd mit den die N+-Emitterschichten 44 verbindenden Verbindungsabschnitten 55 und den freiliegenden Oberflächen der P-Basisschicht 43 in Verbindung. Zwischen den in einer verstreuten Konfiguration angeordneten Verbindungsabschnitten 55 sind aber die N+-Emitterschichten 44, die zwischen den freiliegenden Oberflächen der P-Basisschicht 43 und den nutförmigen Innenwänden 47 aufgenommen sind, mit dem Zwischenschichtisolationsfilm 50 bedeckt. Somit stehen diese N+-Emitterschichten 44 nicht mit der Emitterelektrode 51 in Verbindung. Die N+-Emitterschichten 44, die zwischen den freiliegenden Oberflächen der P-Basisschicht 43 und den nutförmigen Innenwändne 47 aufgenommen sind, dienen deshalb als Emitterwiderstandsregionen 57. Dies bedeutet, dass zwischenliegend Emitterwiderstände angeordnet sind, die der Emitterelektrode zugeordnet sind.
  • Als Nächstes wird eine Betriebsweise gemäß der vorliegenden Erfindung beschrieben werden.
  • Nachdem Werte des Emitterwiderstands der Emitterwiderstandsregionen 57, die zwischen den freiliegenden Oberflächen der P-Basisschicht 43 und den nutförmigen Innenwänden 47 aufgenommen sind, klein sind, sind die Emitterwiderstände der Emitterwiderstandsregionen 57 nahezu verschwindend, wenn ein so kleiner Strom wie der Nennstrom fließt. Ersatzweise sind die Emitterwiderstandsregionen 57 so ausgebildet, dass sie Emitterwiderstandswerte derart aufweisen, dass sie VCE(sat) nicht ändern.
  • Auch wenn jedoch die Emitterwiderstände so bestimmt sind, dass sie VCE(sat) nicht ändern, erscheint dann, wenn ein großer Strom fließt wie etwa beim Kurzschluss, ebenfalls ein Spannungsabfall an den N+-Emitterschichten 44, so lange Emitterwiderstände angeordnet sind. Solch ein Spannungsabfall dient dazu, eine Spannungsdifferenz zwischen der P-Basisschicht 43 und den N+-Emitterschichten 44 zu beseitigen.
  • Kurz gesagt, ein solcher Spannungsabfall arbeitet so, dass er verhindert, dass das eingebaute Potential (im Allgemeinen 0,6V) des durch die N+-Emitterschichten 44, die P-Basisschicht 43 und die N–-Schicht 42 ausgebildeten parasitären Transistors überschritten wird, und erschwert es hierdurch dem parasitären Transistor, durchzuschalten. Somit wird der RBSOA groß.
  • Eine andere Stromcharakteristik, die mit einer Zerstörung des Elements in Zusammenhang gebracht wird, ist IC(sat). Wenn z.B. ein Kurzschluss auftritt, d.h., wenn der IGBT durchschaltet, während eine hohe Spannung an den IGBT angelegt ist, hängt ein in dem IGBT fließender Strom von IC(sat) ab.
  • Während eines Kurzschlusszustands erzeugte Wärme wird bestimmt durch:
    Angelegte Spannung × in dem IGBT fließender Strom × Zeit des Kurzschlusszustands
  • Wenn der IGBT aufgrund derart erzeugter Wärme eine bestimmte Temperatur erreicht, wird der IGBT zerstört.
  • Indessen ist es bekannt, dass IC(sat) kleiner wird, wenn ein Emitterwiderstand angeordnet ist. In der vorliegenden Erfindung sind die Emitterwiderstandsregionen 57 innerhalb eines einfachen Aufbaus ausgebildet, bei welchem der Zwischenschichtisolationsfilm 50 die N+-Emitterregionen 44, die zwischen den freiliegenden Oberflächen der P-Basisschicht 43 und den nutförmigen Innenwänden 47 aufgenommen sind, bedeckt, und eine Durchbruchcharakteristik während eines Kurzschlusszustands aufgrund der Emitterwiderstände verbessert ist.
  • Die Herstellungsprozesse gemäß der vorliegenden Ausführungsform unterscheiden sich von den vorstehend beschriebenen Herstellungsprozessen darin, dass der Schritt eines Ausbildens der P+-Halbleiterschichten 71 weggelassen wird und dass die Öffnungen, welche die die P-Basisschicht 63 und die N+-Emitterregionen 65 verbinenden Verbindungsabschnitte umgeben, in dem Resist 73, der während des Schritts eines Ausbildens des Zwischenschichtisolationsfilms gestapelt wird, in Gebieten mit Ausnahme von Abschnitten der N+-Emitterregionen 65, welche sich entlang den Innenwänden 67 erstrecken, und mit Ausnahme von Abschnitten der freiliegenden Oberflächen der P-Basisschicht 63, die sich teilweise nahe den N+-Emitterregionen 65 befinden, ausgebildet werden, um hierdurch ein Resistmuster zu erhalten.
  • 21 ist eine Teildraufsicht eines weiteren beispielhaften U-IGBT, 22 ist eine Teilschnittansicht einiger Zellen von 21, die entlang Linien A-A genommen ist, und 23 ist eine Teilschnittansicht einiger Zellen von 21, die entlang Linien B-B genommen ist. In 21 sind die Zellen so gezeigt, wie sie sich darstellen, wenn die Emitterelektrode 51 und der Zwischenschichtisolationsfilm 50 entfernt sind. Durch Klammern und strichpunktierte Linien in 21 definierte Gebiet C sind Gebiete, die mit dem Zwischenschichtisolationsfilm 50 bedeckt sind.
  • In 21, 22 und 23 weisen bei dem U-IGBT gemäß dem vorliegenden Beispiel die N+-Emitterschichten 44, die zwischen den nutförmigen Innenwänden 47 ausgebildet sind, eine in der Draufsicht leiterartige Konfiguration auf. D.h., die N+-Emitterschichten 44 sind in der Gestalt von Streifen ausgebildet, welche die freiliegenden Oberflächen der P+-Halbleiterschichten 45 zwischen sich aufnehmen. Die nutförmigen Innenwände 47, welche Öffnungen an den Oberflächen der N+-Emitterschichten 44 aufweisen, erstrecken sich entlang der Längsausdehnung der N+-Emitterschichten 44. Die N+-Emitterschichten 44, die zwischen den in den Innenwänden vergrabenen Gateelektroden 49 vorliegen, sind durch die Verbindungsabschnitte 55 miteinander verbunden. Die freiliegenden Oberflächen der P+-Halbleiterschichten 45 und die Verbindungsabschnitte 55 sind abwechselnd angeordnet.
  • Die Gebiete C des Zwischenschichtisolationsfilm 50 bedecken die Gateelektroden 49 und erstrecken sich über benachbarte N+-Emitterschichten 44, die an die nutförmigen Innenwände 47 angrenzen und entlang den nutförmigen Innenwänden 47 vorliegen, und erstrecken sich weiter über die freiliegenden Oberflächen der P+-Halbleiterschichten 45.
  • Die Emitterelektrode 51 weist abwechseln einen Kontakt mit den die N+-Emitterschichten 44 verbindenden Verbindungsabschnitten 55 und den freiliegenden Oberflächen der P+-Halbleiterschichten 45 auf. Allerdings sind die zwischen den freiliegenden Oberflächen der P+-Halbleiterschichten 45 und den nutförmigen Innenwänden 47 aufgenommenen N+-Emitterschichten 44 zwischen den Verbindungsabschnitten 55, die in einer verstreuten Konfiguration angeordnet sind, mit dem Zwischenschichtisolationsfilm 50 bedeckt. Daher weisen die N+-Emitterschichten 44 keinen Kontakt mit der Emitterelektrode 51 auf.
  • Die N+-Emitterschichten 44, die zwischen den freiliegenden Oberflächen der P+-Halbleiterschichten 45 und den nutförmigen Innenwänden 47 aufgenommen sind, dienen daher als die Emitterwiderstandsregionen 57. Das be deutet, dass Emitterwiderstände zwischenliegend angeordnet sind, die der Emitterelektrode zugeordnet sind.
  • So tritt wie in der bevorzugten Ausführungsform dann, wenn ein großer Strom wie in einem Kurzschlusszustand fließt, auch ein Spannungsabfall bei den N+-Emitterschichten 44 ein, so lange Emitterwiderstände angeordnet sind. Ein solcher Spannungsabfall dient zur Beseitigung einer Spannungsdifferenz zwischen der P-Basisschicht 43 und den N+-Emitterschichten 44.
  • D.h., ein solcher Spannungsabfall dient dazu, zu verhindern, dass das eingebaute Potential (i.A. 0,6V) des durch die N+-Emitterschichten 44, die P-Basisschicht 43 und die N–-Schicht 42 ausgebildeten parasitären Transistors überschritten wird, wodurch es dem parasitären Transistor erschwert wird, durchzuschalten. Daher ist der RBSOA groß.
  • Wie in der bevorzugten Ausführungsform sind ferner die Emitterwiderstandsregionen 57 innerhalb einer einfachen Struktur ausgebildet, in welcher der Zwischenschichtisolationsfilm 50 die zwischen den freiliegenden Oberflächen der P-Basisschicht 43 und den nutförmigen Innenwände 47 aufgenommenen N+-Emitterschichten 44 bedeckt und eine Durchbruchcharakteristik während eines Kurzschlusszustands aufgrund der Emitterwiderstände verbessert ist.
  • Hinzu kommt, dass die Struktur gemäß dem vorliegenden Beispiel die gleiche ist wie die Struktur gemäß der bevorzugten Ausführungsform, da sie so modifiziert ist, dass die P+-Halbleiterschichten 45 in den freiliegenden Oberflächen der P-Basisschicht 43 angeordnet sind. Wie in dem vorstehend beschriebenen ersten Beispiel weisen die P+-Halbleiterschichten 45 eine höhere Störstellenkonzentration als diejenige der N+-Emitterschichten 44 auf. Falls die Störstellenkonzentration der N+-Emitterschichten 44 bei etwa 1 × (1018 – 1019) festgelegt ist, ist die Störstellenkonzentration der P+-Halbleiterschichten 45 bei etwa 2 × (1018 – 1019) festgelegt, als etwa dem Zweifachen der Störstellenkonzentration der N+-Emitterschichten 44.
  • Wenn eine Diffusion von N+-Störstellen in der horizontalen Richtung während Ausbildung der N+-Emitterschichten 44 unzureichend ist oder wenn der Gatekontaktrand während Ausbildung des Zwischenschichtisolationsfilm 50 nicht hinreichend groß ausgebildet wird, kommen die benachbarten Kantenabschnitte der N+-Emitterschichten 44, die zwischen benachbarten nutförmigen Innenwänden 47 angeordnet sind, in Positionen, die extrem nahe beieinander liegen. Um dies zu vermeiden, gab es herkömmlicherweise bisher keinen anderen Weg, als die Grabenabstände zu vergrößern. Auch in einem solchen Fall jedoch berühren die N+-Emitterschichten 44 und die P-Basisschicht 43 einander durch die P+-Halbleiterschichten 45 und die Emitterelektrode, da die P+-Halbleiterschichten 45 zwischen den benachbarten Kantenabschnitten der N+-Emitterschichten 44 angeordnet sind. Nachdem dies die Grabenabstände reduziert, schaltet der parasitäre Transistor nicht leicht durch. Die ON-Spannung ist verringert und die Dichte des Elements ist erhöht.
  • Des Weiteren sind gemäß dem vorliegenden Beispiel die Emitterwiderstandsregionen 57 innerhalb einer einfachen Struktur ausgebildet, in welcher die Diffusionsregionen der P+-Halbleiterschichten 45 ausgedehnt sind und die N+-Emitterschichten 44, die zwischen den freiliegenden Oberflächen der P+-Halbleiterschichten 45 und den nutförmigen Innenwänden 47 aufgenommen sind, mit dem Zwischenschichtisolationsfilm 50 bedeckt sind. Daher ist die Durchbruchcharakteristik während Kurzschlusses verbessert, ohne einen Raum zur Anordnung von Emitterwiderständen zu erzeugen und ohne die Zellengröße zu vergrößern.
  • Zusätzlich sind in 22 die P+-Halbleiterschichten 45 dünner ausgebildet als die N+-Emitterschichten 44. Gemäß dem vorliegenden Beispiel ist jedoch der Kontakt zwischen den N+-Emitterschichten 44 und der P-Basisschicht 43 durch die P+-Halbleiterschichten 45 und die Emitterelektrode innerhalb der Verbindungsabschnitte 55 der N+-Emitterschichten 44, nicht innerhalb der zwischen den freiliegenden Oberflächen der P+-Halbleiterschichten 45 und den nutförmigen Innenwänden 47 aufgenommenen N+-Emitterschichten 44 herge stellt. Daher ist es auch dann, wenn die zwischen den freiliegenden Oberflächen der P+-Halbleiterschichten 45 und die nutförmigen Innenwänden 47 aufgenommenen N+-Emitterschichten 44 als ein Ergebnis der Seitendiffusion während Ausbildung der P+-Halbleiterschichten 45 klein ausgebildet sind, aus dem Grund, dass die N+-Emitterschichten 44 nur groß genug sein müssen, um die Emitterwiderstandsregionen 57 auszubilden, unter Berücksichtigung der Seitendiffusion nicht immer erforderlich, um die P+-Halbleiterschichten 45 seichter zu diffundieren als den Boden der N+-Emitterschichten 44.
  • 24 und 25 sind Teilschnittansichten einer Zelle während weiterer Herstellungsschritte in dem vorliegenden Beispiel. Verglichen mit den Herstellungsprozessen gemäß dem ersten Beispiel verwenden die Herstellungsprozesse gemäß dem vorliegenden Beispiel ein anderes Resistmuster zur Ausbildung der N+-Emitterregionen 65 und verwenden auch ein anderes Resistmuster zur Ausbildung des Zwischenschichtisolationsfilms, der in 13 gezeigt ist. Die anderen Herstellungsschritte sind gleich bzw. ähnlich. Im Einzelnen wird der Resist auf der Oberfläche der P-Basisschicht 63 gestapelt, wird die Mehrzahl der Öffnungen, die in der Gestalt von parallelen Streifen vorliegen, und die Öffnungen, die mit diesen Öffnungen verbunden, durch Photolithographieprozesse ausgebildet, wird das Resistmuster ausgebildet, in welchem Resistbestandteile in der Gestalt von Säulen verstreut belassen sind, und werden unter Verwendung dieses Resistmusters 64 als einer Maske N-Störstellen in die Oberfläche der P-Basisschicht 63 mit einer hohen Dotierungskonzentration implantiert und durch Glühen diffundiert, um hierdurch die N+-Emitterregionen 65 zu definieren.
  • Des Weiteren wird nach Ausbildung der P+-Halbleiterschichten 71 entlang der Innenwände 67 so, dass die P+-Halbleiterschicht 71 und die Verbindungsabschnitte der N+-Emitterregionen 65 abwechselnd auftreten, das BPSG 72 auf der Oberfläche des die durch die Innenwände 67 ausgebildeten Nuten auffüllenden Polysiliziums 69 und auf der Oberfläche des thermischen Oxidfilms 68 gestapelt, und wird der Resist 73 auf einer Oberfläche des BPSG 72 gestapelt. Durch Photolithographieprozesse werden in dem Resist 73 die P+- Halbleiterschicht 71 und die Verbindungsabschnitte der N+-Emitterregionen 65 umgebende Öffnungen in Gebieten mit Ausnahme von Abschnitten der N+-Emitterregionen 65, die sich entlang den Innenwänden 67 erstrecken, und mit Ausnahme von Abschnitten der P+-Halbleiterschichten 71, die sich in der Umgebung der N+-Emitterregionen 65 befinden, ausgebildet, um hierdurch ein Resistmuster auszubilden. Unter Verwendung des Resistmusters als eine Maske werden das BPSG 72 und der thermischer Oxidfilm 68 geätzt, wodurch der Zwischenschichtisolationsfilm 72 auf der Oberfläche des in den durch die Innenwände 67 definierten Nuten vergrabenen Polysiliziums 69 ausgebildet wird (vgl. 24). Dann wird das Resistmuster entfernt.
  • Anschließend wird, um die P+-Halbleiterschicht 71 und die durch Ätzen freigelegten N+-Emitterregionen 65 kurzzuschließen, als eine leitfähige Schicht dienendes Al-Si auf einer Oberfläche des Elements gestapelt, in welcher die P+-Halbleiterschicht 71, die N+-Emitterregionen 65 und der Zwischenschichtisolationsfilm 72 angeordnet sind. Dies erzeugt gleichzeitig eine Gateleitung und einen Gateanschlussfleck, die mit dem in den durch die Emitterelektrode 73 und die Innenwände 67 ausgebildeten Nuten vergrabenen Polysilizium 69 verbunden sind (vgl. 25)
  • Ferner wird als eine leitfähige Schicht dienendes AlMoNiAu auf der Oberfläche des P+-Siliziumsubstrats 60 gestapelt, um hierdurch eine Kollektorelektrode 75 auszubilden.
  • Mittels eines solchen Herstellungsprozesses wird der U-IGBT gemäß dem vorliegenden Beispiel zu geringen Kosten hergestellt.
  • Zusätzlich ist zu beachten, dass ungeachtet dessen, dass die vorstehende Beschreibung beschrieben hat, dass die Ps-Halbleiterschicht 71 in dem vorliegenden Beispiel in ähnlicher bzw. gleicher Weise wie die in dem ersten Beispiel ausgebildet ist, das vorliegende Beispiel nicht immer erfordert, dass unter Berücksichtigung der Seitendiffusion die P+-Halbleiterschichten 45 seichter als die Dicke der N+-Emitterschichten 44 diffundiert werden, wie vorstehend beschrieben wurde. Daher können während des Herstellungsprozesses in dem vorliegenden Beispiel Störstellen vom P-Typ durch den thermischer Oxidfilm 68 mit einer höheren Störstellenkonzentration als derjenigen der N+-Emitterregionen 65 implantiert werden und dann tiefer als der Boden der N+-Emitterregionen 65 thermisch diffundiert werden, um die P+-Halbleiterschicht 71 zu erhalten, deren Bodenfläche die P-Basisschicht 63 kontaktiert.
  • Obschon vorstehend die vorliegende Erfindung im Zusammenhang mit einem U-IGBT eines N-Kanal-Typs beschrieben wurde, ist die vorliegende Erfindung auch auf einen U-IGBT eines P-Kanal-Typs anwendbar.
  • Während die Erfindung genau beschrieben worden ist, ist die vorstehende Beschreibung in allen Gesichtspunkten beispielhaft und nicht beschränkend. Es ist zu verstehen, dass vielfältige andere Abwandlungen und Abweichungen erdacht werden können, ohne den Umfang der Erfindung zu verlassen.

Claims (4)

  1. Halbleiteranordnung mit isoliertem Gate (30), mit: einer ersten Halbleiterschicht (41) eines ersten Leitfähigkeitstyps, wobei die erste Halbleiterschicht eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist; einer zweiten Halbleiterschicht (42) eines zweiten Leitfähigkeitstyps, welche auf der ersten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist, wobei die zweite Halbleiterschicht eine niedrige Störstellenkonzentration aufweist; einer dritten Halbleiterschicht (43) des ersten Leitfähigkeitstyps, welche auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; einer vierten Halbleiterschicht (44) des zweiten Leitfähigkeitstyps, welche auf einer Oberfläche der dritten Halbleiterschicht so angeordnet ist, dass sie eine freiliegende Oberfläche der dritten Halbleiterschicht in einer Konfiguration paralleler, diskontinuierlicher Säulen belässt; wenigstens einer rillenförmigen Innenwand (47), welche eine Öffnung definiert, die sich in einer Oberfläche der vierten Halbleiterschicht so öffnet, dass sie sich in einer Richtung entlang der Oberfläche der vierten Halbleiterschicht erstreckt, wobei sich die rillenförmige Innenwand entlang einer Tiefenrichtung hiervon von der Oberfläche der vierten Halbleiterschicht aus zu der zweiten Halbleiterschicht erstreckt; einem Isolationsfilm (48), welcher die rillenförmige Innenwand, einen Teil der Oberfläche der vierten Halbleiterschicht, der sich in der Umgebung der Öffnung befindet und sich an die Innenwand anschließt, und einen Teil der Oberfläche der dritten Halbleiterschicht, der an die vierte Halbleiterschicht angrenzt, bedeckt; einer Steuerelektrode (49), welche über den Isolationsfilm so auf einer Oberfläche der rillenförmigen Innenwand angeordnet ist, dass sie eine zurückgenommene Oberfläche aufweist, die von einer Oberfläche eines Teils des den Teil der Oberfläche der vierten Halbleiterschicht bedeckenden Isolationsfilms zurückgenommen ist; einem Zwischenschichtisolationsfilm (50), welcher Oberflächen der Steuerelektrode und des Isolationsfilms bedeckt; einer ersten Hauptelektrode (51), welche auf den Oberflächen der dritten und der vierten Halbleiterschicht und des Zwischenschichtisolationsfilms angeordnet ist; und einer zweiten Hauptelektrode (52), welche auf der zweiten Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  2. Halbleiteranordnung mit isoliertem Gate gemäß Anspruch 1, dadurch gekennzeichnet, dass die Anordnung eine Mehrzahl von rillenförmigen Innenwänden aufweist, wobei die freiliegende Oberfläche der dritten Halbleiterschicht zwischen und entlang von zwei aneinander angrenzenden der rillenförmigen Innenwände angeordnet ist und sich in einer Längsrichtung der zwei aneinander angrenzenden erstreckt.
  3. Halbleiteranordnung mit isoliertem Gate gemäß Anspruch 2, dadurch gekennzeichnet, dass eine Oberflächenkonfiguation der vierten Halbleiterschicht in Bereichen, die zwischen den zwei angrenzenden der rillenförmigen Innenwände liegen, eine leiterartige Konfiguration ist.
  4. Verfahren zum Herstellen einer Halbleiteranordnung mit isoliertem Gate, mit: einem ersten Schritt eines Ausbildens eines Halbleitersubstrats, welches eine erste Halbleiterschicht (60) eines ersten Leitfähigkeitstyps und eine auf einer Oberfläche der ersten Halbleiterschicht angeordnete zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist; einem zweiten Schritt eines Implantierens von Störstellen des ersten Leitfähigkeitstyps in eine erste Hauptoberfläche des Halbleitersubstrats, die sich auf der Seite der zweiten Halbleiterschicht des Halbleitersubstrats befindet, um dadurch eine dritte Halbleiterschicht (63) des ersten Leitfähigkeitstyps auszubilden; einem dritten Schritt eines Stapelns eines Resists (64) auf der ersten Hauptoberfläche, eines selektiven Entfernens des Resists so, dass ein Teil des Resists als eine Mehrzahl von Regionen, die in der Gestalt von diskontinuierlichen Säulen parallel zu einander angeordnet sind, verbleibt, sodass ein Resistmuster ausgebildet wird, eines selektiven Implantierens von Störstellen des zweiten Leitfähigkeitstyps unter Verwendung des Resistmusters als eine Maske und eines Diffundierens der Störstellen des zweiten Leitfähigkeitstyps in einer Oberfläche der dritten Halbleiterschicht so, dass ein Teil einer freiliegenden Oberfläche der dritten Halbleiterschicht, der mit dem Resist bedeckt ist, belassen wird, um dadurch eine vierte Halbleiterschicht (65) des zweiten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als der zweiten Halbleiterschicht selektiv auszubilden; einem vierten Schritt eines Ausbildens eines Abschirmfilms (66) auf der ersten Hauptoberfläche, eines Ausbildens einer Öffnung in dem Abschirmfilm auf einem Teil einer Oberfläche der vierten Halbleiterschicht so, dass sich die Öffnung entlang einer Oberfläche von Säulen der vierten Halbleiterschicht erstreckt, eines selektiven Entfernens eines Halbleiters bis zu der zweiten Halbleiterschicht hinab, wobei der Abschirmfilm als eine Maske verwendet wird, welche die Öffnung aufweist, um dadurch rillenförmige Innenwände (67) auszubilden, welche Rillen definieren, und eines Entfernes des Abschirmfilms hiernach; einem fünften Schritt eines Ausbildens eines Isolationsfilms (68) auf Oberflächen der rillenförmig Innenwände und auf der ersten Hauptoberfläche; einem sechsten Schritt eines Stapelns eines leifähigen Materials (69) auf dem Isolationsfilm so, dass die Rillen aufgefüllt werden; einem siebenten Schritt eines einheitlichen Entfernens des leitfähigen Materials unter Belassen des Isolationsfilms, bis eine Oberfläche des leitfähigen Materials, das in den Rillen vergraben ist, von einer Oberfläche eines Teil des Isolationsfilms, der auf der erste Hauptoberfläche ausgebildet ist, zurückgenommen ist; einem achten Schritt eines Stapelns eines Zwischenschichtisolationsfilms (72) auf einem Teil des Isolationsfilms, der nach dem siebenten Schritt freiliegt, und der Oberfläche des leitfähigen Materials; einem neunten Schritt eines Stapelns eines Resists (73) auf einer Oberfläche des Zwischenschichtisolationsfilms, eines Ausbildens einer Öffnung darin, welche die dritte und die vierte Halbleiterschicht umgibt, mit Ausnahme von Teilen von Oberflächen der vierten Halbleiterschichten, die angrenzend an und entlang den Innenwänden verlaufen, und mit Ausnahme eines Teils der freiliegenden Oberfläche der dritten Halbleiterschicht, welche angrenzend an die Teile der Oberflächen der vierten Halbleiterschicht verläuft, eines selektiven Entfernens des Zwischenschichtisolationsfilms und des Isolationsfilms, wobei ein Resistmuster verwendet wird, das die Öffnung enthält, um dadurch die dritte Halbleiterschicht und die Teile der vierten Halbleiterschicht, die an die dritte Halbleiterschicht angrenzend verlaufen, freizulegen; einem zehnten Schritt eines Stapelns einer Leiterschicht (74) auf Oberflächen der dritten und der vierten Halbleiterschicht, die nach dem neunten Schritt freiliegen, und auf der Oberfläche des Zwischenschichtisolationsfilms; und einem elften Schritt eines Stapelns einer Leiterschicht (75) auf der zweiten Hauptoberfläche des Halbleitersubstrats, die sich auf einer der ersten Hauptoberfläche gegenüberliegenden Seite befindet.
DE69636913T 1995-07-21 1996-05-09 Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung Expired - Lifetime DE69636913T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18578395 1995-07-21
JP18578395A JP3384198B2 (ja) 1995-07-21 1995-07-21 絶縁ゲート型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69636913D1 DE69636913D1 (de) 2007-03-29
DE69636913T2 true DE69636913T2 (de) 2007-11-15

Family

ID=16176826

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69637366T Expired - Lifetime DE69637366T2 (de) 1995-07-21 1996-05-09 Halbleiteranordnung mit isoliertem Gate
DE69636913T Expired - Lifetime DE69636913T2 (de) 1995-07-21 1996-05-09 Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE69629251T Expired - Lifetime DE69629251T2 (de) 1995-07-21 1996-05-09 Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69637366T Expired - Lifetime DE69637366T2 (de) 1995-07-21 1996-05-09 Halbleiteranordnung mit isoliertem Gate

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69629251T Expired - Lifetime DE69629251T2 (de) 1995-07-21 1996-05-09 Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren

Country Status (5)

Country Link
US (2) US5801408A (de)
EP (3) EP0755076B1 (de)
JP (1) JP3384198B2 (de)
KR (2) KR100250350B1 (de)
DE (3) DE69637366T2 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JP3410286B2 (ja) 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
DE19727676A1 (de) * 1997-06-30 1999-01-07 Asea Brown Boveri MOS gesteuertes Leistungshalbleiterbauelement
JP3281844B2 (ja) * 1997-08-26 2002-05-13 三洋電機株式会社 半導体装置の製造方法
JP3164030B2 (ja) * 1997-09-19 2001-05-08 日本電気株式会社 縦型電界効果トランジスタの製造方法
JP3281847B2 (ja) * 1997-09-26 2002-05-13 三洋電機株式会社 半導体装置の製造方法
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
SE9800286D0 (sv) * 1998-02-02 1998-02-02 Abb Research Ltd A transistor of SiC
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
WO1999044240A1 (de) 1998-02-27 1999-09-02 Asea Brown Boveri Ag Bipolartransistor mit isolierter gateelektrode
JP3586193B2 (ja) 1998-04-27 2004-11-10 三菱電機株式会社 半導体装置およびその製造方法
WO2000038244A1 (de) 1998-12-18 2000-06-29 Infineon Technologies Ag Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
GB2347014B (en) * 1999-02-18 2003-04-16 Zetex Plc Semiconductor device
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP2001085685A (ja) 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP2001102575A (ja) * 1999-09-29 2001-04-13 Nec Corp 半導体装置とその温度検出方法
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
DE10009345C1 (de) * 2000-02-28 2001-07-19 Infineon Technologies Ag Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung
DE10023950A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Bauelement
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3708014B2 (ja) * 2000-10-20 2005-10-19 株式会社東芝 半導体装置
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100485556B1 (ko) * 2001-02-02 2005-04-27 미쓰비시덴키 가부시키가이샤 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
GB0208833D0 (en) * 2002-04-18 2002-05-29 Koninkl Philips Electronics Nv Trench-gate semiconductor devices
JP2006518108A (ja) * 2003-02-18 2006-08-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置及びそのような装置の製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7259411B1 (en) * 2003-12-04 2007-08-21 National Semiconductor Corporation Vertical MOS transistor
JP4059846B2 (ja) 2003-12-26 2008-03-12 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006012967A (ja) * 2004-06-23 2006-01-12 Toshiba Corp 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP4212552B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 半導体装置
JP4440188B2 (ja) * 2005-01-19 2010-03-24 パナソニック株式会社 半導体装置の製造方法
JP2006228906A (ja) * 2005-02-16 2006-08-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4928753B2 (ja) * 2005-07-14 2012-05-09 株式会社東芝 トレンチゲート型半導体装置
JP4939012B2 (ja) * 2005-08-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2007081107A (ja) * 2005-09-14 2007-03-29 Elpida Memory Inc 半導体装置及びその製造方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
JP5040240B2 (ja) * 2006-09-29 2012-10-03 三菱電機株式会社 絶縁ゲート型半導体装置
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2009164183A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置及びその製造方法
US8022470B2 (en) * 2008-09-04 2011-09-20 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
JP5687582B2 (ja) 2010-09-21 2015-03-18 株式会社東芝 半導体素子およびその製造方法
TWI462294B (zh) * 2010-09-21 2014-11-21 Toshiba Kk Semiconductor element and manufacturing method thereof
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法
CN102891082B (zh) * 2011-07-18 2015-09-23 中国科学院微电子研究所 绝缘栅双极晶体管及其制作方法
US8766325B2 (en) * 2011-10-17 2014-07-01 Rohm Co., Ltd. Semiconductor device
JP5754397B2 (ja) * 2012-03-09 2015-07-29 三菱電機株式会社 縦型トレンチｉｇｂｔの製造方法
KR20150076815A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US20160013301A1 (en) * 2014-07-10 2016-01-14 Nuvoton Technology Corporation Semiconductor device and method of manufacturing the same
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
JP2018207057A (ja) * 2017-06-09 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN107516669B (zh) * 2017-08-07 2021-02-12 电子科技大学 一种igbt器件
JP7263715B2 (ja) 2018-08-30 2023-04-25 富士電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2507820A1 (fr) * 1981-06-16 1982-12-17 Thomson Csf Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee
EP0159663A3 (de) * 1984-04-26 1987-09-23 General Electric Company Thyristoren, Feldeffekttransistoren mit isoliertem Gate und MOSFETs hoher Dichte gesteuert durch eine in einer V-Nut angebrachte MOS-Struktur und Verfahren zur Herstellung
JPS60235275A (ja) * 1984-05-08 1985-11-21 Kontetsuku:Kk コンピユ−タ援用計測システム
US4860072A (en) * 1986-03-05 1989-08-22 Ixys Corporation Monolithic semiconductor device and method of manufacturing same
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
JPH07123165B2 (ja) * 1986-08-19 1995-12-25 松下電子工業株式会社 縦型ｍｏｓ電界効果トランジスタ
JPH01198076A (ja) * 1988-02-02 1989-08-09 Mitsubishi Electric Corp 半導体装置
JPH0734474B2 (ja) * 1988-03-03 1995-04-12 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5182222A (en) * 1991-06-26 1993-01-26 Texas Instruments Incorporated Process for manufacturing a DMOS transistor
EP0550770B1 (de) * 1991-07-26 1997-11-12 Denso Corporation Verfahren zur herstellung vertikaler mosfets
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
JP3204792B2 (ja) * 1993-04-27 2001-09-04 株式会社東芝 半導体装置
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors

Also Published As

Publication number Publication date
EP1233457A3 (de) 2003-04-23
KR100250350B1 (ko) 2000-04-01
DE69636913D1 (de) 2007-03-29
DE69629251D1 (de) 2003-09-04
DE69637366T2 (de) 2008-12-04
EP1233457B1 (de) 2007-02-14
EP1237201A3 (de) 2003-04-23
US5801408A (en) 1998-09-01
DE69629251T2 (de) 2004-04-22
US5960264A (en) 1999-09-28
JPH0936362A (ja) 1997-02-07
EP0755076A3 (de) 1997-02-19
KR100292720B1 (ko) 2001-06-15
JP3384198B2 (ja) 2003-03-10
EP1237201B1 (de) 2007-12-12
DE69637366D1 (de) 2008-01-24
EP0755076A2 (de) 1997-01-22
EP0755076B1 (de) 2003-07-30
EP1237201A2 (de) 2002-09-04
KR970008651A (ko) 1997-02-24
EP1233457A2 (de) 2002-08-21

Similar Documents

Publication Publication Date Title
DE69636913T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE69634594T2 (de) Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE69633310T2 (de) PIN-Diode mit isoliertem Gate.
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE69617098T2 (de) Grabengate-Leistungs-MOSFET mit Schutzdioden in periodischer Anordnung
DE102004040997B4 (de) Isolierschichttransistor mit eingebauter Diode und Inverterschaltung mit diesem Transistor
DE10303335B4 (de) Halbleiterbauteil
DE10133543B4 (de) Bidirektionales Halbleiterbauelement
DE69600801T2 (de) Halbleiterbauelement mit isoliertem Gate
DE10205345B9 (de) Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE10106006A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018203693A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)