DE102007033839A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007033839A1
DE102007033839A1 DE102007033839A DE102007033839A DE102007033839A1 DE 102007033839 A1 DE102007033839 A1 DE 102007033839A1 DE 102007033839 A DE102007033839 A DE 102007033839A DE 102007033839 A DE102007033839 A DE 102007033839A DE 102007033839 A1 DE102007033839 A1 DE 102007033839A1
Authority
DE
Germany
Prior art keywords
semiconductor device
electrode
field plates
cell area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007033839A
Other languages
English (en)
Other versions
DE102007033839B4 (de
Inventor
Franz Dr. Rer. Nat. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007033839.4A priority Critical patent/DE102007033839B4/de
Priority to US12/175,848 priority patent/US8541839B2/en
Publication of DE102007033839A1 publication Critical patent/DE102007033839A1/de
Priority to US13/917,034 priority patent/US9287354B2/en
Application granted granted Critical
Publication of DE102007033839B4 publication Critical patent/DE102007033839B4/de
Priority to US15/068,881 priority patent/US20160197152A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit unterschiedlich strukturierten Zellenbereichen und ein Verfahren zur Herstellung desselben. Dazu weist das Halbleiterbauelement einen Halbleiterkörper auf. Eine erste Elektrode auf der Oberseite des Halbleiterkörpers steht mit einer ersten oberflächennahen Zone des Halbleiterkörpers elektrisch in Verbindung. Eine zweite Elektrode steht mit einer zweiten Zone des Halbleiterkörpers elektrisch in Verbindung. Ferner weist der Halbleiterkörper einen Driftstreckenbereich auf, der in dem Halbleiterkörper zwischen der ersten und der zweiten Elektrode angeordnet ist. Ein Zellenbereich des Halbleiterbauelements ist in einen Hauptzellenbereich und einen Hilfszellenbereich unterteilt, wobei die Durchbruchsspannung der Hilfszellen größer als die Durchbruchsspannung der Hauptzellen ist.

Description

  • Erfindungshintergrund
  • Die Erfindung betrifft ein Halbleiterbauelement mit unterschiedlich strukturierten Zellenbereichen und ein Verfahren zur Herstellung desselben. Unterschiedlich strukturierte Zellenbereiche werden bei Halbleiterbauelementen mit einem Driftstreckenbereich zwischen einer ersten Elektrode und einer zweiten Elektrode eingesetzt. Dabei hängt die unterschiedliche Zellenstruktur davon ab, ob die Driftstrecke lateral zwischen den beiden auf einer Oberfläche eines Halbleiterkörpers angeordneten Elektroden ausgerichtet ist oder ob die Driftstrecke vertikal in einem Halbleiterkörper zwischen einer Elektrode auf der Oberseite des Halbleiterkörpers und einer Elektrode auf der Rückseite des Halbleiterkörpers ausgerichtet ist. Allgemein ist jedoch die Orientierung der Driftstrecke und die Richtung des Stromflusses unabhängig von der Anordnung der Elektroden.
  • Weiterhin werden unterschiedliche Zellenbereiche dadurch realisiert, dass die Driftstrecke in Driftzonen und Feldplattenbereiche unterteilt wird. Dennoch zeigen diese Halbleiterbauelemente mit unterschiedlich strukturierten Zellenbereichen eine einheitliche an die Sperrspannung des Halbleiterbauelements angepasste Driftstreckenlänge. Diese Driftstreckenlänge ist in allen Zellenbereichen gleich bleibend lang, um sicherzustellen, dass im gesamten Driftstreckenbereich die vorgesehene Sperrspannung für das Halbleiterbauelement erreicht wird.
  • Wird ein Halbleiterbauelement mit Feldplatten, die in die Driftstrecke hineinragen und ihr Potential aus der Driftstrecke über ein Diffusionsgebiet beziehen, im Avalanchefall betrieben, so wird durch die Avalanche-generierten Ladungsträger die Ladung und damit die Spannung auf den Feldplatten verändert. Dies kann in Abhängigkeit von der Struktur und der Stromdichte zu einer Erhöhung der Durchbruchspannung oder einer Absenkung der Durchbruchspannung führen. Ein Absenken der Durchbruchspannung mit zunehmender Stromdichte wird als "snap-back-Effekt" bezeichnet und ist bei hohen Stromdichten deshalb kritisch, da diese Instabilität zu einer Filamentierung und einer Zerstörung des Halbleiterbauelements führen kann.
  • Zusammenfassung
  • In einer Ausführungsform der Erfindung wird ein Halbleiterbauelement mit unterschiedlich strukturierten Zellenbereichen und ein Verfahren zur Herstellung desselben geschaffen. Dazu weist das Halbleiterbauelement einen Halbleiterkörper auf. Eine erste Elektrode auf einer Oberfläche des Halbleiterkörpers steht mit einer ersten oberflächennahen Zone des Halbleiterkörpers elektrisch in Verbindung. Eine zweite Elektrode steht mit einer zweiten Zone des Halbleiterkörpers elektrisch in Verbindung. Ferner weist der Halbleiterkörper einen Driftstreckenbereich auf, der in dem Halbleiterkörper zwischen der ersten und der zweiten Elektrode angeordnet ist. Ein Zellenbereich des Halbleiterbauelements ist in einen Hauptzellenbereich und einen Hilfszellenbereich unterteilt, wobei die Durchbruchsspannung der Hilfszellen größer als die Durchbruchsspannung der Hauptzellen ist.
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
  • Kurze Figurenbeschreibung
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 1 in einem Hauptzellenbereich;
  • 3 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 1 in einem Hilfszellenbereich;
  • 4 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung;
  • 5 zeigt eine schematische Draufsicht auf einen Teilbereich des Halbleiterbauelements gemäß 4;
  • 6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung;
  • Detaillierte Beschreibung der Figuren
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 1 gemäß einer Ausführungsform der Erfindung. Das Halbleiterbauelement 1 ist auf und in einem Halbleiter körper 5 angeordnet. Dieser Halbleiterkörper 5 besteht hier aus monokristallinem Silizium und weist auf seiner Oberseite eine erste Elektrode 7 in Form eines metallischen Streifens auf, der über streifenförmige oder inselförmige Kontaktfenster 47 mit einer streifenförmigen oder inselförmigen oberflächennahen Zone 8 elektrisch verbunden ist. Ferner weist die Oberseite 6 des Halbleiterkörpers 5 eine zweite Elektrode 9 auf, die streifenförmig ausgebildet ist und über Kontaktfenster 48 mit einem oberflächennahen Bereich 10 des Halbleiterkörpers 5 elektrisch verbunden ist.
  • Während die zweite Elektrode 9 über die Kontaktfenster 48 und die oberflächennahe hochdotierte Zone 10 direkt das Driftstreckenmaterial des Driftstreckenbereichs 18 kontaktiert, ist der oberflächennahe Bereich 8 der ersten Elektrode 7 von einer streifenförmigen Bodyzone 33 umgeben, die komplementär zu dem Driftstreckenbereich 18 dotiert ist, wobei die Sourceelektrode normalerweise auch die Bodyzonen kontaktiert. Zwischen der Bodyzone 33 und der oberflächennahen zweiten Zone 10 erstreckt sich eine Driftstrecke 11 mit einer Driftstreckenlänge d1 und einem Hauptzellenbereich 25 mit Hauptzellen 29. Außerdem erstreckt sich zwischen der Bodyzone 33 und der oberflächennahen Zone 10 eine Driftstrecke 14 mit einer Driftstreckenlänge d2, in der ein Hilfszellenbereich 26 mit Hilfszellen 28 angeordnet ist. Dabei ist die Driftstreckenlänge d1 des Hauptzellenbereichs 25 geringer als die Driftstreckenlänge d2 des Hilfszellenbereichs 26. Dabei kann der Hilfszellenbereich aktiv sein, d. h. mit Sourcezonen und Gateelektroden ausgestattet sein oder alternativ nur Bodygebiete aufweisen, die von der Sourceelektrode kontaktiert werden.
  • Dadurch wird gewährleistet, dass im Avalanchefall des Hauptzellenbereichs 25 der Hilfszellenbereich 26 nicht in den Ava lanchezustand übergeht, da durch die größere Driftstreckenlänge d2 die Feldstärke im Hilfszellenbereich 26 niedriger ausgebildet werden kann als im Hauptzellenbereich 25 und ein Avalanchezustand im Hilfszellenbereich 26 nicht eintreten kann. Durch die somit unterschiedlich strukturierten Zellenbereiche 25 und 26 in einer ersten Art von Zellen, nämlich den Hauptzellen 29 im Hauptzellenbereich 25, die den Haupttransistor bilden. Diese Hauptzellen 29 sind aus Feldplatten 12 aufgebaut, welche in lateraler Richtung ausgerichtet sind und vertikal in die Driftstrecke 11 hineinragen, und die nicht mit der benachbarten Driftstrecke 11 verbunden sind. Sie sind vielmehr von einer Isolationsschicht 24 umgeben und weisen einen Feldplattenkontakt 34 auf, der mit einer streifenförmigen Leiterbahn 15 elektrisch in Verbindung steht, aber nicht das Driftstreckenmaterial kontaktiert. Diese Hauptzellen 29 tragen im Avalanchebetrieb innerhalb ihrer Driftzonen 27 den vollen oder zumindest den wesentlichen Teil des Stroms. Auch im Durchlassfall trägt die Gesamtheit dieser Hauptzellen 29 den wesentlichen Teil des Stroms.
  • Die Hilfszellen 28, die ebenfalls lateral ausgerichtet sind und in das Driftstreckenmaterial hineinragende Feldplatten 13 aufweisen, stellen die Spannungen bzw. Potentiale für die Feldplatten 12 der Hauptzellen 29 bereit. Der Hilfszellenbereich 26 liegt mit seiner Durchbruchspannung über der Durchbruchspannung des Hauptzellenbereichs 25 und geht deshalb selbst bis zu sehr hohen Stromdichten nicht in den Avalanchefall über. Dazu ist die Driftstrecke 14 der Hilfszellen 28 länger ausgelegt, indem mehr Feldplatten 13 gestaffelt im Hilfszellenbereich 26 als im Hauptzellenbereich 25 hintereinander angeordnet sind.
  • Während in dieser Ausführungsform der Erfindung mehrere Feldplatten 12 bzw. 13 hintereinander sowohl im Hauptzellenbereich 25 als auch im Hilfszellenbereich 26 angeordnet sind, gibt es auch die Möglichkeit, dass in jedem der. Bereiche einzelne Feldplatten angeordnet werden, wobei im Hilfszellenbereich 26 dann diese Feldplatten 13 länger ausgelegt sind als im Hauptzellenbereich 25. Wie bereits oben erwählt wird dadurch die Feldstärke im Hilfszellenbereich 26 reduziert und es wird erreicht, dass die Feldplattenspannungen unabhängig von avalanchegenerierten Ladungsträgern sind. Dadurch wird die Sperrspannung der Hauptzellen 29 unabhängig von Ladeeffekten der Feldplatten 12 durch avalanchegenerierte Ladungsträger.
  • Ferner ist es möglich das Oxiddickenprofil entlang der Grabenwände bzw. Trenchwände der Grabenstrukturen für die Feldplatten im Hauptzellenbereich 25 unterschiedlich zu den Oxiddickenprofilen der Grabenwände der Grabenstrukturen der Feldplatten im Hilfszellenbereich 26 zu gestalten. So kann beispielsweise die Oxidschicht der Grabenstruktur im Hauptzellenbereich 25 eine gleichbleibende Dicke aufweisen, während die Oxidschichtdicke der Grabenwände der Grabenstrukturen der Feldplatten im Hilfszellenbereich 26 keilförmig ausgebildet sind.
  • Während die Feldplatten 12 im Hauptzellenbereich 25 keinen Kontakt zu dem umgebenden Driftstreckenmaterial aufweisen, sind Enden 17 der Feldplatten 13 im Hilfszellenbereich 26 über komplementär zur Driftstrecke leitende floatende Zonen 19 und zugehörigen Feldplattenkontakten 49 mit dem Driftstreckenmaterial der Driftstrecke 14 in den Koppelpositionen 41, 42 und 46 elektrisch gekoppelt.
  • Ferner werden die Hilfszellen 28 wie die Hauptzellen 29 mit einem aktiven Kanal ausgestattet, so dass sie zum Durchlasswiderstand Ron × Fläche A beitragen können. Der spezifische Ron × Fläche A der Hilfszellen 28 ist typischerweise 10 bis 30% höher als der der Hauptzellen 29. Die Hilfszellen 28 können bis auf die Feldplattenkontakte 49 der Feldplatten 13 zur Driftzone 27 identisch zu den Hauptzellen 29 für laterale Halbleiterbauelemente, wie es 1 zeigt, ausgelegt werden.
  • Allerdings kann sich der Hilfszellenbereich 26 auch vom Hauptzellenbereich 25 konstruktiv weiter unterscheiden, indem z. B. p-leitende Kanäle zur Spannungsbegrenzung zwischen den Feldplatten 13 oder Entladestrukturen wie eine schwach dotierte oberflächennahe p–-leitende Entladeschicht 38 vorgesehen werden. Wie in 1 in Verbindung mit 2 gezeigt, sind Verbindungsstege 45 zur Bodyzone 33 vorgesehen, die dafür sorgen, dass die floatenden Zonen 19 in den Koppelpositionen 41, 42 und 46 zur Bodyzone hin entladen werden. Neben einer derartigen Entladeschicht 38 können auch separate Bereiche mit Entladezellen als dritte Art von Zellen in einem derartigen Halbleiterbauelement vorgesehen sein. Die unterschiedliche Ausbildung des Hauptzellenbereichs 25 und des Hilfszellenbereichs 26 wird mit den schematischen Querschnitten, die in den nachfolgenden Figuren gezeigt werden verdeutlicht.
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 1 gemäß 1 in einem Hauptzellenbereich 25. Der Hauptzellenbereich 25 bildet einen lateralen MOS-Feldeffekttransistor mit einer Sourceelektrode S als erste Elektrode 7 und einer Drainelektrode D als zweite Elektrode 9 auf einer Isolationsschicht 35 auf der Oberseite 6 des Halb leiterkörpers 5. In der Isolationsschicht 35 sind Fenster 37 angeordnet, über die Durchkontakte die entsprechenden oberflächennahen Zonen 8 bzw. 10 die auf der Isolationsschicht 35 angeordneten Elektroden 7 und 9 kontaktieren.
  • Eine Steuerelektrode 36 in Form einer Gateelektrode G ist innerhalb der Isolationsschicht 35 angeordnet und steuert über ein Gateoxid 43 einen n-leitenden Kanal durch die Bodyzone 33 zum Einschalten des lateralen MOS-Feldeffekttransistors im Hauptzellenbereich 25. Außerdem zeigt dieser Querschnitt, dass die Driftstrecke 11 im Halbleiterkörper 5 bis zu einem p–-leitenden Substrat 44 reicht, wobei in dieser Ausführungsform der Erfindung zwei hintereinander angeordnete Feldplatten 12 mit einem elektrisch leitenden Material 30 in das Driftstreckenmaterial vertikal hineinragen.
  • Dabei ist das elektrisch leitende Material 30, das ein hochdotiertes Polysilizium aufweisen kann oder aus Metall bestehen kann, in der Grabenstruktur 21 angeordnet und vom Driftstreckenmaterial durch eine isolierende Schicht 24, welche die Grabenwände 22 bedeckt, elektrisch isoliert. Im Hauptzellenbereich 25 ist keine der Feldplatten 12 direkt mit dem umgebenden Driftstreckenmaterial verbunden, sondern vielmehr über einen Feldplattenkontakt 34, der sich durch die Isolationsschicht 35 erstreckt, mit einer auf der Isolationsschicht 35 angeordneten streifenförmigen Leiterbahn 15 verbunden, welche die elektrische Verbindung zu den Feldplatten 13 im Hilfszellenbereich 26 herstellt.
  • 3 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 1 gemäß 1 in einem Hilfszellenbereich 26, wobei in dieser Ausführungsform der Erfindung eine Feldplatte mehr in der Driftstrecke 14 gestaffelt angeordnet ist, so dass die Driftstreckenlänge d2 größer ist als die Driftstreckenlänge d1 des Hauptzellenbereichs 25. Neben der Kopplungsstruktur über eine p+-leitende floatende Zone 19 an Enden 17 der Feldplatten 13 ist hier mit einer gestrichelten Linie ein p–-leitende Entladeschicht 38 gezeigt, welche die hochdotierten floatenden Zonen 19 mit der Basiszone 33 verbindet.
  • Dabei geht die Verbindungsschicht 38 in Verbindungsstege 45 zur Bodyzone 33 hin über, um die einwandfreie Funktionsfähigkeit der Steuerelektrode 36 über das Gateoxid 43 nicht zu beeinträchtigen. Dazu kann auch die Steuerelektrode 36 an den Stellen, an denen die Verbindungsstege 45 die Bodyzone 33 kontaktieren, entsprechend unterbrochen sein. Um die Kopplungsfunktion an den Kopplungspositionen 41, 42 und 46 zu erfüllen, sind die Feldplattenkontakte 49 im Hilfszellenbereich 26 breiter ausgeführt als im Hauptzellenbereich 25. Dadurch wird gewährleistet, dass die Feldplatten 13 mit den entsprechenden floatenden Zonen 19 elektrisch verbunden sind.
  • Anstelle der in 3 gezeigten Entladeschicht 38 ist es auch möglich, die Hilfszellen 28 im Hilfszellenbereich 26 über p-Kanal-MOS-Transistoren zu entladen. Auch ist es möglich, an den Kopplungspositionen 41, 42 und 46 eine zweite hochdotierte Zone einzubringen, welche den gleichen Leitungstyp wie die Driftstrecke 14 besitzt, und somit die floatende Zone 19 über diese n+-leitende zweite Zone mit dem Driftstreckenmaterial in Richtung auf die erste Elektroode 7 hin verbinden. Dabei kann in vorteilhafter Weise ein Durchgreifeffekt genutzt werden, der dafür sorgt, dass die Entladung der floatenden Zonen 19 der Feldplatten 13 verbessert wird.
  • Damit die Hauptlast der Stromführung von dem Hauptzellenbereich 25 übernommen werden kann, ist die Anzahl der Feldplatten 12 im Hauptzellenbereich 25 größer als im Hilfszellenbereich 26. Die Driftstrecken 11 und 14 sind schwach n-dotiert und auf einem p–-leitendem Substrat 44 angeordnet.
  • Ein Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente 1 mit Driftstrecken 11 und 14 in Hauptzellenbereichen 25 bzw. Hilfszellenbereichen 26, wobei die Länge der Driftstrecke 11 im Hauptzellenbereich 25 geringer ist als im Hilfszellenbereich 26 weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem monokristallinen Halbleiterkörper 5 mit Halbleiterbauelementstrukturen in Halbleiterchippositionen strukturiert.
  • Dabei können die Halbleiterstrukturen Dioden-, MOSFET- oder IGBT-Strukturen mit lateralen oder vertikalen Driftstrecken 11 und 14 für den Hauptzellenbereich 25 und den Hilfszellenbereich 26 aufweisen. Dazu werden Dotierstoffe eines komplementären Leitungstyps an Kopplungspositionen 41 zwischen vorgesehenen Enden 17 von Feldplatten 13 und der Driftstrecke 14 im Hilfszellenbereich 26 bei vorgegebener Driftstreckenlänge für floatende p+-leitende Zonen 19 eingebracht. Nach dem Einbringen derartiger floatender Zonen 19 im Hilfszellenbereich 26 werden vertikale Grabenstrukturen 21 in die Driftstrecken 11 und 14 eingebracht. Die Grabenwände 22 der Grabenstrukturen 21 werden dann mit einer isolierenden Schicht 24 versehen. Anschließend werden die Grabenstrukturen 21 mit einem leitenden Material 30 zu Feldplatten 12 bzw. 13 aufgefüllt. Wegen des hohen Temperaturbudgets für die Oxide in den Grabenstrukturen wird die Reihenfolge vorzugsweise umgedreht, indem nämlich zunächst die Grabenstruktur mit Oxid und Elek troden hergestellt wird und danach die floatenden Zonen 19 eingebracht werden.
  • Nun kann ein Vollenden der Dioden-, MOSFET- oder IGBT-Strukturen erfolgen. Anschließend werden in den Halbleiterchippositionen des Halbleiterwafers selektiv Elektroden 7 und 9 und wenigstens eine Leiterbahn 15 einer Kopplungsstruktur abgeschieden, womit die Feldplatten 12 des Hauptzellenbereichs 25 mit den Feldplatten 13 des Hilfszellenbereichs 26 elektrisch gekoppelt werden.
  • Dieses Verfahren kann sowohl für laterale Halbleiterbauelementstrukturen als auch vertikale Halbleiterbauelementstrukturen eingesetzt werden. Dabei wird bei lateralen Strukturen zur Realisierung einer längeren Driftstrecke 14 des Hilfszellenbereichs 26 gegenüber einer kürzeren Driftstrecke 11 des Hauptzellenbereichs 25 der Abstand zwischen der ersten Elektrode 7 und der zweiten Elektrode 9 lediglich auf der Oberseite 6 des Halbleiterkörpers 5 vergrößert. Bei vertikalen Strukturen ist dieses nicht ganz so einfach durchführbar, da bei vertikalen Strukturen zwar auch die Grabenstrukturen 21 in Epitaxieschichten eingebracht werden, jedoch mit der Dicke der Epitaxieschicht die Driftstreckenlänge d im Prinzip vorgegeben ist.
  • In einem vertikalen Halbleiterbauelement wird deshalb im Hauptzellenbereich 25 eine Sockelepitaxieschicht aufgebracht, die in ihrer Dotierung dem Substrat 44 des Halbleiterwafers angepasst ist. Durch einen derartigen Sockel kann die Driftstreckenlänge d1 im Hauptzellenbereich 25 verkürzt werden, während im Hilfszellenbereich 26, in dem auf einen derartigen hoch dotierten Sockel verzichtet wird, eine größere Driftstreckenlänge d2 für die in Grabenstrukturen 21 angeordneten Feldplatten 13 und die umgebenden Driftzonen 27 zur Verfügung gestellt werden kann. Eine derartige Sockelepitaxieschicht kann auf einfache Weise hergestellt werden, indem ein Teilbereich einer auf das Substrat 44 aufgebrachten Epitaxieschicht höher dotiert und in seiner Dotierung dem Substrat 44 des Halbleiterwafers angepasst wird. Somit können sowohl für laterale als auch für vertikale Bauelementstrukturen unterschiedliche Driftstreckenlängen in Ausführungsformen der Erfindung mit längeren Grabenstrukturen 21 für Feldplatten 13 in Hilfszellenbereichen 26 als in Hauptzellenbereichen 25 realisiert werden.
  • Nach dem Herstellen entsprechender Halbleiterwafer mit Halbleiterchippositionen werden die Halbleiterwafer in einzelne Halbleiterchips aufgetrennt und zu Halbleiterbauelementen weiterverarbeitet. Bei dieser Weiterverarbeitung werden die Halbleiterchips beispielsweise auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen aufgebracht. Danach werden die Elektroden der Halbleiterchips, die sich auf dem Halbleiterkörper 5 befinden mit Kontaktanschlussflächen, die sich auf dem Bauelementträger befinden und die mit Außenkontakten elektrisch in Verbindung stehen, über entsprechende Verbindungselemente verbunden. Schließlich werden die so vorbereiteten Komponenten in ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente eingebracht. Abschließend wird dann der Bauelementträger in einzelne Halbleiterbauelemente 1 mit unterschiedlich strukturierten Zellenbereichen 25 und 26 aufgetrennt.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird vorzugsweise nach dem Einbringen der Grabenstrukturen im Hilfszellenbereich 26 eine p–-leitende Entladeschicht 38 als Feldplattenentladestruktur 4 implantiert oder diffundiert. Auch ist es möglich, noch vor oder nach dem Einbringen der Grabenstrukturen im Hilfszellenbereich 26 einen zusätzlichen p+-leitenden Streifen, der quer zur Driftstrecke angeordnet ist, als Feldplattenentladestruktur zu implantieren oder zu diffundieren. Darüber hinaus können in die p+-leitenden Streifen n+-leitende Zonen eingebracht werden, die das Driftstreckenmaterial zur ersten Elektrode hin im Hilfszellenbereich 26 als Feldplattenentladestruktur 4 kontaktieren. Auch diese n+-leitende Zone wird vorzugsweise nach dem Einbringen der Grabenstruktur 21 implantiert oder diffundiert.
  • Zum Dotieren kann vor dem Einbringen dieser Dotierstoffe zunächst eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht werden, welche die Oberflächenbereiche des Halbleiterkörpers 5 abdeckt, die nicht dotiert werden sollen. Dabei weisen derartige Masken Fenster auf, über die der Dotierstoff über die Oberseite 6 in den Halbleiterkörper 5 eindringen kann. Anstelle einer Implantation kann auch eine Vorbelegung durch einen Dotierstoff mit Hilfe einer dotierstoffhaltigen Schicht auf den Fenstern der strukturierenden maskierenden Schicht abgeschieden werden und anschließend eine Eindiffusion des Dotierstoffs aus der dotierstoffhaltigen Schicht in den Halbleiterkörper 5 durchgeführt werden. In ähnlicher Weise wird auch zum Herstellen der Grabenstrukturen 21 zunächst eine strukturierte maskierende Schicht auf dem Halbleiterkörper 5 aufgebracht, die Fenster in den Bereichen aufweist, in denen Feldplatten 12 und 13 in die Driftstrecken 11 bzw. 14 einzubringen sind. Diese vertikal in den Driftstreckenbereich 18 hineinragenden Grabenstrukturen 21 können mittels anisotroper Ätzung von Driftstreckenmaterial eingebracht werden. Dazu wird vorzugsweise eine trockene reaktive Innenätzung eingesetzt.
  • Um eine isolierende Schicht 24 auf den Grabenwänden 22 der Grabenstrukturen 21 herzustellen kann eine isotrope thermische Oxidation von Driftstreckenmaterial durchgeführt werden. Dabei entsteht bei einem Halbleitermaterial wie Silizium Siliziumdioxid. Anstelle einer derartigen thermischen Oxidation des Driftstreckenmaterials zu einer isolierenden Schicht 24 kann auch eine Siliziumnitridschicht, ein Siliziumoxid oder ein Schichtstapel aus diesen Materialien auf den Grabenwänden abgeschieden werden.
  • Zum Auffüllen der Grabenstrukturen 21 mit einem leitenden Material 30 kann ein hochdotiertes Polysilizium in die Grabenstrukturen 21 eingebracht werden. Außerdem kann zum Auffüllen der Grabenstrukturen 21 mit einem leitenden Material 30 ein Metall chemisch oder galvanisch in den Grabenstrukturen 21 abgeschieden werden. Andererseits ist es auch möglich, die Grabenstrukturen 21 mit einem dielektrischen Material aufzufüllen, das eine höhere Dielektrizitätszahl als die isolierende Schicht auf den Grabenwänden aufweist.
  • Um Elektroden 7 und 9 oder Leiterbahnen 15 in der Kopplungs- oder der Entladestruktur auf der Oberseite des Halbleiterkörpers auf einer Isolationsschicht 35 und auf Kontaktfenstern abzuscheiden, wird vorzugsweise Sputtern oder Aufdampfen oder eine stromlose chemische oder eine elektrolytische Metallabscheidung durchgeführt, die anschließend mittels photolithographischer Technologie strukturiert wird. Derartige Leiterbahnen 15 der Kopplungs- oder Entladestruktur können auch durch Abscheiden von hochdotiertem Polysilizium erfolgen. Vorzugsweise wird jedoch für derartige Kopplungs- oder Entladestrukturen Aluminium eingesetzt.
  • 4 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 2 gemäß einer weiteren Ausführungsform der Erfindung. Bei diesem Halbleiterbauelement 2 sind die erste Elektrode 7 und die zweite Elektrode 9 kammartig ausgebildet und greifen mit ihren Stegen 32 ineinander. Dort wo die Stege 32 der Kammstruktur einander gegenüberstehen sind jeweils Hauptzellenbereiche 25 mit Hauptzellen 29 angeordnet. An den Spitzen 39 der fingerartigen Stege 32 der ineinander greifenden Kammstrukturen 31 sind Hilfszellenbereiche 26 mit Hilfszellen 28 angeordnet. Dabei weist der Hilfszellenbereich 26 in der Driftstrecke 14 eine größere Driftsteckenlänge d2 auf als die Driftstrecke 11 mit ihrer Driftsteckenlänge d1 im Hauptzellenbereich 25.
  • Die Feldplatten 12, die nicht mit dem Driftstreckenmaterial in dem Hauptzellenbereich 25 elektrisch verbunden sind, werden über die Leiterbahnen 15 mit Feldplatten 13 des Hilfszellenbereichs 26 gekoppelt, deren Feldplatten 13 aufgrund der im Hilfszellenbereich 26 herrschenden geringeren Feldstärke vor avalanchegenerierten Ladungsträgern geschützt sind, so dass auch die Feldplatten 12 aufgrund der Verbindung über die Leiterbahnen 15 im Hauptzellenbereich 25 nicht durch avalanchegenerierte Ladungsträger in ihrer Funktion beeinträchtigt werden.
  • 5 zeigt eine schematische Draufsicht auf einen Teilbereich des Halbleiterbauelements 2 gemäß 4. Komponenten mit gleichen Funktionen wie in 4 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Während Elektroden 7 und 9 sowie die Feldplatten 12 und 13 mit durchgezogenen Linien in ihren Umrissen gekennzeichnet werden, sind die Leiterbahnen 15 als Kopplungs- bzw. Verbindungsstrukturen zwischen den Feldplatten 13 und 12 der Hilfs zellenbereiche 26 bzw. der Hauptzellenbereiche 25 mit gestrichelten Linien gekennzeichnet. Dabei werden die Feldplatten 12 und 13 mit ihren Enden 17 über die Leiterbahnen 15 verbunden, wobei diese Enden 17 zur ersten Elektrode 7 hin ausgerichtet sind.
  • 6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 3 gemäß einer weiteren Ausführungsform der Erfindung. Dieses Halbleiterbauelement 3 unterscheidet sich von den vorhergehenden Halbleiterbauelementen dadurch, dass es einen vertikalen Aufbau aufweist, wobei die erste Elektrode 7 auf der Oberseite 6 des Halbleiterkörpers und die zweite Elektrode 9 auf der Rückseite des Halbleiterkörpers angeordnet sind. Die erste Elektrode 7 kann eine Sourceelektrode S einer MOSFET-Struktur oder eine Emitterelektrode E einer IGBT-Struktur sein. Entsprechend ist die auf der gegenüberliegenden Rückseite 16 angeordnete zweite Elektrode 9 eine Drainelektrode D einer MOSFET-Struktur oder eine Kollektorelektrode K einer IGBT-Struktur.
  • Die Steuerelektroden 36 sind für beide Bauelementtypen als Gateelektroden G ausgebildet und erzeugen beim Anlegen eines Steuersignals einen n-leitenden Kanal in der Bodyzone 33, so dass ein Strom durch den Driftstreckenbereich 18 fließen kann. Die kürzere Driftstreckenlänge d1 im Hauptzellenbereich 25 wird dadurch erreicht, dass auf dem hochdotierten Substrat 44 ein Sockelbereich 50 im Hauptzellenbereich 25 aufgebracht ist, so dass die Driftstreckenlänge d1 kürzer ist als die Driftstreckenlänge d2 im Hilfszellenbereich 26. Entsprechend ist die Grabentiefe w1 für die Feldplatten 12 im Hauptzellenbereich 25 kleiner als die Grabentiefe w2 der Feldplatten 13 im Hilfszellenbereich 26.
  • Ein derartiger Sockel 50 kann dadurch realisiert werden, dass zunächst eine Epitaxieschicht auf das hochdotierte Substrat 44 aufgebracht wird, welche die Dotierstoffkonzentration des Driftstreckenbereichs 18 aufweist, die im Hauptzellenbereich 25 anschließend durch Implantation oder Diffusion nur für den Hauptzellenbereich 25 hochdotiert wird. Anschließend kann dann eine Epitaxieschicht aufgebracht werden, die durchgehend die Dotierstoffkonzentration des Driftstreckenbereichs aufweist. Die weiteren Herstellungsschritte entsprechen dann den für laterale Halbleiterbauelemente 1 und 2 bereits aufgeführten Verfahrensabläufen.
  • Grundsätzlich ist es möglich, entweder die Sourceelektrode oder die Drainelektrode auf der Rückseite eines Halbleiterbauelements mit vertikaler Driftstrecke vorzusehen. Wird die Drainelektrode auf der Rückseite positioniert, so bedingt dieses, dass das Halbleiterbauelement auf einem n-leitenden Substrat aufgebaut wird.
  • Während in den oberen Ausführungsformen und Beispielen für die Ausbildung der unterschiedlichen Feldplatten im Hilfszellenbereich und im Hauptzellenbereich unterschiedliche Driftstreckenlängen vorgesehen wurden, kann der gleiche Effekt erzielt werden, wenn gleich lange Driftstreckenlängen jedoch mit unterschiedlicher Struktur oder unterschiedlichen Parametern in Bezug auf die Driftzone oder die Feldplatten vorgesehen werden. So kann die Driftzone im Hilfszellenbereich höherdotiert sein als im Bereich der Hauptzellen, womit ein gleicher Effekt wie bei unterschiedlicher Driftzonenlänge erzielt werden kann.
  • Außerdem kann trotz gleicher Driftstreckenlänge der Abstand der Feldplatten im Bereich der Hilfszellen größer ausgebildet sein als im Bereich der Hauptzellen. Schließlich ist es auch möglich, die Oxiddicke in den Grabenstrukturen für die Feldplatten unterschiedlich im Hilfszellenbereich und im Hauptzellenbereich zu strukturieren. So kann das Oxid in der Grabenstruktur beispielsweise im Bereich der Hilfszellen keilförmig ausgebildet sein, während es im Bereich der Hauptzellen eine konstante Dicke aufweist. All diese Maßnahmen ergeben im Prinzip die gleiche Schutzwirkung, wie es oben für unterschiedliche Driftzonenlängen im Hilfszellenbereich und Hauptzellenbereich beschrieben ist.

Claims (54)

  1. Halbleiterbauelement aufweisend – einen Halbleiterkörper mit – einer ersten Elektrode des Halbleiterkörpers, die mit einer ersten Zone des Halbleiterkörpers elektrisch in Verbindung steht; – einer zweiten Elektrode, die mit einer zweiten Zone des Halbleiterkörpers elektrisch in Verbindung steht; – einem Driftstreckenbereich, der in dem Halbleiterkörper zwischen der ersten und der zweiten Elektrode angeordnet ist; – einen Zellenbereich mit – einem Hauptzellenbereich und – einem Hilfszellenbereich; wobei die Durchbruchsspannung der Hilfszellen größer als die Durchbruchsspannung der Hauptzellen ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei der Driftstreckenbereich Driftzonen und Feldplatten aufweist, wobei die Driftzonen im Hilfszellenbereich länger sind als im Hauptzellenbereich.
  3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, wobei die Dotierstoffkonzentration der Driftstrecke im Hilfszellenbereich höher ist als im Hauptzellenbereich.
  4. Halbleiterbauelement nach Anspruch 1, wobei der Abstand zwischen den Feldplatten im Hilfszellenbereich größer ist als im Hauptzellenbereich.
  5. Halbleiterbauelement nach Anspruch 1, wobei das Oxiddickenprofil entlang der Grabenwände der Grabenstruktur im Hauptzellenbereich sich von dem Oxiddickenprofil der Grabenwände der Grabenstrukturen der Feldplatten im Hilfszellenbereich unterscheidet.
  6. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten gestaffelt hintereinander in dem Driftstreckenbereich in Richtung des Strompfades zwischen den beiden Elektroden angeordnet sind.
  7. Halbleiterbauelement nach Anspruch 1, wobei Hilfszellen im Hilfszellenbereich aktive Kanäle aufweisen, wie die Hauptzellen im Hauptzellenbereich.
  8. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten in einer Grabenstruktur angeordnet sind und vertikal in den Halbleiterkörper im Driftstreckenbereich hineinragen, wobei die Grabenwände eine isolierende Schicht aufweisen und die Grabenstruktur mit einem elektrisch leitenden oder mit einem dielektrischen Material aufgefüllt ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei das elektrisch leitende Material der Feldplatten ein Metall aufweist.
  10. Halbleiterbauelement nach Anspruch 8, wobei das elektrisch leitende Material der Feldplatten ein dotiertes Polysilizium aufweist.
  11. Halbleiterbauelement nach Anspruch 8, wobei die isolierende Schicht Siliziumdioxid oder Siliziumnitrid aufweist.
  12. Halbleiterbauelement nach Anspruch 2, wobei die Anzahl der Feldplatten im Hauptzellenbereich größer ist als im Hilfszellenbereich.
  13. Halbleiterbauelement nach Anspruch 1, wobei die Elektroden auf einer Oberseite des Halbleiterkörpers angeordnet sind.
  14. Halbleiterbauelement nach Anspruch 1, wobei die Elektroden auf einer Oberseite des Halbleiterkörpers ineinander greifende Kammstrukturen mit einander gegenüberliegenden Stegen und Spitzen aufweisen.
  15. Halbleiterbauelement nach Anspruch 14, wobei an den Spitzen der ineinander greifenden Kammstrukturen Hilfszellenbereiche und zwischen den Längsseiten der Stege der Kammstrukturen Hauptzellenbereiche angeordnet sind.
  16. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten ein leitendes Material aufweisen und im Hauptzellenbereich von dem umgebenden Driftstreckenbereich durch eine isolierende Schicht isoliert sind.
  17. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten im Hilfszellenbereich von dem umgebenden Driftstreckenbereich durch eine isolierende Schicht isoliert sind und an einer Position zwischen der ersten und der zweiten Elektrode mit dem Driftstreckenbereich elekt risch gekoppelt sind und auf dem Driftstreckenpotential der Koppelposition liegen.
  18. Halbleiterbauelement nach Anspruch 17, wobei die Koppelpositionen der Feldplatten im Hilfszellenbereich an einem Ende der Feldplatten angeordnet sind und über p+-leitende floatende Zonen, die in den n-leitenden Driftzonenbereich hineinragen, mit dem Potential des Driftstreckenbereichs an dieser Position gekoppelt sind.
  19. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten des Hauptzellenbereichs und des Hilfszellenbereichs über wenigstens eine Leiterbahn elektrisch in Verbindung stehen, und das elektrische Potential der Feldplatten im Hilfszellenbereich das Potential der Feldplatten im Hauptzellenbereich über die Leiterbahn definieren.
  20. Halbleiterbauelement nach Anspruch 2, wobei Feldplatten des Hilfszellenbereichs an eine Feldplattenentladestruktur angekoppelt sind, über welche die Feldplatten durch einen lokal begrenzten Durchgreifeffekt miteinander elektrisch gekoppelt sind.
  21. Halbleiterbauelement nach Anspruch 17, wobei mehrere floatende Zonen der Feldplatten des Hilfszellenbereichs bei lateralem Strompfad zwischen der ersten und der zweiten Elektrode lateral in der Driftstrecke zwischen erster und zweiter Elektrode angeordnet sind und über eine p–-leitende oberflächennahe Entladeschicht mit der Bodyzone der ersten Elektrode elektrisch in Verbindung stehen.
  22. Halbleiterbauelement nach Anspruch 21, wobei die elektrische Verbindung der p–-leitenden oberflächennahen Entladeschicht der floatenden Zonen der Feldplatten des Hilfszellenbereichs einzelne Verbindungsstege zur Bodyzone aufweist, wobei im Bereich der Verbindungsstege die Gateelektrodenstruktur unterbrochen ist.
  23. Halbleiterbauelement nach Anspruch 20, wobei die Feldplattenentladestruktur eine Leiterbahn aufweist, die senkrecht zur lateralen Richtung der Feldplatten des Hilfszellenbereichs ausgerichtet ist und die Driftstrecke kreuzt, wobei die Driftstrecke unterhalb dieser Leiterbahnen der Feldplattenentladestruktur einen hochdotierten Bereich von gleichem Leitungstyp wie die Driftstrecke aufweist, der einen Kontakt zur Driftstrecke herstellt.
  24. Halbleiterbauelement nach Anspruch 20, wobei floatende Zonen der Feldplatten des Hilfszellenbereichs eine p-Kanal MOS-Entladestruktur aufweisen.
  25. Halbleiterbauelement nach Anspruch 20, wobei das Halbleiterbauelement einen Entladezellenbereich aufweist, der mit den Feldplatten des Hilfszellenbereichs und des Hauptzellenbereichs zusammenwirkt.
  26. Halbleiterbauelement nach Anspruch 1, wobei die erste Elektrode und eine Steuerelektrode auf der Oberseite des Halbleiterkörpers und die zweite Elektrode auf der Rückseite des Halbleiterkörpers angeordnet sind und der Halbleiterkörper ein hochdotiertes Substrat aufweist, auf dem eine schwächer dotierte Schicht als vertikale Driftstrecke angeordnet ist, wobei die Schichtdicke im Hilfszellenbereich dicker ist, als im Hauptzellenbereich und Feldplatten im Hilfszellenbereich tiefer in die dickere Schicht hineinragen als im Hauptzellenbereich.
  27. Halbleiterbauelement nach Anspruch 2, wobei die Feldplatten ein erstes und ein zweites Ende aufweisen, wobei das erste Ende zur ersten Elektrode hin und das zweite Ende zur zweiten Elektrode hin ausgerichtet ist, und wobei die Leiterbahnen der Entladestruktur die Feldplatten nahe ihrer ersten Enden gruppenweise kontaktieren.
  28. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement eine Diode ist, die als erste Elektrode eine Anode und als zweite Elektrode eine Kathode aufweist.
  29. Halbleiterbauelement nach Anspruch 28, wobei die erste oberflächennahe Zone des Halbleiterkörpers einen ersten Leitungstyp und eine zweite Zone des Halbleiterkörpers einen zum ersten Leitungstyp komplementären Leitungstyp aufweist, und wobei die Driftstrecke den komplementären Leitungstyp der zweiten Zone aufweist.
  30. Halbleiterbauelement nach Anspruch 28 oder Anspruch 29, wobei die zweite Zone unterhalb der zweiten Elektrode eine höhere Dotierstoffkonzentration als die Driftstrecke aufweist.
  31. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement ein MOSFET ist, der als erste Elektrode eine Sourceelektrode und als zweite Elektrode eine Drainelektrode aufweist, wobei unterhalb der Sourceelektrode und der Drainelektrode hochdotierte Halbleiterzonen des gleichen Leitungstyps wie die Driftstrecke angeordnet sind und wobei die erste oberflächennahe Zone unter der Sourceelektrode von einer Bodyzone eines zu der Driftstrecke und zu den hochdotierten Halbleiterzonen komplementären Leitungstyps umgeben ist.
  32. Halbleiterbauelement nach Anspruch 1, wobei das Halbleiterbauelement ein IGBT ist, der als erste Elektrode eine Emitterelektrode und als zweite Elektrode eine Kollektorelektrode aufweist, wobei unterhalb der Emitterelektrode eine hochdotierte Emitterhalbleiterzone des gleichen Leitungstyps wie die Driftstrecke angeordnet ist und wobei die Emitterhalbleiterzone von einer Bodyzone eines zu der Driftstrecke komplementären Leitungstyps umgeben ist, und wobei unterhalb der Kollektorelektrode eine Kollektorhalbleiterzone des komplementären Leitungstyps zu der Driftstrecke angeordnet ist.
  33. Verfahren zur Herstellung von Halbleiterbauelementen mit Driftstrecke und Hauptzellenbereich und Hilfszellenbereich, wobei sich die Eigenschaften der Driftstrecke in Bezug auf die Durchbruchsspannung im Hauptzellenbereich von den Eigenschaften der Driftstrecke im Hilfszellenbereich unterscheiden, und wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper mit Halbleiterbauelementstrukturen in Halbleiterchippositionen, die Dioden-, MOSFET- oder IGBT-Strukturen mit einer lateralen oder vertikalen Driftstrecke für den Hauptzellenbereich und den Hilfszellenbereich; – Einbringen von vertikalen Grabenstrukturen in die Driftstrecke (11, 14) im Hilfszellenbereich (26); – Abscheiden einer isolierenden Schicht (24) auf den Grabenwänden der Grabenstrukturen; – Auffüllen der Grabenstrukturen mit einem leitenden Material zu Feldplatten.
  34. Verfahren nach Anspruch 33, wobei längere Grabenstrukturen für Feldplatten bei lateraler Driftstrecke im Hilfszellenbereich als im Hauptzellenbereich eingebracht werden.
  35. Verfahren nach Anspruch 33, wobei die Driftstrecke im Hilfszellenbereich höher dotiert wird als im Hauptzellenbereich.
  36. Verfahren nach Anspruch 33, wobei die Gräben für die Feldplatten in geringeren Abständen im Hauptzellenbereich eingebracht werden als im Hilfszellenbereich.
  37. Verfahren nach Anspruch 33, wobei für die Feldplatten in dem Hilfszellenbereich ein Oxiddickenprofil vorgesehen wird, das sich vom Oxiddickenprofil der Grabenstruktur der Feldplatten im Hauptzellenbereich unterscheidet.
  38. Verfahren nach Anspruch 33, wobei tiefere Grabenstrukturen für Feldplatten bei vertikaler Driftstrecke im Hilfszellenbereich als im Hauptzellenbereich eingebracht werden.
  39. Verfahren nach Anspruch 33, wobei im Hilfszellenbereich eine p–-leitende Entladeschicht als Feldplattenentladestruktur vor dem Einbringen der Grabenstruktur implantiert oder diffundiert wird.
  40. Verfahren nach Anspruch 33, wobei im Hilfszellenbereich ein p+-leitender Streifen, der quer zur Driftstrecke angeordnet wird, als Feldplattenentladestruktur vor dem Einbringen der Grabenstruktur implantiert oder diffundiert wird.
  41. Verfahren nach Anspruch 40, wobei im Hilfszellenbereich in den p+-leitenden Streifen, eine n+-leitende Zone, die zur ersten Elektrode ausgerichtet ist und das Driftstreckenmaterial kontaktiert als Feldplattenentladestruktur vor dem Einbringen der Grabenstruktur implantiert oder diffundiert wird.
  42. Verfahren nach Anspruch 33, wobei vor einem Einbringen von Dotierstoffen zunächst eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht wird, welche die Oberflächenbereiche des Halbleiterkörpers abdeckt, die nicht dotiert werden.
  43. Verfahren nach Anspruch 33, wobei zum Einbringen von Dotierstoffen eine dotierstoffhaltige Schicht auf der mit Fenstern strukturierten maskierenden Schicht abgeschieden und anschließend eine Eindiffusion der Dotierstoffe in den Halbleiterwafer durchgeführt wird.
  44. Verfahren nach Anspruch 33, wobei vor dem Einbringen von vertikalen Grabenstrukturen in die Driftstrecke eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht wird, die Fenster in den Bereichen der Feldplatten aufweist.
  45. Verfahren nach Anspruch 33, wobei zum Einbringen von vertikalen Grabenstrukturen in die Driftstrecke eine a nisotrope Ätzung von Driftstreckenmaterial durchgeführt wird.
  46. Verfahren nach Anspruch 33, wobei zum Einbringen von vertikalen Grabenstrukturen in die Driftstrecke eine trockene reaktive Innenätzung durchgeführt wird.
  47. Verfahren nach Anspruch 33, wobei zum Abscheiden einer isolierenden Schicht auf den Grabenwänden der Grabenstrukturen eine isotrope Oxidation von Driftstreckenmaterial durchgeführt wird.
  48. Verfahren nach Anspruch 33, wobei Siliziumnitrid auf den Grabenwänden abgeschieden wird.
  49. Verfahren nach Anspruch 33, wobei zum Auffüllen der Grabenstrukturen mit einem leitenden Material ein hochdotiertes komplementär zur Driftstrecke leitendes Polysilizium abgeschieden wird.
  50. Verfahren nach Anspruch 33, wobei zum Auffüllen der Grabenstrukturen mit einem leitenden Material ein Metall chemisch oder galvanisch abgeschieden wird.
  51. Verfahren nach Anspruch 33, wobei die Grabenstruktur mit einem dielektrischen Material aufgefüllt wird.
  52. Verfahren nach Anspruch 33, wobei zum selektiven Abscheiden von Elektroden oder von Leiterbahnen der Kopplungs- oder der Entladestruktur eine stromlose chemische oder eine elktrolytische Metallabscheidung durchgeführt wird.
  53. Verfahren nach Anspruch 33, wobei zum selektiven Abscheiden von Leiterbahnen der Kopplungs- oder der Entladestruktur eine Abscheidung von hochdotiertem Polysilizium durchgeführt wird.
  54. Verfahren nach Anspruch 33, wobei zum selektiven Abscheiden von Leiterbahnen der Kopplungs- oder der Entladestruktur eine Abscheidung von Aluminium durchgeführt wird.
DE102007033839.4A 2007-07-18 2007-07-18 Halbleiterbauelement und Verfahren zur Herstellung desselben Expired - Fee Related DE102007033839B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102007033839.4A DE102007033839B4 (de) 2007-07-18 2007-07-18 Halbleiterbauelement und Verfahren zur Herstellung desselben
US12/175,848 US8541839B2 (en) 2007-07-18 2008-07-18 Semiconductor component and method for producing it
US13/917,034 US9287354B2 (en) 2007-07-18 2013-06-13 Semiconductor component and method for producing it
US15/068,881 US20160197152A1 (en) 2007-07-18 2016-03-14 Semiconductor component and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007033839.4A DE102007033839B4 (de) 2007-07-18 2007-07-18 Halbleiterbauelement und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007033839A1 true DE102007033839A1 (de) 2009-01-22
DE102007033839B4 DE102007033839B4 (de) 2015-04-09

Family

ID=40149014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007033839.4A Expired - Fee Related DE102007033839B4 (de) 2007-07-18 2007-07-18 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (3) US8541839B2 (de)
DE (1) DE102007033839B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020884A1 (de) 2010-05-18 2011-11-24 Infineon Technologies Ag Halbleiterbauelement

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
US9396997B2 (en) 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
CN102244101A (zh) * 2011-06-28 2011-11-16 上海宏力半导体制造有限公司 沟槽式场效应晶体管
US9735232B2 (en) * 2013-09-18 2017-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure having a trench with high aspect ratio
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE102016110645A1 (de) * 2016-06-09 2017-12-14 Infineon Technologies Ag Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
JP2020105590A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 基板処理装置および基板処理方法
JP7459703B2 (ja) * 2020-07-15 2024-04-02 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205345A1 (de) * 2001-02-09 2002-08-14 Fuji Electric Co Ltd Halbleiterbauelement
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5397904A (en) * 1992-07-02 1995-03-14 Cornell Research Foundation, Inc. Transistor microstructure
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102004041198B4 (de) 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
JP2009531850A (ja) * 2006-03-28 2009-09-03 エヌエックスピー ビー ヴィ トレンチゲート半導体装置及びその製造方法
JP5672756B2 (ja) * 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205345A1 (de) * 2001-02-09 2002-08-14 Fuji Electric Co Ltd Halbleiterbauelement
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020884A1 (de) 2010-05-18 2011-11-24 Infineon Technologies Ag Halbleiterbauelement
US8975696B2 (en) 2010-05-18 2015-03-10 Infineon Technologies Ag Lateral MOS power transistor having backside terminal electrode
DE102010020884B4 (de) 2010-05-18 2018-03-15 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
DE102007033839B4 (de) 2015-04-09
US8541839B2 (en) 2013-09-24
US20130277710A1 (en) 2013-10-24
US20090032865A1 (en) 2009-02-05
US20160197152A1 (en) 2016-07-07
US9287354B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112005001675B4 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung
DE10339455B3 (de) Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102008023349B4 (de) Halbleitervorrichtung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE10220810B4 (de) Halbleiterbauteil
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102007008777B4 (de) Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102016106346B4 (de) Feldplattengraben-Halbleitervorrichtung mit planarem Gate
DE10216633A1 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE112006003451T5 (de) Grabenfeldplattenabschluss für Leistungsvorrichtungen
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102009035688A1 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee