DE2852621C4 - Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone - Google Patents

Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone

Info

Publication number
DE2852621C4
DE2852621C4 DE2852621A DE2852621A DE2852621C4 DE 2852621 C4 DE2852621 C4 DE 2852621C4 DE 2852621 A DE2852621 A DE 2852621A DE 2852621 A DE2852621 A DE 2852621A DE 2852621 C4 DE2852621 C4 DE 2852621C4
Authority
DE
Germany
Prior art keywords
zone
drain
gate electrode
zones
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2852621A
Other languages
English (en)
Other versions
DE2852621A1 (de
DE2852621B2 (de
DE2852621C3 (de
Inventor
Jenoe Dipl Phys Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2852621A priority Critical patent/DE2852621C4/de
Priority to US06/099,605 priority patent/US4344080A/en
Priority to EP79104854A priority patent/EP0011879B1/de
Priority to JP15869879A priority patent/JPS5580359A/ja
Publication of DE2852621A1 publication Critical patent/DE2852621A1/de
Publication of DE2852621B2 publication Critical patent/DE2852621B2/de
Application granted granted Critical
Publication of DE2852621C3 publication Critical patent/DE2852621C3/de
Publication of DE2852621C4 publication Critical patent/DE2852621C4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung bezieht sich auf einen Feldeffekttransi­ stor mit einem Halbleitersubstrat vom ersten Leitungs­ typ, mit im Substrat angeordneter Source-Zone und Drain-Zone vom entgegengesetzten Leitungstyp, mit einer gegen die Oberfläche des Substrats isolierten Gate-Elektrode, die in der Nähe der Source-Zone angeordnet ist, und mit einer von der Drain-Zone bis mindestens zum drainseitigen Rand der Gate-Elektrode sich erstreckenden ersten Zone des entgegengesetzten Leitungstyps, die schwächer als die Source- und die Drain-Zone dotiert ist, die zwischen Gate-Elektrode und Drain-Zone eine Driftstrecke für die Ladungsträger bildet und die von einer zweiten Zone begrenzt ist, die vom ersten Leitungstyp und höher dotiert ist als das Substrat.
Ein solcher Feldeffekttransistor ist zum Beispiel im "IBM-Technical Disclosure Bulletin", Band 21, Nr. 2, Juli 1978, Seite 681, 682 beschrieben worden. Ein solcher Feldeffekttransistor (FET) ist im allgemeinen für Betriebsspannungen von 50 bis 100 V ausgelegt. Der Einsatz bei höheren Betriebsspannungen scheiterte bisher daran, daß die Feldstärke im stromführenden Kanal zwischen Gate-Elektrode und Drain-Zone so hoch wurde, daß ein Lawinendurchbruch auftrat. Einer Erhöhung der Feldstärke zwischen Gate-Elektrode und Drain-Zone auf einen kritischen Wert, bei dem der Lawinendurchbruch einsetzt, hat man dadurch entge­ genzuwirken versucht, daß über dem stromführenden Kanal von der Gate-Elektrode zur Drain-Zone hin in wachsendem Abstand zur Oberfläche des Substrats eine oder mehrere Hilfselektroden angeordnet wurden. Das bedingt einen abgestuften Aufbau der auf dem Substrat angebrachten Isolierschicht sowie das Anlegen von Hilfsspannungen an die Hilfselektroden (vergleiche DE-OS 27 06 623).
Der Erfindung liegt die Aufgabe zugrunde, einen FET gemäß der eingangs genannten Art so weiterzubilden, daß er bei höheren Betriebsspannungen einsetzbar ist, ohne daß Hilfselektroden und Hilfsspannungsquellen erforderlich sind. Der FET soll außerdem eine ohne großen Aufwand integrierbare Struktur aufweisen.
Die Erfindung ist in den Ansprüchen 1 und 2 gekennzeichnet.
Die wichtigste Ausgestaltung dieses Prinzips besteht darin, daß die Driftstrecke eine im wesentlichen konstante Dotierung aufweist und sich von der Gate-Elektrode zur Drain-Zone auf einen Wert verbreitert, der gleich dem Mehrfachen der Breite der Drain-Zone ist. In der britischen Patentschrift 10 71 383 ist zwar bereits ein FET beschrieben worden, bei dem sich der Halbleiterkörper ausgehend von der Source- Zone in Richtung zur Drain-Zone verbreitert. Dieser FET hat jedoch keine Drift-Zone des entgegengesetz­ ten Leitungstyps. Diese Maßnahme bezweckt außerdem etwas anderes, als mit der Erfindung beabsichtigt ist, nämlich den Sättigungsstrom zu erhöhen.
Weitere Ausgestaltungen der Erfindung sind Gegen­ stand der Unteransprüche 3 bis 10.
Die Erfindung wird an Hand einiger Ausführungsbei­ spiele in Verbindung mit den Fig. 1 bis 6 näher erläutert. Es zeigen
Fig. 1 und 2 einander entsprechende Ansichten einer ersten Ausführungsform, bei der sich die genannte Zone zur Senke hin verbreitert,
Fig. 3 die Aufsicht auf ein weiteres Ausführungsbei­ spiel, bei der die genannte Zone konstante Breite hat und die Erweiterung der Driftstrecke durch eine sich zur Senke hin erweiternde Aussparung der Steuerelektrode gebildet ist.
Fig. 4 die Aufsicht auf eine Mehrfachanordnung unter Verwendung des Prinzips nach Fig. 3,
Fig. 5 die Aufsicht auf eine Weiterbildung der Anordnung nach Fig. 4 und
Fig. 6 eine Mehrfachanordnung unter Verwendung des Prinzips nach den Fig. 1, 2.
In den Fig. 1, 2 sind die Aufsicht und der Schnitt durch einen Feldeffekttransistor (FET) für höhere Betriebsspannungen dargestellt. Der FET weist ein Substrat 1 auf, das zum Beispiel aus schwach p-dotiertem Silicium besteht. Der FET wird durch eine stark p-dotierte Zone 2 begrenzt, die in Fig. 1 der besseren Übersichtlichkeit halber schraffiert dargestellt ist und sich nach außen fortsetzt. Im Substrat 1 ist eine Source-Zone 4 und eine Drain-Zone 5 mit starker n-Leitfähigkeit angeordnet. Zwischen der Source-Zone 4 und der Drain-Zone 5 liegt eine schwach n-dotierte Zone 8. Die Oberfläche des Halbleitersubstrats wird von einer aus Siliciumdioxid bestehenden Isolierschicht 3 bedeckt. In der Nähe der Source-Zone 4 ist auf der Isolierschicht 3 eine Gate-Elektrode 9 angeordnet, die aus polykristallinem Silicium bestehen kann. In Fig. 1 und allen anderen Aufsichten wurde die Isolierschicht 3 der besseren Übersichtlichkeit halber weggelassen.
Die schwach n-dotierte Zone 8 ist in der Nähe der Source-Zone 4 durch eine stark p-dotierte Zone 10 unterbrochen. Die Zone 10 und die Source-Zone 4 wird durch Doppelionenimplantation hergestellt. Für eine solche Struktur wird daher auch die Bezeichnung "DIMOS-FET" verwendet. Die Gate-Elektrode 9 dient dabei als Maske und weist dazu eine schräge Flanke 13 auf, wodurch die Zone 10 den dargestellten schräg abfallenden Verlauf erhält, um in einer durch die Größe der implantierten Ionen und deren Energie bestimmten Tiefe des Substrats 1 einen waagrechten Verlauf anzunehmen. Für die Funktion des FET ist diese Zone 10 nicht unbedingt erforderlich, wenn man auf eine vollständige Sperrung des zwischen Source-Zone 4 und Drain-Zone 5 liegenden stromführenden Kanals ver­ zichtet. Der FET kann dann als steuerbarer Widerstand in einem Komplex von integrierten Halbleiterbauele­ menten Anwendung finden.
Die Zone 8 bildet zwischen der Gate-Elektrode 9 und der Drain-Zone 5 eine Driftstrecke für die von der Source-Zone 4 ausgehenden Elektronen. Die Driftstrec­ ke erweitert sich von der Steuerelektrode 9 ausgehend auf eine Breite, die um ein Mehrfaches größer als die Breite der Drain-Zone 5 ist. Die Driftstrecke wird dabei von einem pn-Übergang 15 begrenzt. Der sich verbreiternde Teil der Driftstrecke wird durch Kanten 11, 12 des pn-Überganges 15 begrenzt, die miteinander einen Winkel zwischen 30 und 90° einschließen. Der Abstand von der Gate-Elektrode 9 zur Drain-Zone 5 kann zum Beispiel 5 bis 100 µm, die größte Breite der Driftstrecke 10 bis 100 µm betragen. Der Winkel kann sich auch in einem weiteren Bereich zwischen 20° und < 180° bewegen. Als besonders günstig haben sich folgende Abmessungen herausgestellt: Abstand 50 µm, größte Breite 30 µm, Winkel 45°, Breite der Zone 8 unter der Steuerelektrode 5 µm. Die Gate-Elektrode kann 2 bis 10 µm breit sein.
Wird an die Elektroden 6 und 7 eine Spannung angelegt, so beginnt abhängig von der Größe der an die Gate-Elektrode 9 gelegten Steuerspannung ein Strom von der Source-Zone 4 zur Drain-Zone 5 zu fließen. Entsprechend der Größe der zwischen den Elektroden 6 und 7 angelegten Spannung bilden sich Äquipotentialli­ nien aus, die die in Fig. 1 gezeigte Form aufweisen. Die Ladungsträger nehmen dabei den durch die Pfeile angedeuteten Verlauf zur Drain-Zone 5. Es ist ersichtlich, daß die Äquipotentiallinien im Bereich des durch den Pfeil angedeuteten stromführenden Kanals den größten Abstand haben. Dies bedeutet, daß hier die Feldstärke am geringsten ist und die Gefahr eines Lawinendurchbruchs entsprechend herabgesetzt wird.
Durch die Verbreiterung der Driftstrecke vermindert sich auch die Feldstärke in allen übrigen Bereichen zwischen der stark dotierten Zone 2 und der Drain-Zone 5.
Die Anordnung nach Fig. 3 hat eine schwach n-dotierte Zone 14 mit konstanter Breite. Sie wird durch den pn-Übergang 19 begrenzt. Die Source-Zone 4 ist so breit wie die Zone 14. Die Gate-Elektrode 16 weist eine sich zur Drain-Zone verbreiternde Aussparung 26 auf, deren seitliche Kanten mit 17, 18 bezeichnet sind. Diese Kanten schließen miteinander einen Winkel zwischen 30 und 90° ein. Die Kanten 17, 18 legen den Verlauf der Äquipotentiallinien fest, die damit eine Gestalt wie in Fig. 1 bekommen. Auch bei diesem FET ist daher eine Driftstrecke vorhanden, die sich von der Gate-Elektro­ de zur Drain-Zone auf einen Wert verbreitert, der gleich dem Mehrfachen der Breite der Drain-Zone ist. Auch diese Driftstrecke enthält somit von der Gate-Elektrode in Richtung zur Drain-Zone hin eine zunehmende Anzahl von Dotierstoffatomen, und eine Absenkung der Feldstärke zwischen Gate-Elektrode 16 beziehungswei­ se der Zone 2 und der Drain-Zone 5 wird erzielt.
In Fig. 4 ist ein sich aus Vervielfältigung des FET nach Fig. 3 ergebender integrierter FET dargestellt. Er weist mehrere Drain-Zonen 22 auf, die über eine gemeinsame Leitung 23 elektrisch miteinander verbun­ den sind. Die Driftstrecken dieses FET bilden einen gemeinsamen Driftbereich 20, der ebenso wie in den vorhergehenden Ausführungsbeispielen schwach n-do­ tiert sein kann. Die Source-Zone 21 ist streifenförmig ausgeführt und liegt allen Drain-Zonen 22 gegenüber. Entsprechendes gilt für die die schwach n-dotierte Zone unterbrechende stark p-dotierte Zone 27. Die Gate- Elektrode überdeckt die gesamte Breite des Driftbe­ reichs 20 und ist mit einer der Anzahl der Drain-Zonen 22 entsprechenden Anzahl von Aussparungen 26 versehen. Die Aussparungen 26 liegen den einzelnen Drain-Zonen 22 gegenüber. Die Aussparungen sind durch Kanten 28 begrenzt, die wie bereits oben erwähnt miteinander einen Winkel zwischen 30 und 90° einschließen. Der Driftbereich 20 wird von einem pn-Übergang 24 umschlossen. Der pn-Übergang 24 kann auf der der Gate-Elektrode 25 abgelegenen Seite der Drain-Zone 22 mit Vorsprüngen 29 versehen sein, die jeweils zwischen zwei der Drain-Zonen liegen. Diese Vorsprünge 29 beeinflussen den Verlauf der Äquipoten­ tiallinien hinter den Drain-Zonen. Sie können so ausgebildet sein, daß der Raum zwischen zwei dieser Vorsprünge im Bereich 20 etwa den Aussparungen 26 der Gate-Elektrode 25 entspricht.
Der FET nach Fig. 5 unterscheidet sich von dem nach Fig. 4 im wesentlichen dadurch, daß die den schwach n-leitenden Bereich unterbrechende stark p-dotierte Zone 31 (27 in Fig. 4) und die Gate-Elektro­ de 30 die Source-Zone 21 allseitig umschließt. Diese Ausführungsform wird vorzugsweise dann verwendet, wenn zwischen Source-Zone 21 und Gate-Elektrode 30 eine höhere Spannung angelegt werden soll.
In Fig. 6 ist ein integrierter FET dargestellt, der aus einer Vielzahl von Strukturen nach Fig. 1 und 2 besteht. Dieser FET weist eine Vielzahl von Source-Zonen 32 auf, die über eine gemeinsame Leitung 33 elektrisch miteinander verbunden sind. Zwischen den Source-Zo­ nen 32 und dem Driftbereich 20 ist eine Vielzahl von stark p-dotierten weiteren Zonen 35 angeordnet, die in ihrer Funktion der Zone 10 in Fig. 1 entsprechen. Zwischen den Source-Zonen 32 und dem Driftsbereich 20 liegt eine streifenförmige Gate-Elektrode 34. Der gemeinsame Bereich 20 ist von einem pn-Übergang 36 umgeben, der auch die Source-Zonen 32 umschließt. Der pn-Übergang 36 weist Vorsprünge 37 auf, die zwischen jeweils zwei der Source-Zonen 32 liegen und sich in Richtung auf die Drain-Zonen erweiternde Driftstrec­ ken für die Ladungsträger bilden. Die Vorsprünge 37 sind durch Kanten 38 begrenzt, die den Kanten 11 und 12 in Fig. 1 entsprechen.
Für die Abmessungen der einzelnen Driftstrecken gilt das in Verbindung mit den Fig. 1 und 2 Gesagte. Damit lassen sich für einen der integrierten FET-Strukturen nach Fig. 4, 5 oder 6 Stromstärken von beispielsweise 10 mA bei Spannungen von 100 bis 200 V erreichen.
In den erläuterten Beispielen wurde dargestellt, daß sich die Driftstrecken in Richtung auf die Drain-Zone beziehungsweise die Drain-Zonen hin erweitern. Dies bedeutet eine Zunahme von Dotierstoffatomen in Richtung zur Drain-Zone beziehungsweise den Drain- Zonen hin mit der günstigen Folge, daß die Feldstärke zwischen Gate-Elektrode und Drain-Zone beziehungs­ weise zwischen stark p-dotierter Zone und Drain-Zone vermindert wird. Es ist jedoch auch möglich, der Driftstrecke eine konstante Breite zu geben und sie in Richtung auf die Senke zu mit stetig oder schrittweise anwachsender Dotierungskonzentration zu versehen. Damit stehen auf der gesamten Länge des stromführen­ den Kanals genügend Ladungsträger zur Verfügung, um ein Anwachsen der Feldstärke auf einen zum Einsetzen eines Lawinendurchbruchs gefährlichen Wert zu verhin­ dern. Es wäre an sich auch möglich, der Driftstrecke dadurch eine in Richtung zur Drain-Zone zunehmende Anzahl von Dotierstoffatomen zu geben, daß ihre Dicke zwischen Gate-Elektrode und Drain-Zone zunimmt. Eine Technologie zur Herstellung einer solchen Driftstrecke ist bis jetzt jedoch noch nicht in Sicht.

Claims (11)

1. Feldeffekttransistor mit einem Halbleitersubstrat vom ersten Leitungstyp mit im Substrat angeordneter Source-Zone und Drain-Zone vom entgegengesetzten Leitungstyp mit einer gegen die Oberfläche des Substrats isolierten Gate-Elektrode, die in der Nähe der Source-Zone angeordnet ist, und mit einer von der Drain-Zone bis mindestens zum drainseitigen Rand der Gate-Elektrode sich erstreckenden ersten Zone des entgegenge­ setzten Leitungstyps, die schwächer als die Source- und die Drain-Zone dotiert ist, die zwischen Gateelektrode und Drain- Zone eine Driftstrecke für die Ladungsträger bildet und die von einer zweiten Zone begrenzt ist, die vom ersten Leitungs­ typ und höher dotiert ist als das Substrat, dadurch gekennzeichnet, daß die Driftstrecke ausgehend von der Gate-Elektrode (9, 16) in Richtung zur Drain-Zone (5) eine stetig zunehmende Anzahl von Dotierstoffatomen enthält
2. Feldeffekttransistor mit einem Halbleitersubstrat vom ersten Leitungstyp mit im Substrat angeordneter Source-Zone und Drain-Zone vom entgegengesetzten Leitungstyp mit einer gegen die Oberfläche des Substrats isolierten Gate-Elektrode, die in der Nähe der Source-Zone angeordnet ist, und mit einer von der Drain-Zone bis mindestens zum drainseitigen Rand der Gate-Elektrode sich erstreckenden ersten Zone des entgegenge­ setzten Leitungstyps, die schwächer als die Source- und die Drain-Zone dotiert ist, die zwischen Gate-Elektrode und Drain-Zone eine Driftstrecke für die Ladungsträger bildet und die von einer zweiten Zone begrenzt ist, die vom ersten Leitungstyp und höher dotiert ist als das Substrat, dadurch gekennzeichnet, daß die Driftstrecke ausgehend von der Gate-Elektrode (9, 16) in Richtung zur Drain-Zone (5) eine zunehmende Anzahl von Do­ tierstoffatomen enthält und daß der stromführende Kanal von der Gate-Elektrode zur Drain-Zone hin frei von Hilfselektro­ den ist.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Driftstrecke eine im Wesentlichen konstante Dotierung auf­ weist und sich von der Gate-Elektrode (9) zur Drain-Zone (5) auf einen Wert verbreitert, der gleich dem Mehrfachen der Breite der Drain-Zone (5) ist (Fig. 1).
4. Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Gate- Elektrode streifenförmig ausgebildet ist.
5. Feldeffekttransistor nach Anspruch 4, gekennzeichnet durch eine Vielzahl nebeneinanderliegender, elektrisch miteinander verbundener Source-Zonen (32) und Drain-Zonen (22), durch einen allen Source- und Drain-Zonen gemeinsamen, aus einer Vielzahl der ersten Zonen gebildeten Bereich (20), durch zwischen den Source-Zonen (32) liegende Vorsprünge (37) des pn-Übergangs (36) zwischen dem Bereich (20) und der zweiten Zone (2) sowie durch eine streifenförmige Gate-Elektrode (34), die zwischen den Source-Zonen (32) und dem Bereich (20) liegt (Fig. 6).
6. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Zone (14) eine konstante Breite und konstante Dotierung hat und daß zur Bildung einer zur Drain-Zone (5) hin sich erwei­ ternden Driftstrecke die Gate-Elektrode (16) mit einer sich zur Drain-Zone (5) hin erweiternden Aussparung (26) versehen ist (Fig. 3).
7. Feldeffekttransistor nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Erweiterung der Driftstrecke trichterförmig erfolgt und daß der Öffnungswinkel zwischen 20° und < 180° liegt.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine die erste Zone (8, 14) beziehungsweise den Bereich (20) unterbrechende, von der Gate-Elektrode (9, 16, 25, 30, 34) mindestens teilweise überdeckte Kanalzone (10, 27, 31, 35) vom ersten Leitungstyp mit mindestens gleich hoher Dotierungskonzentration wie das Substrat (1).
9. Feldeffekttransistor nach Anspruch 6 oder 7, gekennzeichnet durch eine Vielzahl nebeneinanderliegender, elektrisch miteinander verbundener Drain-Zonen (22), durch eine streifenförmige, allen Drain- Zonen gemeinsame Source-Zone (21), durch einen aus einer Vielzahl der ersten Zonen gebildeten, allen Drain-Zonen gemeinsamen Bereich (20), durch eine streifenförmige, zwi­ schen Source-Zone (21) und den Drain-Zonen (22) liegende, den Bereich (20) unterbrechende Kanalzone (27) und durch den Bereich (20) teilweise überdeckende Gate-Elektrode (25), die mit einer der Anzahl der Drain-Zonen (22) entsprechenden Anzahl von den Drain-Zonen gegenüberliegenden Aussparungen (26) versehen ist (Fig. 4).
10. Feldeffekttransistor nach Anspruch 6 oder 7, gekennzeichnet durch eine Vielzahl nebeneinanderliegender, elektrisch miteinander verbundener Drain-Zonen (22), durch eine streifenförmige, allen Drain- Zonen gemeinsame Source-Zone (21), durch einen aus den ersten Zonen gebildeten, allen Drain-Zonen gemeinsamen, die Source- Zone (21) umschließenden Bereich (20), durch eine die Source- Zone (21) umschließende, den Bereich (20) unterbrechende Kanalzone (31) und durch eine die Sourcezone umschließende Gate-Elektrode (30), die mit einer der Anzahl der Drain-Zonen (22) entsprechenden Anzahl von den Drain-Zonen gegenüberlie­ genden Aussparungen (26) versehen ist (Fig. 5).
11. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Driftstrecke eine im wesentlichen konstante Breite hat und daß sich ihre Dotierungskonzentration von der Gate-Elektrode zur Drain-Zone hin erhöht.
DE2852621A 1978-12-05 1978-12-05 Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone Expired - Lifetime DE2852621C4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2852621A DE2852621C4 (de) 1978-12-05 1978-12-05 Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
US06/099,605 US4344080A (en) 1978-12-05 1979-12-03 Field effect transistor
EP79104854A EP0011879B1 (de) 1978-12-05 1979-12-03 Feldeffekttransistor
JP15869879A JPS5580359A (en) 1978-12-05 1979-12-05 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2852621A DE2852621C4 (de) 1978-12-05 1978-12-05 Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone

Publications (4)

Publication Number Publication Date
DE2852621A1 DE2852621A1 (de) 1980-06-12
DE2852621B2 DE2852621B2 (de) 1981-06-25
DE2852621C3 DE2852621C3 (de) 1982-03-04
DE2852621C4 true DE2852621C4 (de) 1995-11-30

Family

ID=6056372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2852621A Expired - Lifetime DE2852621C4 (de) 1978-12-05 1978-12-05 Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone

Country Status (4)

Country Link
US (1) US4344080A (de)
EP (1) EP0011879B1 (de)
JP (1) JPS5580359A (de)
DE (1) DE2852621C4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
NL8303834A (nl) * 1983-11-08 1985-06-03 Philips Nv Halfgeleiderinrichting.
DE3346518C1 (de) * 1983-12-22 1989-01-12 Texas Instruments Deutschland Gmbh, 8050 Freising Feldeffekttransistor mit isolierter Gate-Elektrode
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
DE3546745C2 (de) * 1984-05-30 1994-06-30 Toshiba Kawasaki Kk Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
WO1988003328A1 (en) * 1986-10-27 1988-05-05 Hughes Aircraft Company Striped-channel transistor and method of forming the same
GB8921841D0 (en) * 1989-09-27 1989-11-08 Sarnoff David Res Center Nmos device with integral esd protection
GB9106108D0 (en) * 1991-03-22 1991-05-08 Philips Electronic Associated A lateral insulated gate field effect semiconductor device
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JPH07335834A (ja) * 1994-06-07 1995-12-22 Nippon Motorola Ltd 半導体集積回路装置の出力ドライバ
DE69415987T2 (de) * 1994-11-08 1999-06-24 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
DE19617166C1 (de) * 1996-04-29 1997-07-24 Siemens Ag Ldd-mosfet
DE19755868C1 (de) * 1997-12-16 1999-04-08 Siemens Ag Hochvolt-SOI-Dünnfilmtransistor
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
US6587320B1 (en) 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
US6583972B2 (en) 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
EP1699625B1 (de) * 2003-12-22 2008-08-13 Dow Global Technologies Inc. Organoboran-amin-komplex initiierte, beschleunigte polymerisierbare zusammensetzungen
JP5133510B2 (ja) * 2005-08-24 2013-01-30 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN107845675B (zh) * 2017-10-30 2020-02-18 济南大学 一种横向双扩散金属氧化物半导体场效应管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1071384A (en) * 1963-06-24 1967-06-07 Hitachi Ltd Method for manufacture of field effect semiconductor devices
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
US4129880A (en) * 1977-07-01 1978-12-12 International Business Machines Incorporated Channel depletion boundary modulation magnetic field sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement

Also Published As

Publication number Publication date
EP0011879A1 (de) 1980-06-11
DE2852621A1 (de) 1980-06-12
US4344080A (en) 1982-08-10
DE2852621B2 (de) 1981-06-25
JPS6152593B2 (de) 1986-11-13
JPS5580359A (en) 1980-06-17
DE2852621C3 (de) 1982-03-04
EP0011879B1 (de) 1982-12-29

Similar Documents

Publication Publication Date Title
DE2852621C4 (de) Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE2853736C2 (de) Feldeffektanordnung
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2706623C2 (de)
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE3881304T2 (de) MOS-Transistor.
DE4001390C2 (de) Halbleitereinrichtung
DE3047738C2 (de) Halbleiteranordnung
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
CH656255A5 (de) Halbleiterbauelement fuer hohe spannung.
EP0037105A2 (de) Feldeffekttransistor
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2904424C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3224642A1 (de) Igfet mit injektorzone
DE10023956A1 (de) Halbleiter-Leistungsbauelement
DE2804165A1 (de) Halbleiteranordnung mit einem fuer die stromfuehrung geeigneten kanal und einer source-elektrode
DE2746406C2 (de) Thyristor mit innerer Zündverstärkung und hohem dV/dt-Wert
EP1213766A2 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
DE2012945C3 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8315 Request for restriction filed
8318 Patent restricted
8306 Patent modified in the restriction proceedings (reprinted)
8310 Action for declaration of annulment