DE3546745C2 - Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation - Google Patents

Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation

Info

Publication number
DE3546745C2
DE3546745C2 DE3546745A DE3546745A DE3546745C2 DE 3546745 C2 DE3546745 C2 DE 3546745C2 DE 3546745 A DE3546745 A DE 3546745A DE 3546745 A DE3546745 A DE 3546745A DE 3546745 C2 DE3546745 C2 DE 3546745C2
Authority
DE
Germany
Prior art keywords
layer
zone
semiconductor layer
conductivity type
resistance semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3546745A
Other languages
English (en)
Inventor
Akio Nakagawa
Hiromichi Ohashi
Yoshihiro Yamaguchi
Kiminori Watanabe
Thuneo Thukakoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11024484A external-priority patent/JPS60254658A/ja
Priority claimed from JP59204427A external-priority patent/JP2585505B2/ja
Priority claimed from JP24481184A external-priority patent/JPS61123184A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority claimed from DE19853519389 external-priority patent/DE3519389A1/de
Application granted granted Critical
Publication of DE3546745C2 publication Critical patent/DE3546745C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Description

Die Erfindung betrifft einen lateralen MOS-Feldeffekt­ transistor (MOSFET) mit Leitfähigkeitsmodulation nach dem Oberbegriff des Patentanspruches 1.
Ein derartiger MOSFET ist z. B. aus EP 0 115 098 A1 bekannt.
Ein MOSFET mit Leitfähigkeitsmodulation weist angren­ zend an eine Drainzone eine Substratzone auf, deren Leitfähigkeitstyp demjenigen der Sourcezone eines nor­ malen Leistungs-MOSFETs entgegengesetzt ist. Typische Beispiele für bisherige MOSFETs mit Leitfähigkeitsmo­ dulation sind in US-PS 4 364 073 und in "IEEE Electron Device Letters", Bd. EDL-4, 1983, S. 452-454, be­ schrieben.
Ein solcher MOSFET mit Leitfähigkeitsmodulation bzw. Ladungsträgerinjektion weist einen parasitären p-n-p-n- Thyristor auf. Wenn letzter durchgeschaltet wird, kann der MOSFET auch dann nicht zum Sper­ ren gebracht werden, wenn eine über seine Gate- und Source-Elektrode anliegende Spannung gleich Null ist.
Hierbei wird der MOSFET häufig beschädigt. Der parasitä­ re Thyristor wird durchgeschaltet, weil von der p⁺-Typ- Drainschicht (Substratschicht) in die n⁻-Typ-Drainzone injizierte Löcher über die p-Typ-Basisschicht in die Sourceelektrode eintreten. Mit anderen Worten: wenn ein Löcher-Strom durch die p-Basisschicht fließt und ein Spannungsabfall über den Widerstand der Basisschicht un­ mittelbar unter der Sourceschicht eine Größe von 0,7 V übersteigt, werden Elektronen von der Sourceschicht in­ jiziert, wodurch der parasitäre Thyristor durchgeschal­ tet wird. Diese Erscheinung ist in der ersten der bei­ den oben angegebenen Veröffentlichungen beschrieben.
Zur Verhinderung einer solchen "Latch-up-Erscheinung" sind bereits, u. a. in der obengenannten US-PS 4 364 073 verschiedene Gegenmaßnahmen vorgeschlagen worden.
Bei dem aus der bereits erwähnten EP 0 115 098 A1 be­ kannten MOSFET liegt eine Injektorzone zwischen einer unter einer Gateelektrode vorgesehenen Kanalzone und einer Drainzone. Diese Injektorzone injiziert zur Ver­ minderung des Einschaltwiderstandes Ladungsträgern ohne dadurch die Durchbruchspannung zu vermindern.
Ein Feldeffekttransistor mit lateral veränderlicher Leitfähigkeit, bei dem die Leitfähigkeit unterhalb der Gateelektrode in Richtung auf die Drainzone bei­ spielsweise zunimmt, ist in der DE 28 52 621 A1 be­ schrieben.
Schließlich ist aus der DE-OS 19 20 077 eine Kondensa­ torüberladevorrichtung bekannt, bei der innerhalb einer Drainzone ein entgegengesetzt zu dieser Zone datierter Bereich vorgesehen ist, um die Kapazität des so ge­ bildeten pn-überganges auszunutzen.
Es ist Aufgabe der vorliegenden Erfindung, einen late­ ralen MOS-Feldeffekttransistor zu schaffen, bei dem bei einem Betrieb im Sperrbereich die Ausbreitung einer Verarmungsschicht vermindert ist.
Diese Aufgabe wird bei einem lateralen MOSFET nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 4.
Der durch den lateralen MOSFET mit Leitfähigkeitsmodulation fließende Sättigungsstrom ist stets kleiner als der Latch-up-Strom, wodurch im Prinzip auch die Ent­ stehung einer "Latch-up-Erscheinung" infolge eines pa­ rasitären Thyristors verhindert wird.
Im folgenden sind bevorzugte Ausführungsformen der Er­ findung anhand der Zeichnungen näher erläutert, deren bei­ de Fig. 1 und 2 jeweils Schnittansichten einer Aus­ führungsform der Erfindung zeigen.
Fig. 1 zeigt im Schnitt einen Hauptteil eines lateralen MOSFETs. Dabei ist eine hochohmige n⁻- Schicht 212 auf einer p⁺-Schicht 210 ausgebildet. In der Oberfläche der Schicht 212 sind eine p-Basis-Diffusionsschicht 222 und eine n⁺-Source-Diffusionsschicht 226 erzeugt.
Eine Gate-Elektrode 220 mit einem Gate-Anschluß G ist auf einer Gate-Isolierschicht 218 ausgebildet, die auf einer Kanalzone 228 zwischen den Schichten 226 und 212 geformt ist. Eine Sourceelektrode 230 mit einem Source- Anschluß S ist die Schichten 226 und 222 kontaktierend ausgebildet. Darüber hinaus ist bei diesem MOSFET eine n-Schicht 260 in der Fläche der n⁻-Schicht 212 ausge­ bildet, während eine p⁺-Drainschicht 262 in der Schicht 260 geformt ist. Auf der Drainschicht 262 ist eine Drainelektrode 232 mit einem Drain-Anschluß D ausgebil­ det. Die Schicht 260 verhindert die Ausbreitung einer Verarmungsschicht, die dann erzeugt wird, wenn der MOSFET mit Leitfähigkeitsmodulation in einem Durch­ laßsperrbereich betrieben wird, wodurch die Breite LDS des Fensters der Schicht 212 verkleinert wird. Die p- Basis-Diffusionsschicht 222 kann das Fenster der Schicht 212 vollständig umschließen, wodurch der Sätti­ gungsstrom kleiner als der Latch-up-Strom gemacht wird.
Gemäß Fig. 2 kann die p⁺-Schicht 210 nach Fig. 1 durch eine n⁺-Schicht 264 ersetzt werden.
Wenn die oben beschriebenen MOSFETs so ausgelegt sind, daß sie der folgenden Gleichung auch bei einer anliegen­ den Gate-Spannung von 15 V genügen, kann die Latch-up- Erscheinung noch besser verhindert werden:
W·SG/(T·l·d)<1,1×108,
mit:
W = Gesamtkanalbreite (µm) in Flächeneinheit von 1 cm2 eines aktiven Bereichs,
SG = Fläche (µm2) eines Abschnitts des hochohmigen Be­ reichs direkt unter der Gate-Elektrode und in Be­ rührung mit der Gate-Isolierschicht innerhalb der Flächeneinheit von 1 cm2 des aktiven Bereichs,
T = gesamte Umfangsfläche (µm) der Basisschicht in Be­ rührung mit der hochohmigen Schicht, d. h. gesamte Umfangsfläche der Fläche SG innerhalb der Flächen­ einheit von 1 cm2 des aktiven Bereichs,
l = Kanallänge (µm) und
d = Dicke (µm) der Gate-Isolierschicht.
Bei einer Gate-Spannung von 10 V ist obiger Zahlenwert von 1,1 × 108 durch 1,46 × 108 zu ersetzen.
Bei beiden obigen MOSFETs kann die hochohmige n⁻- Schicht als Ausgangssubstrat für die Ausbildung der an­ deren Halbleiterschichten benutzt werden.

Claims (4)

1. Lateraler MOS-Feldeffekttransistor (MOSFET) mit Leitfähigkeitsmodulation, mit:
  • - einer hochohmigen Halbleiterschicht (212) eines ersten Leitfähigkeitstyps,
  • - einer Basiszone (222) des zweiten Leitfähigkeits­ typs, die in der Oberfläche der hochohmigen Halb­ leiterschicht (212) ausgebildet ist,
  • - einer Sourcezone (226) des ersten Leitfähigkeits­ typs, die in der Basiszone (222) ausgebildet ist,
  • - einer Drainzone (262) des zweiten Leitfähigkeits­ typs, die in der Oberfläche der hochohmigen Halb­ leiterschicht (212) ausgebildet ist,
  • - einer Gate-Isolierschicht (218), die auf einer Kanal­ zone ausgebildet ist, die in einer Oberfläche der Basiszone (222) zwischen der hochohmigen Halbleiter­ schicht (212) und der Sourcezone (226) liegt,
  • - einer Gate-Elektrode (220), die auf der Gate- Isolierschicht (218) ausgebildet ist,
  • - einer Source-Elektrode (230), die in ohmschen Kontakt mit der Sourcezone und der Basiszone (222) steht und
  • - einer Drain-Elektrode (232), die in ohmschen Kon­ takt mit der Drainzone (262) steht, dadurch gekennzeichnet, daß
  • - ein Halbleiterbereich (260) des ersten Leitfähig­ keitstyps in einer Oberfläche der hochohmigen Halbleiterschicht (212) ausgeführt ist und eine größere Fremdstoffkonzentration als die hochohmi­ ge Halbleiterschicht (212) hat,
  • - die Drainzone (262) im Halbleiterbereich (260) ausgebildet ist und darin liegt und
  • - die Basiszone (222) ein Fenster der hochohmigen Halbleiterschicht (212) in der Oberfläche umgibt, das in der Oberfläche der hochohmigen Halbleiter­ schicht (212) liegt.
2. MOS-Feldeffekttransistor nach Anspruch 1, dadurch ge­ kennzeichnet, daß die hochohmige Halbleiterschicht (212) über einem Halbleitersubstrat (210) vom ersten Leitfähigkeitstyp ausgebildet ist.
3. MOS-Feldeffekttransistor nach Anspruch 1, dadurch ge­ kennzeichnet, daß die hochohmige Halbleiterschicht (212) über einem Halbleitersubstrat (210) vom zwei­ ten Leitfähigkeitstyp ist.
4. MOS-Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Fenster aus wenigstens zwei parallelen Seiten besteht.
DE3546745A 1984-05-30 1985-05-30 Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation Expired - Lifetime DE3546745C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11024484A JPS60254658A (ja) 1984-05-30 1984-05-30 導電変調型ｍｏｓｆｅｔ
JP59204427A JP2585505B2 (ja) 1984-09-29 1984-09-29 導電変調型ｍｏｓｆｅｔ
JP24481184A JPS61123184A (ja) 1984-11-20 1984-11-20 導電変調型ｍｏｓｆｅｔ
DE19853519389 DE3519389A1 (de) 1984-05-30 1985-05-30 Mosfet mit veraenderlicher leitfaehigkeit

Publications (1)

Publication Number Publication Date
DE3546745C2 true DE3546745C2 (de) 1994-06-30

Family

ID=27433369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3546745A Expired - Lifetime DE3546745C2 (de) 1984-05-30 1985-05-30 Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation

Country Status (1)

Country Link
DE (1) DE3546745C2 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1920077A1 (de) * 1968-04-23 1969-11-06 Philips Nv Kondensatorueberladevorrichtung
DE2852621A1 (de) * 1978-12-05 1980-06-12 Siemens Ag Feldeffekttransistor
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
EP0115098A1 (de) * 1982-12-27 1984-08-08 Koninklijke Philips Electronics N.V. Laterale DMOS-Transistoranordnung mit einer Injektionszone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1920077A1 (de) * 1968-04-23 1969-11-06 Philips Nv Kondensatorueberladevorrichtung
DE2852621A1 (de) * 1978-12-05 1980-06-12 Siemens Ag Feldeffekttransistor
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
EP0115098A1 (de) * 1982-12-27 1984-08-08 Koninklijke Philips Electronics N.V. Laterale DMOS-Transistoranordnung mit einer Injektionszone

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Electron Device Letters, Bd. EDL-4, 1983, S. 452-454 *

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3122768C2 (de)
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
CH668505A5 (de) Halbleiterbauelement.
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE3806164C2 (de)
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE3942640A1 (de) Mos-halbleitervorrichtung
DE19908477A1 (de) Halbleitervorrichtung
DE10120656A1 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
WO2000030177A1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE4310606C2 (de) GTO-Thyristoren
DE2904424A1 (de) Thyristor mit steuerung durch feldeffekttransistor
DE2406807B2 (de) Integrierte Halbleiterschaltung
DE102020123254A1 (de) Halbleitervorrichtung
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE10057612A1 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE19535322A1 (de) Anordnung mit einem pn-Übergang und einer Maßnahme zur Herabsetzung der Gefahr eines Durchbruchs des pn-Übergangs

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 3519389

8110 Request for examination paragraph 44
AC Divided out of

Ref country code: DE

Ref document number: 3519389

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 3519389

Format of ref document f/p: P

D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8325 Change of the main classification

Ipc: H01L 29/739

8320 Willingness to grant licences declared (paragraph 23)