DE10057612A1 - Vertikales Halbleiterbauelement mit vertikalem Randabschluss - Google Patents

Vertikales Halbleiterbauelement mit vertikalem Randabschluss

Info

Publication number
DE10057612A1
DE10057612A1 DE2000157612 DE10057612A DE10057612A1 DE 10057612 A1 DE10057612 A1 DE 10057612A1 DE 2000157612 DE2000157612 DE 2000157612 DE 10057612 A DE10057612 A DE 10057612A DE 10057612 A1 DE10057612 A1 DE 10057612A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
semiconductor body
doped
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000157612
Other languages
English (en)
Other versions
DE10057612B4 (de
Inventor
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000157612 priority Critical patent/DE10057612B4/de
Publication of DE10057612A1 publication Critical patent/DE10057612A1/de
Application granted granted Critical
Publication of DE10057612B4 publication Critical patent/DE10057612B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper (100), der eine erste Zone (20) eines ersten Leitungstyps (p) und eine sich in einer vertikalen Richtung des Halbleiterkörpers (100) an die erste Zone (20) anschließende zweite Zone (30) eines zweiten Leitungstyps (n) aufweist, wobei die erste und die zweite (20, 30) Zone sich in lateraler Richtung des Halbleiterkörpers (100) bis an eine Seitenwand (102) erstrecken, die wenigstens annäherungsweise in vertikaler Richtung verläuft.

Description

Die vorliegende Erfindung betrifft ein vertikales Halbleiter­ bauelement gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
Ein derartiges vertikales Bauelement mit einer Zone eines ersten Leitungstyps und einer sich in vertikaler Richtung an­ schließenden Zone eines zweiten Leitungstyps ist beispiels­ weise eine Diode, ein Transistor oder ein Thyristor. Die ers­ te Zone ist dabei beispielsweise wannenartig in der zweiten Zone ausgebildet.
Bei Anlegen einer Sperrspannung an das Bauelement, bzw. den Übergang zwischen den Zonen des ersten und zweiten Leitungs­ typs, verlaufen die Äquipotentiallinien unterhalb der ersten Zone bei derartigen Bauelementen in etwa in lateraler Rich­ tung des Halbleiterkörpers, während sie zu den Rändern der ersten Zone hin gekrümmt sind. In diesen Randbereichen kann die Feldstärke die Feldstärke in den großflächigeren Berei­ chen unterhalb der ersten Zone übersteigen, wodurch es zu ei­ nem Spannungsdurchbruch am Rand des Bauelements kommen kann.
Um einen solchen Spannungsdurchbruch zu vermeiden sind bei vertikalen Halbleiterbauelementen, insbesondere bei Halblei­ terbauelementen, für die eine hohe Spannungsfestigkeit gefor­ dert ist, wie z. B. bei Hochvolt-Dioden oder Leistungstransis­ toren, spezielle Randstrukturen vorgesehen. Aufgabe dieser Randstrukturen ist es, den Feldlinienverlauf an den seitli­ chen Rändern des Halbleiterübergangs so zu beeinflussen, dass die Feldstärke dort stets geringer als in dem großflächigen Bereich unterhalb der ersten Zone ist. Auf diese Weise wird erreicht, dass der Spannungsdurchbruch in einem möglichst großen Volumenanteil des Bauelements auftritt, um die soge­ nannte "Avalanchefestigkeit", das heißt die Verlustleistung bis zur Zerstörung des Bauelements, möglichst groß zu machen. Dabei gilt es Krümmungen im Verlauf der Äquipotentiallinien innerhalb des Halbleiterkörpers zu vermeiden.
Beispiele derartiger Randstrukturen sind in B. Jayant Baliga: "Modern Power Devices", John Wiley & Sons, 1987, auf den Sei­ ten 93, 99-102, 199, 122 beschrieben. Zu den beschriebenen Möglichkeiten zur Beeinflussung des Feldlinienverlauf zählen das Vorsehen von Feldplatten, Feldringen oder einer Kombina­ tion von beidem auf der Oberfläche des Halbleiterkörpers oder das Abschrägen des Halbleiterkörpers an dessen Rändern. Die­ sen Maßnahmen ist gemeinsam, dass sie platzaufwändig sind. Die Breite des Randes ist dabei 3-4 mal so groß wie die ver­ tikale Ausdehnung des aktiven Bereiches des Bauelements. Bei kleinen Chips kann die Randstruktur dabei bis zu 75% der Chipfläche betragen.
Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauele­ ment zur Verfügung zu stellen, das im Randbereich eine größe­ re oder wenigstens gleich große Durchbruchspannung wie unter­ halb der ersten Zone aufweist und dessen Randzone platzspa­ rend realisierbar ist.
Dieses Ziel wird durch ein Halbleiterbauelement gemäß den Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Das erfindungsgemäße Halbleiterbauelement weist einen Halb­ leiterkörper mit einer ersten Zone eines ersten Leitungstyps und einer sich in vertikaler Richtung des Halbleiterkörpers anschließenden zweiten Zone eines zweiten Leitungstyps auf. Die erste und die zweite Zone erstrecken sich dabei in late­ raler Richtung des Halbleiterkörpers bis an eine wenigstens annäherungsweise in vertikaler Richtung verlaufende Seiten­ wand des Halbleiterkörpers. Bei Anlegen einer Sperrspannung treten die Äquipotentiallinien bei dem erfindungsgemäßen Halbleiterbauelement seitlich im wesentlichen ungekrümmt aus dem Halbleiterkörper aus, wodurch die Durchbruchspannung am Rand des erfindungsgemäßen Halbleiterbauelementen etwa der Durchbruchspannung unterhalb der ersten Zone entspricht.
Bei einer Ausführungsform der Erfindung ist vorgesehen, dass eine dritte Zone des ersten Leitungstyps an der Seitenwand ausgebildet ist, die sich an die erste Zone anschließt und die vorzugsweise schwächer als die erste Zone dotiert ist. Die dritte Zone ist dabei vorzugsweise mit einer Flächenla­ dung dotiert, die kleiner ist als die sogenannte Durchbruchs­ ladung, die etwa 1.1012 q.cm-2 beträgt, wobei q die Elementar­ ladung ist. Die Flächendotierung der dritten Zone bezieht sich auf die senkrecht verlaufende Randfläche. Die Durch­ bruchsladung ist die Ladung, die im Sperrfall bei einem Halb­ leiterübergang, d. h. pn-Übergang, aus den Halbleiterbereichen ausgeräumt wird. Diese Durchbruchsladung ist annäherungsweise konstant. Dadurch wirkt die dritte Zone des ersten Leitungs­ typs und der sich anschließende Bereich der zweiten Zone bei Anlegen der Sperrspannung wie ein intrinsisches Gebiet, das bewirkt, dass die Äquipotentiallinien im Grenzbereich der zweiten und dritten Zone nach unten gekrümmt werden, wodurch die Durchbruchspannung im Randbereich des Bauelements größer als in dem großflächigen Bereich unterhalb der ersten Zone ist.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, dass die Seitenwand durch eine Stufe am Rand des Halbleiter­ körpers gebildet ist. Die zweite Zone ist vorzugsweise durch eine stark dotierte Zone und eine darüber liegende schwächer dotierte Zone (z. B. Epitaxieschicht) gebildet. Die Stufe kann sich dabei bis an die stärker dotierte Schicht erstre­ cken oder auch über die stärker dotierte Schicht hinausrei­ chen.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei­ spielen anhand von Figuren näher erläutert. In den Figuren zeigt:
Fig. 1 ein als Diode ausgebildetes vertikales Halbleiter­ bauelement mit vertikalem Randabschluss gemäß einer ersten Ausführungsform der Erfindung,
Fig. 2 ein als Diode ausgebildetes vertikales Halbleiter­ bauelement mit vertikalem Randabschluss gemäß einer zweiten Ausführungsform der Erfindung,
Fig. 3 ein als IGBT ausgebildetes vertikales Halbleiter­ bauelement gemäß einer Ausführungsform der Erfin­ dung.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelements in seitlicher Ansicht im Querschnitt. Das dargestellte Halbleiterbauelement ist als Hochspannungsdiode ausgebildet und weist einen Halbleiterkör­ per 100 mit einer p-dotierten Zone 20 als Zone eines ersten Leitungstyps und einer sich in vertikaler Richtung des Halb­ leiterkörpers 100 an die p-dotierte Zone 20 anschließende n- dotierte Zone 30 als Zone eines zweiten Leitungstyps auf. Die n-dotierte Zone 30 besteht in dem Ausführungsbeispiel aus ei­ nem stark n-dotierten Substrat 34, auf welchem eine schwächer n-dotierte Epitaxieschicht 32 aufgebracht ist. Der obere Be­ reich dieser Epitaxieschicht ist dabei im Bereich der ersten Zone 20 p-dotiert. Die erste p-dotierte Zone 20 des Halblei­ terbauelements bildet den Anoden-Anschluss A und das Substrat 34 bildet den Kathoden-Anschluss K der Diode, die bei Anlegen einer positiven Spannung zwischen Anode A und Kathode K lei­ tet und die bei Anlegen einer positiven Spannung zwischen Ka­ thode K und Anode A sperrt.
Die n-dotierte Epitaxieschicht 32 und die darüber liegende p- dotierte erste Zone 20 erstrecken sich in lateraler Richtung des Halbleiterkörpers 100 bis zu einer Seitenfläche 101, die am Rand des Halbleiterkörpers 100 durch eine Stufe 102 gebil­ det ist, wobei sich die Stufe 102 in vertikaler Richtung des Halbleiterkörpers 100 bis an das Substrat erstreckt. Die Sei­ tenfläche 101, die wenigstens annäherungsweise in vertikaler Richtung des Halbleiterkörpers 100 verläuft, und eine Grund­ fläche der Stufe 102, die in lateraler Richtung des Halblei­ terkörpers 100 verläuft, stehen wenigstens annäherungsweise senkrecht aufeinander.
Die Stufe 102 am Rand des Halbleiterkörpers 100 ist mittels beliebiger herkömmlicher mechanischer oder chemischer Verfah­ ren zum Einbringen von Vertiefungen in ein Halbleitermaterial herstellbar.
Sperrt die erfindungsgemäße Diode bei Anlegen einer positiven Spannung zwischen der Kathode und der Anode, so bildet sich ausgehend von der p-dotierten Anodenzone 20 eine Raumladungs­ zone aus, wobei in Fig. 1 gestrichelt Äquipotentiallinien 200 zur Veranschaulichung des Potentialverlaufs eingezeichnet sind.
Bei Halbleiterbauelementen mit einem pn-Übergang ist die Spannungsfestigkeit bekanntlicherweise an den Stellen gerin­ ger, an denen die Äquipotentiallinien gekrümmt um Bereiche niedrigeren Potentials verlaufen. Bei dem erfindungsgemäßen Halbleiterbauelement gemäß Fig. 1 verlaufen die Äquipotenti­ allinien unterhalb der schichtartig ausgebildeten p-dotierten Anodenzone 20 annäherungsweise parallel und in lateraler Richtung des Halbleiterkörpers 100, erst im Bereich der Sei­ tenfläche 101 tritt eine leichte Krümmung der Äquipotential­ linien 200 nach oben auf. Die Spannungsfestigkeit des erfin­ dungsgemäßen Halbleiterbauelements entspricht im Bereich der Seitenfläche 101 damit in etwa der Spannungsfestigkeit in dem flächenmäßig größeren Bereich unterhalb der ersten Zone 20. Selbst eine Spannungsfestigkeit im Randbereich, die etwas ge­ ringer als die Spannungsfestigkeit im großflächigen Bereich unterhalb der Anodenzone ist, ist für viele Anwendungen aus­ reichend und kann mit dem erfindungsgemäßen Randabschluss einfach und platzsparend realisiert werden.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelements, insbesondere einer erfin­ dungsgemäßen Hochspannungsdiode, welche sich von dem in Fig. 1 dargestellten durch eine p-dotierte Zone 40 unterscheidet, die entlang der Seitenfläche 101 in den Halbleiterkörper 100 eindotiert ist und welche sich an die p-dotierte Anodenzone 20 anschließt. Die p-dotierte Zone 40 kann beispielsweise nach Herstellen der Stufe 102 durch Schrägimplantation von p- Ladungsträgern in die Seitenfläche 101 erfolgen.
Die p-dotierte Zone 40 ist schwächer als die erste Zone 20 dotiert, die Flächenladung der p-dotierten Zone 40 ist dabei geringer als die Durchbruchsladung von 1.1012 cm-2. Bei Anlegen einer Sperrspannung wird die p-dotierte Zone 40 vollständig ausgeräumt, das heißt freie Ladungsträger der p-dotierten Zo­ ne 40 rekombinieren mit freien Ladungsträgern der sich daran anschließenden Epitaxieschicht 32, so dass keine freien p- Ladungsträger mehr vorhanden sind. Die Auswirkungen der p- dotierten Zone 40 auf den Verlauf der Äquipotentiallinien 200 werden anhand der Fig. 2 deutlich. Die Äquipotentiallinien sind dabei vor der p-dotierten Zone 40 nach unten gekrümmt, so dass die Feldstärken in den zu der p-dotierten Zone 40 be­ nachbarten Bereichen der Epitaxieschicht 32 und in der Zone 40 geringer sind, als in den übrigen Bereichen der Epitaxie­ schicht, in welchen die Äquipotentiallinien annäherungsweise parallel verlaufen. Die Durchbruchspannung des Halbleiterbau­ elements gemäß Fig. 2 ist im Bereich der p-dotierten Zone 40 und den daran angrenzenden Bereichen der Epitaxieschicht 32 größer als in den übrigen Bereichen der Epitaxieschicht 32. Ein Spannungsdurchbruch tritt bei dem erfindungsgemäßen Halbleiterbauelement dadurch großflächig unterhalb der Anodenzone 20 auf.
Die Fig. 1 und 2 zeigen jeweils nur Ausschnitte am Rand eines erfindungsgemäßen Halbleiterbauelements. Das Bauelement ist dabei vorzugsweise symmetrisch aufgebaut und nimmt den gesamten zur Verfügung stehenden Raum des Halbleiterkörpers ein. Der Halbleiterkörper ist insbesondere plättchenförmig und in Draufsicht rechteckförmige Querschnitt, wobei rings­ herum an den Kanten des Halbleiterkörpers ein Randabschluss mit einer Stufe 102 und gegebenenfalls einer p-dotierten Zone 40 entlang der Seitenfläche 101 der Stufe 102 gebildet ist, wie er im rechten Teil der Fig. 1 und 2 dargestellt ist.
Der erfindungsgemäße Randabschluss mit der Stufe 102 und der p-dotierten Zone 40 entlang der Seitenfläche 101 der Stufe 102 ist vorzugsweise an allen Rändern, das heißt an vier Sei­ ten, des erfindungsgemäßen Halbleiterbauelements ausgebildet.
Fig. 3 zeigt ein weiteres erfindungsgemäßes Halbleiterbau­ element, welches als IGBT (Insolated Gate Biopolar Transis­ tor) ausgebildet ist. Es weist eine erste p-dotierte Zone 20 und eine sich daran anschließende n-dotierte Zone 36 auf. An die n-dotierte Zone 36 schließt sich eine p-dotierte Zone 70 an, welche den Drainanschluss D des IGBT bildet. In der p- dotierten Zone 20, welche eine Kanalzone des IGBT bildet, ist eine stark n-dotierte Sourcezone 50 ausgebildet, wobei sich zwischen der Sourcezone 50 und der n-dotierten Zone 32 eine Gate-Elektrode 62 erstreckt, die mittels einer Isolations­ schicht 60 gegenüber dem Halbleiterkörper isoliert ist. Der Randabschluss des IGBT weist ebenfalls eine Stufe 102 auf, die sich in dem Ausführungsbeispiel gemäß Fig. 3 in vertika­ ler Richtung des Halbleiterkörpers 100 sich nur etwa bis zur Hälfte der Höhe der n-dotierten Zone 32 erstreckt, um einen Spannungsdurchbruch zwischen der p-dotierten Zone 40 und der stark p-dotierten Drainzone 70 zu verhindern.
Der erfindungsgemäße Randabschluss, welcher durch eine Stufe am Rand eines Halbleiterkörpers gebildet ist, und bei welchen p-dotierte und n-dotierte Zonen bis an eine Seitenfläche der Stufe reichen, bzw. bei welchem eine leicht p-dotierte Schicht auf die Seitenfläche aufgebracht ist, kann bei allen Halbleiterbaueelementen, bei welchen der gleichrichtende Ef­ fekt eines pn-Übergangs genutzt wird Anwendung finden. Weite­ re Beispiele sind neben den bereits beschriebenen Dioden und IGBT auch MOSFET, wobei ein MOSFET mit einem erfindungsgemä­ ßen Randabschluss aus einer Anordnung gemäß Fig. 3 erhalten wird, wenn man die p-dotierte Zone 70 durch ein n-dotiertes Substrat ersetzt.
In den Figuren nicht näher dargestellt ist eine Passivie­ rungsschicht, die in einer in der Halbleitertechnologie übli­ chen Weise auf die Seitenwand 101 aufgebracht ist. Diese Pas­ sivierungsschicht besteht vorzugsweise aus einem Halbleiter­ oxid, beispielsweise Siliziumdioxid bei einem Halbleiterkör­ per 100 aus Silizium, einem Nitrid oder einem Polyimid.
Bezugszeichenliste
20
p-dotierte Zone
32
,
34
n-dotierte Zonen
36
n-dotierte Zone
34
p-dotierte Zone
40
p-dotierte Zone
50
Source-Zone
60
Isolationsschicht
62
Gate-Elektrode
70
p-dotierte Zone
100
Halbleiterkörper
101
Seitenfläche
102
Stufe
103
Grundfläche
200
Äquipotentiallinien

Claims (10)

1. Halbleiterbauelement mit einem Halbleiterkörper (100), der eine erste Zone (20) eines ersten Leitungstyps (p) und eine sich in einer vertikalen Richtung des Halbleiterkörpers (1) an die erste Zone (20) anschließende zweite Zone (30; 36) ei­ nes zweiten Leitungstyps (n) aufweist, dadurch gekennzeichnet, dass die erste und die zweite Zone (20, 30, 36) sich in lateraler Richtung des Halbleiterkörpers (1) bis an eine Seitenwand (101) erstrecken, die wenigstens annäherungsweise in vertika­ ler Richtung verläuft.
2. Halbleiterbauelement nach Anspruch 1, bei dem der Halblei­ terkörper im Bereich der Seitenwand (101) eine dritte Zone (40) des ersten Leitungstyps aufweist, die sich an die erste Zone (20) anschließt.
3. Halbleiterbauelement nach Anspruch 2, bei dem die dritte Zone (40) eine Flächenladung aufweist, die kleiner als die Durchbruchsladung, vorzugsweise kleiner als 1.1012 q.cm-2, ist.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Seitenwand (101) durch einen stufenförmigen Aus­ schnitt (102) am Rand des Halbleiterkörpers (100) gebildet ist.
5. Halbleiterbauelement nach einem der vorangehenden Ansprü­ che, bei dem die Stufe (102) in vertikaler Richtung des Halb­ leiterkörpers weniger als 50% der Höhe des Halbleiterkörpers (100) erreicht.
6. Halbleiterbauelement nach einem der vorangehenden Ansprü­ che, bei dem die zweite Zone (30) eine stark dotierte An­ schlusszone (34) und eine schwächer dotierte, sich an die erste Zone anschließende Zone (32) aufweist.
7. Halbleiterbauelement nach Anspruch 6, bei dem die dritte Zone (40) sich nicht bis an die stark dotierte Zone (34) er­ streckt.
8. Halbleiterbauelement nach einem der vorangehenden Ansprü­ che, bei dem sich an einer der ersten Zone (20) abgewandten Seite der zweiten Zone (36) eine Zone (70) des ersten Lei­ tungstyps (n) anschließt
9. Halbleiterbauelement nach Anschluss 8, bei dem die Stufe (102) oberhalb der Zone (70) des ersten Leitungstyps (p) en­ det.
10. Halbleiterbauelement nach einem der vorangehenden Ansprü­ che, bei dem eine Passivierungsschicht, insbesondere aus ei­ nem Halbleiteroxid, einem Nitrid oder einem Polyimid auf die Seitenwand (101) aufgebracht ist.
DE2000157612 2000-11-21 2000-11-21 Vertikales Halbleiterbauelement mit vertikalem Randabschluss Expired - Fee Related DE10057612B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000157612 DE10057612B4 (de) 2000-11-21 2000-11-21 Vertikales Halbleiterbauelement mit vertikalem Randabschluss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000157612 DE10057612B4 (de) 2000-11-21 2000-11-21 Vertikales Halbleiterbauelement mit vertikalem Randabschluss

Publications (2)

Publication Number Publication Date
DE10057612A1 true DE10057612A1 (de) 2002-05-29
DE10057612B4 DE10057612B4 (de) 2012-03-08

Family

ID=7664026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000157612 Expired - Fee Related DE10057612B4 (de) 2000-11-21 2000-11-21 Vertikales Halbleiterbauelement mit vertikalem Randabschluss

Country Status (1)

Country Link
DE (1) DE10057612B4 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1583152A2 (de) * 2004-03-11 2005-10-05 Yokogawa Electric Corporation Halbleiteranordnung mit leichtdotierter Schicht und Verfahren zu deren Herstellung
DE102005038260B3 (de) * 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US8093676B2 (en) 2007-07-02 2012-01-10 Infineon Technologies Austria Ag Semiconductor component including an edge termination having a trench and method for producing
WO2013091872A1 (de) * 2011-12-22 2013-06-27 Diotec Semiconductor Ag Herstellungsverfahren einer schottky - diode
CN103872099A (zh) * 2012-12-13 2014-06-18 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9070580B2 (en) 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US20190237575A1 (en) * 2018-02-01 2019-08-01 Infineon Technologies Ag Semiconductor Component with Edge Termination Region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320780A1 (de) * 1993-06-23 1995-03-09 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
GB2303965A (en) * 1995-07-31 1997-03-05 Ixys Corp Reverse blocking IGBT
WO1997027629A1 (en) * 1996-01-24 1997-07-31 Cree Research, Inc. Mesa schottky diode with guard ring
WO2000038243A1 (fr) * 1998-12-18 2000-06-29 Centre National De La Recherche Scientifique Structure peripherique pour dispositif monolithique de puissance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823092A (ja) * 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320780A1 (de) * 1993-06-23 1995-03-09 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
GB2303965A (en) * 1995-07-31 1997-03-05 Ixys Corp Reverse blocking IGBT
WO1997027629A1 (en) * 1996-01-24 1997-07-31 Cree Research, Inc. Mesa schottky diode with guard ring
WO2000038243A1 (fr) * 1998-12-18 2000-06-29 Centre National De La Recherche Scientifique Structure peripherique pour dispositif monolithique de puissance

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1583152A2 (de) * 2004-03-11 2005-10-05 Yokogawa Electric Corporation Halbleiteranordnung mit leichtdotierter Schicht und Verfahren zu deren Herstellung
EP1583152A3 (de) * 2004-03-11 2008-08-06 Yokogawa Electric Corporation Halbleiteranordnung mit leichtdotierter Schicht und Verfahren zu deren Herstellung
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
DE102005038260B3 (de) * 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US8093676B2 (en) 2007-07-02 2012-01-10 Infineon Technologies Austria Ag Semiconductor component including an edge termination having a trench and method for producing
WO2013091872A1 (de) * 2011-12-22 2013-06-27 Diotec Semiconductor Ag Herstellungsverfahren einer schottky - diode
CN103872099B (zh) * 2012-12-13 2017-04-12 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
CN103872099A (zh) * 2012-12-13 2014-06-18 英飞凌科技股份有限公司 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9070580B2 (en) 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9570596B2 (en) 2013-05-01 2017-02-14 Infineon Technologies Austria Ag Super junction semiconductor device having a compensation structure
US9627471B2 (en) 2013-05-01 2017-04-18 Infineon Technologies Austria Ag Super junction semiconductor device having strip structures in a cell area
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US10049912B2 (en) 2014-04-01 2018-08-14 Infineon Technologies Ag Method of manufacturing a semiconductor device having a vertical edge termination structure
US20190237575A1 (en) * 2018-02-01 2019-08-01 Infineon Technologies Ag Semiconductor Component with Edge Termination Region
US11018249B2 (en) 2018-02-01 2021-05-25 Infineon Technologies Ag Semiconductor component with edge termination region
US11848377B2 (en) 2018-02-01 2023-12-19 Infineon Technologies Ag Semiconductor component with edge termination region

Also Published As

Publication number Publication date
DE10057612B4 (de) 2012-03-08

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
EP0996981A1 (de) Hochvolt-randabschluss für planarstrukturen
DE10052004C1 (de) Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE19533956A1 (de) Leistungshalbleitervorrichtung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE10057612A1 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP1097482B1 (de) J-fet-halbleiteranordnung
EP0077481A2 (de) Planares Halbleiterbauelement
DE10060428A1 (de) Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10360574B4 (de) Leistungshalbleiterbauelement mit sanftem Abschaltverhalten
WO2001043200A1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE19535322A1 (de) Anordnung mit einem pn-Übergang und einer Maßnahme zur Herabsetzung der Gefahr eines Durchbruchs des pn-Übergangs
DE102004057792A1 (de) Halbleiterbauteil
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102020121333A1 (de) Transistorbauelement mit gateelektroden und feldelektroden
DE19638437A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19839971C2 (de) Randstruktur für Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R019 Grant decision by federal patent court
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120609

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee