DE19839971C2 - Randstruktur für Halbleiterbauelemente - Google Patents

Randstruktur für Halbleiterbauelemente

Info

Publication number
DE19839971C2
DE19839971C2 DE19839971A DE19839971A DE19839971C2 DE 19839971 C2 DE19839971 C2 DE 19839971C2 DE 19839971 A DE19839971 A DE 19839971A DE 19839971 A DE19839971 A DE 19839971A DE 19839971 C2 DE19839971 C2 DE 19839971C2
Authority
DE
Germany
Prior art keywords
edge structure
semiconductor body
charge carriers
doping concentration
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19839971A
Other languages
English (en)
Other versions
DE19839971A1 (de
Inventor
Heinrich Brunner
Daniel Reznik
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19839971A priority Critical patent/DE19839971C2/de
Publication of DE19839971A1 publication Critical patent/DE19839971A1/de
Application granted granted Critical
Publication of DE19839971C2 publication Critical patent/DE19839971C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

Die vorliegende Erfindung betrifft eine Randstruktur für Halbleiterbauelemente nach dem Oberbegriff des Patentanspru­ ches 1.
Unter dem einen Leitungstyp soll im folgenden der n-Lei­ tungstyp verstanden werden. Selbstverständlich kann gegebe­ nenfalls aber auch der eine Leitungstyp der p-Leitungstyp sein.
Randabschlüsse gibt es bekanntlich in den verschiedensten Ausführungen: so sind Feldringe mit Glaspassivierung, in bzw. auf einer Isolierschicht vorgesehene Feldplatten, durchgehend schwach dotierte p--leitende Zonen im Anschluß an einen pn- Übergang, vorgelagerte, nicht durchgehende p-leitende Zonen sowie vorgelagerte p-leitende Zonen mit lateraler Variation der Dotierungskonzentration bekannt (vgl. hierzu beispiels­ weise EP-A-0 095 755, US-A-5,311,052, US-A-4,633,292 und US- A-4,954,868).
Bei Randstrukturen von Halbleiterbauelementen wird der Aus­ tritt der Äquipotentiallinien an der Oberfläche des Halblei­ terkörpers einerseits durch die Grunddotierung und anderer­ seits - sofern vorhanden - durch Feldplatten bestimmt. Die Feldplatten bilden dabei mit der Halbleiteroberfläche jeweils einen Kondensator, dessen Kapazität durch das Dielektrikum, in der Regel also die aus Siliziumdioxid bestehende Isolier­ schicht, und den Abstand zwischen der jeweiligen Feldplatte und der Halbleiteroberfläche bestimmt wird. Da bei einem Kon­ densator die Kapazität umgekehrt proportional zum Abstand von dessen Elektroden ist und die an einem Kondensator liegende Spannung durch den Quotienten aus Ladung und Kapazität gege­ ben ist, fällt um so weniger Spannung an einem Kondensator ab, je kleiner der Abstand zwischen dessen Elektroden ist.
Dies bedeutet im vorliegenden Fall, daß mit kleiner werdendem Abstand zwischen Feldplatte und Halbleiteroberfläche eine um so geringere Spannung am entsprechenden Kondensator abfällt. Die Äquipotentiallinien werden also mit kleiner werdendem Ab­ stand zwischen Feldplatte und Halbleiteroberfläche bei Anle­ gung einer Sperrspannung lateral weiter nach außen zum Rand des Halbleiterbauelementes hin abgelenkt.
Eine solche laterale Ausdehnung der Raumladungszone wird im Halbleiterkörper außerdem durch dessen Grunddotierung beein­ flußt: je geringer nämlich die Dotierungskonzentration der Grunddotierung ist, desto weiter wird die Raumladungszone bei Anlegung der Sperrspannung lateral nach außen gedrängt.
Externe Oberflächenladungen, die sich beispielsweise in der vorzugsweise aus Siliziumdioxid bestehenden Isolierschicht auf dem Halbleiterkörper ansammeln, können die Raumladungs­ zone im Halbleiterkörper stark beeinflussen und gegebenen­ falls sogar zu einem vorzeitigen Durchbruch führen. Dieser Einfluß von externen Oberflächenladungen ist um so größer, je geringer die Grunddotierung des Halbleiterkörpers ist. Das heißt, eine relative Veränderung der Raumladungszone infolge von Oberflächenladungen nimmt mit abnehmender Grunddotierung des Halbleiterkörpers zu. Ausgedehnte Untersuchungen haben gezeigt, daß Oberflächenladungen in der Größenordnung von 1011 Ladungsträger cm-2 bei Grunddotierungen im Bereich zwi­ schen 8 × 1012 Ladungsträger cm-3 bis 2 × 1014 Ladungsträger cm-3 anzunehmen sind.
In WO 98/32174 ist eine Randstruktur der eingangs genannten Art beschrieben. Bei dieser Randstruktur liegen n+-dotierte Oberflächenzonen in einem Randbereich der Oberfläche eines n- dotierten Halbleiterkörpers. Außerdem ist im Abstand von die­ sen Oberflächenzonen eine p+-leitende Zone in den Halblei­ terkörper eingebettet und mit einer Feldplatte ausgestattet.
Es ist Aufgabe der vorliegenden Erfindung, eine Randstruktur für Halbleiterbauelemente zu schaffen, bei der der Einfluß von externen Oberflächenladungen weitgehend reduziert ist, so daß die Durchbruchsfestigkeit des Halbleiterbauelementes ver­ bessert ist.
Diese Aufgabe wird bei einer Randstruktur der eingangs ge­ nannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 enthaltenen Merkmale gelöst.
Da, wie eingangs erläutert wurde, der eine Leitungstyp in be­ vorzugter Weise der n-Leitungstyp ist, wird insbesondere von einer n-leitenden Oberflächenzone mit lateraler Variation der Dotierungskonzentration ausgegangen, um mit Hilfe dieser Oberflächenzone den Einfluß von externen Oberflächenladungen in bzw. auf einer Isolierschicht zu reduzieren. Die Dotie­ rungskonzentration dieser Oberflächenzone variiert dabei im Bereich zwischen 1015 Ladungsträgern cm-3 bis 1017 Ladungsträ­ gern cm-3. Als Dotierstoff kann dabei beispielsweise Phosphor verwendet werden.
Durch entsprechende Einstellung der Dotierungskonzentration in der n-leitenden Oberflächenzone und damit durch entspre­ chende Einstellung des lateralen Dotierungsgradienten läßt sich so die Spannungsaufnahme des Halbleiterbauelements in dessen Randstruktur steuern.
Bei der erfindungsgemäßen Randstruktur sind außerdem Feld­ platten zusätzlich zu der Oberflächenzone mit lateraler Va­ riation der Dotierungskonzentration vorhanden. Durch diese Feldplatten kann die Randstruktur noch unempfindlicher gegen­ über externen Oberflächenladungen gemacht werden.
In bevorzugter Weise wird nun die Dotierungskonzentration der Oberflächenzone derart eingestellt, daß die laterale Ausdeh­ nung der Raumladungszone gegenüber solchen herkömmlichen Strukturen, die nicht die angegebenen Dotierungskonzentratio­ nen bzw. deren Variation aufweisen, verkürzt ist.
Vorteilhaft ist auch, daß bei der erfindungsgemäßen Rand­ struktur die Gesamtdicke der Isolierschicht, die in der Regel aus Siliziumdioxid besteht, auf etwa 1 bis 5 µm, insbesondere etwa 2 bis 3 µm, verringert werden kann, was eine Reduktion von etwa 50% gegenüber dem Stand der Technik mit Isolier­ schichten mit Dicken zwischen 4 und 6 µm bedeutet. Außerdem wird durch diese Reduktion der Dicke der Isolierschicht eine Verminderung der Prozeßkosten insgesamt erreicht.
Die Variation der Dotierungskonzentration kann durch Anwen­ dung einer Ionenimplantation von beispielsweise Phosphor durch eine Lochmaske und anschließendes Eintreiben der Ionen realisiert werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch eine erfindungsgemäße Randstruk­ tur einer Diode mit Feldplatten, welche über p- leitende Gebiete an einen Halbleiterkörper ange­ schlossen sind,
Fig. 2 einen Schnitt durch eine erfindungsgemäße Randstruk­ tur einer Diode mit floatenden Feldplatten und
Fig. 3 einen Schnitt durch eine erfindungsgemäße Randstruk­ tur mit Feldplatten, welche über p-leitende Gebiete an einen Halbleiterkörper angeschlossen sind.
Fig. 1 zeigt einen Schnitt durch eine Diode mit einer Anode A und einer Kathode K, einem n--leitenden Silizium-Halbleiter­ körper 1 mit einer Grunddotierung im Bereich zwischen 8 × 1012 Ladungsträgern cm-3 bis 2 × 1014 Ladungsträgern cm-3, ei­ ner n+-leitenden Kathoden-Anschlußzone 2, einer p+-leitenden Anodenzone 3 und n-leitenden Oberflächenzonen 4, 5, 6, 7, 8, die Dotierungskonzentrationen zwischen 1015 Ladungsträger cm-3 bis 1017 Ladungsträger cm-3 haben, wobei hier die Dotierungs­ konzentration insgesamt so variiert ist, daß diese zum Rand, also zur Oberflächenzone 7 bzw. 8 hin, zunimmt. In die Ober­ flächenzonen 5 und 6 sind noch p+-leitende Zonen 9, 10 einge­ bettet, an die, wie auch an die Anodenzone 3, Feldplatten 11, 12, 13 angeschlossen sind.
Die Dotierungskonzentration in den n-leitenden Oberflächenzo­ nen 4, 5, 6, 7, 8 wird so eingestellt, daß die laterale Aus­ dehnung der Raumladungszone möglichst verkürzt ist. Durch die laterale Variation der Dotierungskonzentration läßt sich er­ reichen, daß die Randstruktur unempfindlicher gegenüber Ober­ flächenladungen wird. Auch kann die Gesamtdicke einer Iso­ lierschicht 13 (lediglich strichliert dargestellt), in die die Feldplatten 11 bis 13 eingebettet sind, auf 2 bis 3 µm reduziert werden, was eine Verringerung von etwa 50% gegen­ über dem Stand der Technik bedeutet.
Fig. 2 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Randstruktur, bei der floatende Feldplatten 12, 13 vorgesehen sind. Das heißt, in diesem Ausführungsbeispiel ist lediglich die Feldplatte 11 mit der Anodenzone 3 verbunden, während die Feldplatten 12 und 13 nicht über p-leitende Gebiete - wie in den Ausführungsbeispielen der Fig. 1 und 3 - an den Halblei­ terkörper 1 angeschlossen sind.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der erfindungs­ gemäßen Randstruktur, bei dem die p+-leitenden Gebiete 9, 10 nicht in die Oberflächenzonen 5, 6 eingebettet sind, sondern vielmehr bis zu dem n--leitenden Halbleiterkörper 1 reichen. Zusätzlich ist noch eine weitere Feldplatte 14 vorgesehen, die hiermit der n-leitenden Oberflächenzone 6, die am äußer­ sten Rand der Randstruktur vorgesehen ist, verbunden ist. Auch bei diesem Ausführungsbeispiel variiert die Dotierungs­ konzentration in den n-leitenden Oberflächenzonen 4, 5, 6 zwischen 1015 Ladungsträger cm-3 bis 1017 Ladungsträger cm-3.
Bei allen Ausführungsbeispielen ist wesentlich, daß die Do­ tierungskonzentration in den Oberflächenzonen 4, 5, 6, 7, 8 lateral zwischen 1015 Ladungsträgern cm-3 bis 1017 Ladungsträ­ gern cm-3 variiert, wobei grundsätzlich die Dotierungskonzen­ tration zum Rand hin, also in Richtung auf die Oberflächenzo­ ne 8 zunimmt.
Die erfindungsgemäße Randstruktur läßt sich besonders vor­ teilhaft bei Dioden, Transistoren und Thyristoren anwenden. Dies gilt insbesondere auch für IGBTs (Bipolartransistoren mit isoliertem Gate).

Claims (3)

1. Randstruktur für Halbleiterbauelemente, insbesondere Dioden, Transistoren und Thyristoren, mit einem Halbleiter­ körper (1, 2) des einen Leitungstyps, in dem eine Oberflä­ chenzone (4, 5, 6, 7, 8) des einen Leitungstyps vorgesehen ist, die höher dotiert ist als der Halbleiterkörper (1, 2), und mit im Abstand von der Oberflächenzone (4, 5, 6, 7, 8) vorgesehenen, in oder auf einer Isolierschicht (15) angeord­ neten Feldplatten (11, 12, 13, 14), bei der:
  • - die Dotierungskonzentration in der Oberflächenzone (4, 5, 6, 7, 8) lateral zwischen 1015 Ladungsträgern cm-3 bis 1017 Ladungsträgern cm-3 variiert, und
  • - der Halbleiterkörper (1) eine Dotierungskonzentration von 8 × 1012 Ladungsträgern cm-3 bis 2 × 1014 Ladungsträgern cm-3 aufweist,
dadurch gekennzeichnet,
  • - daß die Feldplatten (12, 13) entweder floaten oder über Ge­ biete (9, 10) des anderen, zum einen Leitungstyp entgegen­ gesetzten Leitungstyps an den Halbleiterkörper (1) ange­ schlossen sind, und
  • - daß die Gebiete (9, 10) des anderen Leitungstyps in die Oberflächenzone (4, 5, 6, 7, 8) eingebettet sind oder durch die Oberflächenzone (4, 5, 6, 7, 8) bis zum Halbleiterkörper (1) reichen.
2. Randstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Schichtdicke der aus Siliziumdioxid bestehenden Iso­ lierschicht (15) 1 bis 5 µm beträgt.
3. Randstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierungskonzentration in der Oberflächenzone (4, 5, 6, 7, 8) durch Ionenimplantation eingestellt ist.
DE19839971A 1998-09-02 1998-09-02 Randstruktur für Halbleiterbauelemente Expired - Fee Related DE19839971C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19839971A DE19839971C2 (de) 1998-09-02 1998-09-02 Randstruktur für Halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19839971A DE19839971C2 (de) 1998-09-02 1998-09-02 Randstruktur für Halbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE19839971A1 DE19839971A1 (de) 2000-03-16
DE19839971C2 true DE19839971C2 (de) 2000-11-30

Family

ID=7879551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19839971A Expired - Fee Related DE19839971C2 (de) 1998-09-02 1998-09-02 Randstruktur für Halbleiterbauelemente

Country Status (1)

Country Link
DE (1) DE19839971C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50101015D1 (de) 2000-08-11 2004-01-08 Joerg Schwarzbich Vorrichtung zum Verbinden von Bauteilen
DE102004057792B4 (de) * 2004-11-30 2008-12-18 Infineon Technologies Austria Ag Halbleiterbauteil
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095755A2 (de) * 1982-05-28 1983-12-07 Siemens Aktiengesellschaft Halbleiterbauelement mit Planarstruktur
US4954868A (en) * 1988-05-11 1990-09-04 Siemens Aktiengesellschaft MOS semiconductor device which has high blocking voltage
US5311052A (en) * 1981-10-16 1994-05-10 Siemens Aktiengesellschaft Planar semiconductor component with stepped channel stopper electrode
WO1998032174A1 (en) * 1997-01-17 1998-07-23 Koninklijke Philips Electronics N.V. Semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311052A (en) * 1981-10-16 1994-05-10 Siemens Aktiengesellschaft Planar semiconductor component with stepped channel stopper electrode
EP0095755A2 (de) * 1982-05-28 1983-12-07 Siemens Aktiengesellschaft Halbleiterbauelement mit Planarstruktur
US4633292A (en) * 1982-05-28 1986-12-30 Siemens Aktiengesellschaft Semiconductor component with planar structure
US4954868A (en) * 1988-05-11 1990-09-04 Siemens Aktiengesellschaft MOS semiconductor device which has high blocking voltage
WO1998032174A1 (en) * 1997-01-17 1998-07-23 Koninklijke Philips Electronics N.V. Semiconductor devices

Also Published As

Publication number Publication date
DE19839971A1 (de) 2000-03-16

Similar Documents

Publication Publication Date Title
DE10205345B9 (de) Halbleiterbauelement
DE19954351B4 (de) Halbleiterbauelement
DE10303335B4 (de) Halbleiterbauteil
DE112011101442B4 (de) Halbleitervorrichtung
DE10211688B4 (de) Halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE102012204420B4 (de) Halbleitervorrichtung
DE10120030B4 (de) Lateralhalbleiterbauelement
DE112012004043B4 (de) Halbleitereinrichtung
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102006047489B4 (de) Halbleiterbauelement
DE102005004355B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10041344A1 (de) SJ-Halbleitervorrichtung
EP0996981A1 (de) Hochvolt-randabschluss für planarstrukturen
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE60029554T2 (de) Halbleiterbauelement mit hochspannungselement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee