DE102007008777A1 - Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007008777A1
DE102007008777A1 DE102007008777A DE102007008777A DE102007008777A1 DE 102007008777 A1 DE102007008777 A1 DE 102007008777A1 DE 102007008777 A DE102007008777 A DE 102007008777A DE 102007008777 A DE102007008777 A DE 102007008777A DE 102007008777 A1 DE102007008777 A1 DE 102007008777A1
Authority
DE
Germany
Prior art keywords
semiconductor
cell
electrode
component
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007008777A
Other languages
English (en)
Other versions
DE102007008777B4 (de
Inventor
Franz Dr. Rer. Nat. Hirler
Oliver Dr. rer. nat. Häberlen
Walter Dr. Rer. Nat. Rieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007008777A priority Critical patent/DE102007008777B4/de
Priority to US12/032,725 priority patent/US8067796B2/en
Publication of DE102007008777A1 publication Critical patent/DE102007008777A1/de
Priority to US13/268,097 priority patent/US8389362B2/en
Application granted granted Critical
Publication of DE102007008777B4 publication Critical patent/DE102007008777B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (1) mit Zellenstruktur (6) und ein Verfahren zur Herstellung desselben. Das Halbleiterbauelement (1) weist einen Halbleiterkörper (7) auf mit einer ersten auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (10), einer zweiten auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (10) und einer auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementsteuerelektrode (11). Dabei sind in einem ersten aktiven Zellenfeld (12) des Halbleiterkörpers (7) aktive Halbleiterelementzellen (14) angeordnet, die eine erste Zellelektrode (15), eine zweite Zellelektrode (16) und eine Zellsteuerelektrode (17) sowie eine Driftstrecke (18) zwischen den Zellelektroden (15, 16) aufweisen. Auf einem Teilbereich (19) des Halbleiterkörpers (7) ist mindestens die Bauelementsteuerelektrode (11) angeordnet und in dem Teilbereich (19) des Halbleiterkörpers (7) unterhalb der Bauelementsteuerelektrode (11) befindet sich zusätzlich ein zweites aktives Zellenfeld (13).

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit Zellenstruktur und ein Verfahren zur Herstellung desselben. Das Halbleiterbauelement weist einen Halbleiterkörper auf mit einer ersten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer zweiten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode und einer auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementsteuerelektrode. Dabei sind in einem aktiven Zellenfeld des Halbleiterkörpers aktive Halbleiterelementzellen angeordnet, die eine erste Zellelektrode, eine zweite Zellelektrode und eine Zellsteuerelektrode sowie eine Driftstrecke zwischen den Zellelektroden aufweisen. Auf einem Teilbereich des Halbleiterkörpers ist zumindest die Bauelementsteuerelektrode angeordnet.
  • Ein derartiges Halbleiterbauelement wird auch als Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung bezeichnet. Diese Transistoranordnung weist als erste Bauelementelektrode beispielsweise einen Sourceanschluss, als zweite Bauelementelektrode beispielsweise einen Drainanschluss und als Bauelementsteuerelektrode beispielsweise einen Gateanschluss auf. Den Halbleiterkörper einer derartigen Transistoranordnung bildet ein Halbleitersubstrat mit aktivem Zellenfeld. Auch weist diese Transistoranordnung bzw. ein derartiges Halbleiterbauelement einen Teilbereich auf.
  • Ein Nachteil derartiger Halbleiterbauelemente ist es, dass im Teilbereich bzw. im Bereich des Gateanschlusses diese Transistoranordnung nicht aktiv ist, und damit nicht zum Stromfluss im eingeschalteten Zustand bzw. zur Verminderung des Einschaltwiderstands Ron beiträgt. Insbesondere wird in diesem Teilbereich das Sourcegebiet ausgespart, um die geforderte Robustheit der Transistoranordnung zu gewährleisten. Dies erscheint notwendig, da bei einem n-Kanal-Transistor beispielsweise Löcher, die an der Bodyzone entstehen, durch die relativ hochohmige Bodyzone fließen und so einen Spannungsabfall in der Bodyzone verursachen, der umso größer ist, je länger die Strecke zum nächsten Bodykontakt ist.
  • Liegt somit in der Bodyzone eine Sourcezone, so ist damit die Basis eines parasitären npn-Bipolartransistors vorgespannt und die Transistorordnung kann schon bei kleinen Strömen eingeschaltet werden, was aufgrund der Filamentierung der Avalancheeffekte im allgemeinen zu einer Zerstörung der Transistoranordnung führen kann.
  • Da im Teilbereich die in Leistungstransistoren verwendete Einlagenmetallisierung eine Kontaktierung der Bodyzonen mit Hilfe der Sourcemetallisierung nicht ermöglicht, müssen diese Gebiete, die mit der Sourcemetallisierung verbunden sind, frei von Sourcezonen bleiben. Besonders gilt dies für Halbleiterbauelemente mit Grabenstrukturen, die mehrere Elektroden aufweisen, für die der Platzbedarf sehr groß ist, da alle Elektroden im Teilbereich nach oben geführt und angeschlossen werden müssen. Dazu müssen die tiefer liegenden Elektroden weiter außen im Teilbereich angeschlossen werden als höher liegende Elektroden, zumal sonst zum Anschließen einer tiefer liegenden Elektrode die höher liegende Elektrode unterbrochen werden muss.
  • Zusammenfassung
  • In einer Ausführungsform der Erfindung wird deshalb ein Halbleiterbauelement mit einen Halbleiterkörper geschaffen. Das Halbleiterbauelement weist einen Halbleiterkörper auf mit einer ersten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer zweiten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementsteuerelektrode und in einem ersten aktiven Zellenfeld des Halbleiterkörpers angeordnete aktive Halbleiterelementzellen, und die Halbleiterelementzellen eine erste Zellelektrode, eine zweite Zellelektrode und eine Zellsteuerelektrode sowie eine Driftstrecke zwischen den Zellelektroden aufweisen, wobei in einem Teilbereich des Halbleiterkörpers, auf dem mindestens die Bauelementsteuerelektrode angeordnet ist, unterhalb der Bauelementsteuerelektrode mindestens ein zweites aktives Zellenfeld angeordnet ist.
  • Kurze Figurenbeschreibung
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 1;
  • 3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 3 durch einen Übergangsbereich zwischen zwei zentral angeordneten Zellenfeldern;
  • 5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 3 durch einen im ersten Zellenfeld angeordneten Teilbereich;
  • 6 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 7 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 8 zeigt eine schematische Draufsicht auf das Halbleiterbauelement gemäß 7 nach Aufbringen einer Passivierungsschicht und nach Öffnen von Durchkontaktpunkten.
  • Detaillierte Beschreibung der Ausführungsformen
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 1 einer Ausführungsform der Erfindung. Das Halbleiterbauelement 1 weist einen Halbleiterkörper 7 auf, der aus einem monokristallinen Halbleiterwafer ausgetrennt wurde. Die Oberfläche 8 des Halbleiterkörpers 7 ist von einer ersten Bauelementelektrode 9, deren Kontur durch eine gepunktete Linie 43 gekennzeichnet ist, bedeckt, die eine Metallisierung einer Dicke zwischen 3 μm und 5 μm bis hin zu 20 μm aufweisen kann. Unterhalb der Metallisierung ist ein zentrales erstes Zellenfeld 12 angeordnet, das aus einer Vielzahl von aktiven Halbleiterelementzellen 14 besteht, die über Streifen 41, deren Kontur durch gestrichelte Linien 42 gezeigt wird, miteinander in Kontakt stehen.
  • Die aus der Metallisierung gebildete erste Bauelementelektrode 9 ist bei diesem MOSFET-Transistor eine Sourceelektrode, die über Durchkontakte 34 in den Fenstern 36 mit unterhalb der Durchkontakte 34 angeordneten Streifen 41, die wiederum mit unterhalb angeordneten Sourcezonen und diese umgebende Bodyzonen elektrisch in Verbindung steht. Somit bilden die Streifen 41 die so genannten Source/Body-Kontakte zu den jeweiligen ersten Zellelektroden des zentralen ersten Zellenfelds 12. Diese Streifen 41 sind beispielsweise mit Titansiliziden, Titannitrid, Wolfram und/oder Polysilizium aufgefüllt und führen durch eine Zwischenisolationsschicht 35 zwischen der hier gezeigten Metallisierung in Form der ersten Bauelementelektrode 9 und dem darunter liegenden zentral angeordneten ersten Zellenfeld 12.
  • Aus dem Material der Metallisierung ist auch eine Bauelementsteuerelektrode 11 im Teilbereich 19 des Halbleiterkörpers 7 angeordnet, deren Kontur durch eine doppelt gepunktete Linie 44 gekennzeichnet ist. Unterhalb der Bauelementsteuerelektrode 11, die in dem Fall eines MOSFETs auch Gateelektrode genannt wird, ist ein zweites aktives Zellenfeld 13 angeordnet, das mehrere Halbleiterelementzellen 14 aufweist. In diesem Fall stellen die Durchkontakte 22 in den Fenstern 36 die sich durch eine Isolationsschicht zwischen der Metalli sierung und der Oberfläche 8 des Halbleiterkörpers erstrecken, Durchkontakte 22 zu so genannten Trenchgateelektroden, welche die Zellsteuerelektroden bilden, dar. Die Grabenstruktur für die Trenchgateelektroden bzw. Zellsteuerelektroden sind mit einer durchgezogenen Linie dargestellt und bilden einen Leitungsring 38 rund um den aktiven Bereich sowohl des zentral angeordneten ersten Zellenfelds 12 als auch des zweiten Zellenfelds 13 des Teilbereichs und stellen Zellsteuerverbindungsleitungen 23 für die zahlreichen Halbleiterelementzellen 14 dar. Die zweite Bauelementelektrode, die in diesem Fall eine Drainelektrode ist, befindet sich auf der Rückseite des hier gezeigten Halbleiterchips 45 und ist deshalb nicht zu sehen.
  • Dieses Halbleiterbauelement 1 hat den Vorteil, dass die nicht von der Metallisierung 60 für die erste Bauelementelektrode 9 bedeckten Oberflächenbereiche des Halbleiterkörpers 7 dennoch Bodykontakte für ein aktives zweites Zellenfeld 13 unterhalb der Bauelementsteuerelektrode 11 nutzen können, indem die dort nun vorgesehenen Bodyzonen mit einer weiteren dünneren Metallisierungslage oder anderen niederohmigen Zwischenschichten wie z. B. hochdotiertem Polysilizium oder hochdotierten Diffusionsgebieten mit den Bodyzonen im zentralen ersten Zellenfeld 12 bzw. der Metallisierung 60 der ersten Bauelementelektrode 9, die auf einem Potential der ersten Bauelementelektrode 9 liegt, verbunden sind.
  • Außerdem ist es in vorteilhafter Weise möglich, die Zellsteuerelektroden in Grabenstrukturen 29 anzuordnen und über eine weitere hochleitfähige Schicht unterhalb der Metallisierung 60 mit der Bauteilsteuerelektrode 11 zu verbinden. Dabei sollte die hochleitfähige Schicht eine Breite von weniger als einen Mikrometer aufweisen, damit die Bodykontakte zur Body zone nicht zu weit voneinander beabstandet sind und somit eine hohe Avalanchefestigkeit für das neue Halbleiterbauelement gewährleistet ist. In dieser Ausführungsform der Erfindung wird eine Breite b für die weitere hochleitfähige Schicht unterhalb der Metallisierung 60 in einer Breite b mit b ≤ 0,5 μm vorgesehen. Somit ist das aktive zweite Zellenfeld 13 im Teilbereich unterhalb der Bauelementsteuerelektrode 11 über eine zusätzlich elektrisch leitende Zwischenmetallisierungsstruktur mit dem zentral angeordneten aktiven ersten Zellenfeld 12 elektrisch verbunden.
  • Darüber hinaus ist es vorgesehen, dass mindestens die erste Zellelektrode des zentral angeordneten ersten Zellenfelds 12 über Durchkontakte 34 durch eine zentrale Isolationsschicht mit der ersten Bauelementelektrode 9 elektrisch in Verbindung steht. Durch Optimierung der Durchkontaktstruktur ist somit gewährleistet, dass sowohl ein zentrales ersten Zellenfeld 12 als auch ein im Teilbereich angeordnetes zweites Zellenfeld 13 unterhalb der Bauelementsteuerelektrode 11 voll funktionsfähig sind.
  • Weiterhin ist es vorgesehen, dass die Zellsteuerelektroden des zentral angeordneten ersten Zellenfelds 12 über Leiterbahnen 23 oder eine Ringleitung 38 mit der Bauelementsteuerelektrode 11 auf dem Teilbereich 19 des Halbleiterkörpers 7 elektrisch in Verbindung stehen. Die Leiterbahnen 23 bzw. auch die Ringleitung 38 können dazu in einer Grabenstruktur 29 angeordnet sein, die teilweise die Zellsteuerelektrode bildet. Erst wenn Leiterbahnen 23 bzw. Ringleitung 38 in der Grabenstruktur 29 den Teilbereich, über dem sich die Bauelementsteuerelektrode 11 befindet, erreichen, wird über Durchkontakte 22 eine Verbindung zu der Bauelementsteuerelektrode 11 gewährleistet.
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 1 gemäß 1. Dabei ist auf der linken Seite der 2 ein Querschnitt durch das zentral angeordnete ersten Zellenfeld 12 gezeigt, das unterhalb der Metallisierung 60 für die Sourceelektrode S angeordnet ist, und auf der rechten Seite der 2 ist der Querschnitt durch das zweite Zellenfeld 13 des Teilbereichs gezeigt, das von einer Metallisierung 60 für eine Bauelementsteuerelektrode 11 bedeckt ist. Eine zweite Bauelementelektrode 10 bedeckt die Rückseite 46 des Halbleiterkörpers. Im Falle eines MOSFETs mit vertikaler Driftstrecke 18 ist die erste Bauelementelektrode 9 eine auf der Oberseite 61 des Halbleiterköpers 7 angeordnete Sourceelektrode S und die zweite Bauelementelektrode 10 eine auf der Rückseite 46 des Halbleiterkörpers befindliche Drainelektrode D.
  • Die Bauelementsteuerelektrode 11 ist auf der Oberseite 61 des Halbleiterkörpers 7 gemeinsam mit der ersten Bauelementelektrode 9 angeordnet und bildet eine Gateelektrode G. Im Falle eines IGBTs ist die erste Bauelementelektrode 9 eine Emitterelektrode E und die zweite Bauelementelektrode 10 eine Kollektorelektrode K und die Bauelementsteuerelektrode 11 eine isolierte Gateelektrode G. Im Falle des IGBTs kontaktiert die zweite Bauelementelektrode 10 einen komplementär zur Driftstrecke leitenden hochdotierten Bereich des Halbleiterkörpers 7.
  • Sowohl im zentralen ersten Zellenfeld 12 als auch im zweiten Zellenfeld 13 des Teilbereichs sind gleichartig aufgebaute Halbleiterelementzellen 14 angeordnet, die eine erste Zellelektrode 15 aufweisen, welche eine Source- bzw. Emitterzone 26 und eine Bodyzone 28 kontaktiert. Ferner weist die Halb leiterbauelementzelle 14 der Zellenfelder 12 und 13 eine zweite Zellelektrode 16 auf, die im Fall der hier gezeigten vertikalen Ausrichtung einer Driftstrecke 18 auf der Rückseite 46 des Halbleiterkörpers 7 angeordnet ist und einen Teilbereich der großflächigen zweiten Bauelementelektrode 10 einnimmt. Darüber hinaus weist die Halbleiterelementzelle 14 eine Zellsteuerelektrode 17 auf, die in dieser Ausführungsform der Erfindung eine Trenchgateelektrode 37 bildet, die in einer Grabenstruktur 29 des Halbleiterkörpers 7 angeordnet ist. Diese Grabenstruktur 29 weist in dieser Ausführungsform der Erfindung eine Grabenwand 33 auf, die im Bereich der Bodyzone 28 mit einer dünnen Gateoxidschicht 31 beschichtet ist, so dass eine Steuerwirkung von der Zellsteuerelektrode 17 ausgehen kann, wobei der untere Bereich der Grabenstruktur 29 eine dickere Isolationsschicht 32 der Grabenwände 33 aufweist als die Gateoxidschicht 31, da in diesem unteren Bereich keine Schaltfunktion vorgesehen ist.
  • Der Unterschied zwischen dem zentralen ersten Zellenfeld 12 unterhalb der ersten Bauelementelektrode 9 und dem zweiten Zellenfeld 13 im Teilbereich unterhalb der Bauelementsteuerelektrode 11 besteht nun darin, dass die erste Bauelementelektrode 9 über Durchkontakte 34, die eine Kontaktfüllung aus Titansilizid, Titannitrid, Wolfram oder Polysilizium aufweisen, direkt die benachbarten Source- bzw. Emitterzonen 26 und die Bodyzone 28 kontaktieren, während im Teilbereich die Bauelementsteuerelektrode 11 durch eine dünne Isolationslage 35 von den Durchkontakten 34 isoliert ist und dafür Durchkontakte 22 zu den Zellsteuerelektroden 17 aufweist. Die Zellsteuerelektroden 17 sind, wie es die Draufsicht auf das Halbleiterbauelement 1 in 1 zeigt, über eine ringförmig angeordnete Grabenstruktur 29, die als Ringleitung 38 bezeichnet wird, miteinander verbunden, wobei die Zellsteuerverbin dungsleitungen 23, die in 1 zu sehen sind, praktisch die in 2 gezeigten in einer Grabenstruktur 29 angeordneten Zellsteuerelektroden 17 bilden. Eine dünne weitere Isolationslage 35 isoliert die Durchkontakte 34 zu den Source- und Bodyzonen 26 bzw. 28 unterhalb der Bauelementsteuerelektrode 11 vor dem Steuerpotential, das an die erste Bauelementsteuerelektrode 9 angelegt wird.
  • Da im Teilbereich die Bauelementsteuerelektrode 11 vorgesehen ist, werden dort die Durchkontakte 22 durch eine zusätzliche Isolationsschicht vorgesehen, um die Zellsteuerelektroden 17 des aktiven Zellfelds 13 des Teilbereichs elektrisch mit der Bauelementsteuerelektrode 11 zu verbinden. Es können im Teilbereich auch mehrere weitere zweite aktive Zellenfelder vorgesehen werden, die über eine zusätzliche Isolationsschicht von der im Teilbereich angeordneten Bauelementelektrode 11 elektrisch isoliert sind. Die Zellsteuerelektroden 17 dieser aktiven zweiten Zellenfelder 13 im Teilbereich sind über Durchkontakte 22 durch diese Isolationsschicht mit der auf der Oberseite des Halbleiterbauelements 1 befindlichen Bauelementsteuerelektrode 11 elektrisch verbunden. Diese Durchkontakte 22 bilden eine so genannte Plugstruktur, welche im zentralen ersten Zellenfeld 12 eine Bauelementelektrode 9 mit den ersten Zellelektroden 15 verbindet, die gleichzeitig die zugehörigen, die Zellelektroden 15 umgebenden Bodyzonen 28 kontaktiert.
  • Wenn auch in den 1 und 2 Halbleiterbauelemente 1 mit vertikalen Driftstrecken 18 gezeigt werden, so ist die Erfindung nicht auf diese Ausführungsformen begrenzt und kann auch für ein Halbleiterbauelement mit einer lateral ausgerichteten Driftstrecke 18 vorgesehen werden, wobei die erste und zweite Bauelementelektrode 9 und 10 sowie die Bauelementsteuerelekt rode 11 auf einer gemeinsamen Oberfläche 61 des Halbleiterkörpers 7 angeordnet sind. Sowohl die erste als auch die zweite Halbleiterbauelementelektrode 9 und 10 und die Bauelementsteuerelektrode 11 können aus dem Material der Metallisierung 60 hergestellt sein, so dass diese Metallisierung 60 gleichzeitig eine Metallisierung für Bondverbindungselemente und/oder Klammerverbindungselemente und/oder Bondstreifenelemente darstellt.
  • Wenn das Halbleiterbauelement 1, wie in den 1 und 2 gezeigt, eine vertikal ausgerichtete Driftstrecke 18 aufweist, dann sind die Bauelementelektroden 9 und 10 auf gegenüberliegenden Oberflächen 8 des Halbleiterkörpers 7 angeordnet. Während die Bauelementsteuerelektrode 11 auf einer Oberfläche 61 gemeinsam mit der ersten Bauelementelektrode 9 angeordnet ist, befindet sich die zweite Bauelementelektrode 10 auf der Rückseite 46 des Halbleiterkörpers 7. Für derartige Halbleiterbauelemente 1 mit vertikal ausgerichteter Driftstrecke 18 ist es von Vorteil, zweite aktive Zellenfelder 13 unterhalb der Bauelementsteuerelektrode 11 vorzusehen.
  • In dieser Weise kann die erste Zellelektrode 15 eine hochdotierte oberflächennahe Sourcezone 26 eines MOSFETs oder eine hochdotierte oberflächennahe Emitterzone eines IGBTs sein, welche den gleichen Leitungstyp wie die Driftstrecke 18 aufweisen. Darüber hinaus sind in einem derartigen MOSFET bzw. einem IGBT die Sourcezone 26 bzw. die Emitterzone von einer komplementär zu der Driftstrecke dotierten Bodyzone 28 umgeben, die mit einer Zellsteuerelektrode 17 in Wirkverbindung steht, so dass beim Anlegen einer entsprechenden Steuerspannung an die Zellsteuerelektrode 17 über die Bauelementsteuerelektrode 9 die entsprechenden Halbleiterbauelementzellen 14 sowohl im zentralen ersten Zellenfeld 12 als auch im zweiten Zellenfeld 13 des Teilbereichs das gesamte Halbleiterbauelement 1 durchschalten. Dabei bildet sich ein Kanal durch die Bodyzone 28 zur Driftstrecke 18 hin aus.
  • Von Vorteil ist es, die Zellsteuerelektroden 17 im zentralen ersten aktiven Zellenfeld 12 in Grabenstrukturen 29 anzuordnen, wobei sich die Grabenstrukturen 29 bis in das zweite aktive Zellenfeld 13 des Teilbereichs erstrecken. Damit kann ohne zusätzlich oberflächenmontierte Leiterbahnen eine Verbindungsstruktur geschaffen werden, welche die Zellsteuerelektroden 17 in den Grabenstrukturen 29 gleichzeitig auch als Leiterbahnen 23 oder als Ringleitungen 38 einsetzen.
  • In der Grabenstruktur 29 ist es vorgesehen, dass zwischen den Zellsteuerelektroden 17 und den Bodyzonen 28 eine Gateoxidschicht 31 angeordnet ist, die bei derartigen Trenchgatestrukturen 37, bei denen die Zellsteuerelektroden 17 in der Grabenstruktur 29 angeordnet sind, von einer Isolationsschicht auf den Grabenwänden 33 gebildet ist. Dabei kann die Schichtdicke dieser Isolationsschicht in der Grabenstruktur auf den Grabenwänden 33 zunehmen, sobald eine Gateoxidschichtfunktion nicht mehr erforderlich ist, und die in 2 gezeigte Isolationsschicht 32 bilden.
  • In der Grabenstruktur 29 für die Zellsteuerelektroden 17 können auch mehrere Gateelektroden übereinander oder nebeneinander angeordnet sein, die mit dem Potential der ersten Elektrode 9 oder unterschiedlichen Potentialen verbunden sind. Ferner ist es möglich, dass das Halbleiterbauelement 1 eine Durchkontaktstruktur innerhalb der Grabenstruktur 29 aufweist, welche die erste Bauelementelektrode 9 mit den Bodyzonen 28 des zentralen ersten Zellenfelds 12 elektrisch verbindet. Dazu können die Durchkontakte 34 zur ersten Bauelement elektrode 9 von einer isolierenden Barriere in der Grabenstruktur 29 umgeben sein und eine Füllung mit Wolfram oder eine metallische Kontaktschicht zum Bodykontakt mit einer Füllung aus hochdotiertem Polysilizium aufweisen.
  • Das Halbleiterbauelement 1 kann auch mit einer aktiven Zenerung kombiniert werden. Dazu ist eine Zenerdiode zwischen der Bauelementsteuerelektrode 11 und der zweiten Bauelementelektrode 10 des Halbleiterbauelements 1 geschaltet, welche die Zellsteuerelektroden 17 öffnet, wenn sie über einer sich durch die Zenerspannung der Zenerdiode plus Durchbruchspannung ergebenden Spannung an der zweiten Bauelementelektrode 10 liegt. Dadurch kann verhindert werden, dass das Halbleiterbauelement 1 große Ströme über längere Zeit durch Avalanchegeneration führt. Außerdem sind bei aktiver Zenerung größere Abstände zwischen Bodykontakten möglich.
  • Vorteilhaft lassen sich wie oben bereits erwähnt die Durchkontakte 34 dann einsetzen, wenn zusätzlich Kontaktgräben vorgesehen werden, da dadurch sowohl die Sourcezone 26 als auch die Bodyzone 28 lokal miteinander verbunden werden können. Dabei weisen die Durchkontakte 34 typischerweise die oben erwähnte Barriere und eine Füllung mit Wolfram oder eine metallische Kontaktschicht mindestens zwischen einem n-Poly und der p-Bodyzone 28 auf sowie ein hochdotiertes Polysilizium zur elektrischen Verbindung.
  • Außerdem kann eine dünne Metallisierungslage verwendet werden, um auf der Siliziumoberfläche aufliegend sowohl die Sourcezone 26 als auch die Bodyzone 28 zu kontaktieren. Diese dünne Metallisierungslage kann anders als die Durchkontaktierungen 34 auch quer zu den Grabenstrukturen 29 eine leitfähige Verbindung mit der über den Zellenfeldern 12 oder 13 ange ordneten Metallisierung 60 herstellen. Beispielsweise kann dazu auch ein so genannter „seedlayer" für eine galvanische Abscheidung verwendet werden.
  • Das Anschließen des Halbleitermaterials in den verschiedenen Anschlusszonen kann über hochdotierte Bereiche ausgeführt werden. Für die Sourcezone 26 ist das in jedem Fall erfüllt, weil sie üblicherweise einen hochdotierten oberflächennahen Bereich aufweist, über den ein metallischer oder Polysiliziumanschluss erfolgen kann. In die Bodyzone 28 kann zur Kontaktierung ein zusätzliches hochdotiertes Gebiet im oberflächennahen Bereich eingebracht werden oder es wird mittels flachen Kontakten auf der Siliziumoberfläche das so genannte Bodykontaktgebiet für diesen Zweck verwendet. Wie bereits oben erwähnt ist bei einer Grabenstruktur 29 für eine Zellsteuerelektrode 17 ein Gateoxid auf den Grabenwänden 33 erforderlich, das eine homogene Dicke aufweist. Jedoch kann außerhalb des als Gateelektrode wirkenden Bereichs, beispielsweise im unteren Bereich der Grabenstruktur 29 oder in einem oberen Bereich Grabenstruktur 29, eine deutlich dickere Oxidschicht 32 vorgesehen werden.
  • Sind wie oben erwähnt in der Grabenstruktur 29 mehrere Elektroden über- oder auch nebeneinander angeordnet, so können diese mehreren Elektroden dann im zentral angeordneten ersten Zellenfeld 12 oder im zweiten Zellenfeld 13 des Teilbereichs mit der Metallisierung 60 der ersten Bauelementelektrode 9 bzw. der so genannten „Sourcemetallisierung" verbunden sein. Sie können aber auch mit anderen Potentialen versorgt werden. In den bereits oben erwähnten MOSFETs und IGBTs können auch Bipolartransistoren oder JFETs mit ersten Zellenfeldern 12 in einem zentralen Bereich sowie zweiten Zellenfeldern 13 in einem Teilbereich versehen werden, wobei die für MOSFETs erör terten Zellelektroden nun Basisgebiete eines Bipolartransistors oder Gatezonen eines JFETs darstellen, wobei Zuleitungen zu diesen Gebieten bzw. Zonen nicht immer vollständig isoliert sein müssen. Zudem ist es für Halbleiterbauelemente 1 mit vertikaler Driftstreckenstruktur bekanntermaßen üblich, die zweite Bauelementelektrode 10 in Form eines Drainanschlusses auf der Rückseite 46 des Halbleiterkörpers 7 zu realisieren.
  • Dennoch ist anzumerken, dass das neue Halbleiterbauelement nicht allein auf Trenchtransistoren oder Streifenstrukturen beschränkt ist. Dieses wird teilweise auch mit den nachfolgenden Zeichnungen beispielsweise der weiteren Ausführungsformen der Erfindung, in denen beispielsweise ein planarer DMOS dargestellt ist, gezeigt.
  • Bei einem Verfahren zur Herstellung von mehreren Halbleiterchips 40 für Halbleiterbauelemente 1 mit Zellstrukturen 6 wird zunächst ein Halbleiterwafer aus einem monokristallinen Halbleiterkörper 7 mit Halbleiterelementzellen 14 für MOS-FETs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke 18 versehen. Diese Driftstrecke 18 ist zwischen einem ersten oberflächennahen Bereich des Halbleiterkörpers 7 für eine erste Zellelektrode 15 und einem zweiten Bereich des Halbleiterkörpers 7 für eine zweite Zellelektrode 16 angeordnet. Dabei weist der erste oberflächennahe Bereich eine umgebende Bodyzone 28 mit komplementär zur Driftstrecke 18 dotiertem Halbleitermaterial auf. Diese Bodyzone 28 kann von einer Zellsteuerelektrode 17 in Zusammenwirken mit einer Bauelementsteuerelektrode 11 durchgeschaltet werden.
  • Nach dem Strukturieren eines Halbleiterwafers in der oben beschriebenen Weise, werden derartige Zellstrukturen 6 in Halb leiterchippositionen zu einem zentral angeordneten ersten Zellenfeld 12, das unterhalb einer ersten oder einer zweiten Bauelementelektrode 9 bzw. 10 vorgesehen ist, angeordnet. Schließlich wird eine weitere derartige Zellstruktur 6 in mindestens einem Teilbereich der Halbleiterchippositionen zu einem zweiten aktiven Zellenfeld 13 des Teilbereichs, das unterhalb einer Bauelementsteuerelektrode 11 vorgesehen ist, parallel hergestellt.
  • Dieses Verfahren hat den Vorteil, dass die wesentlichen Komponenten für ein zentral angeordnetes erstes Zellenfeld 12 und ein in einem Teilbereich des Halbleiterkörpers 7 angeordnetes zweites Zellenfeld 13 parallel für eine Mehrzahl von Halbleiterchips 40 auf einem Halbleiterwafer ausgeführt werden kann. Diese Parallelfertigung ermöglicht es, die Kosten für die Herstellung derartiger Halbleiterbauelemente 1 gering zu halten.
  • Im Detail werden bei diesem Verfahren zunächst streifenförmige Grabenstrukturen 29 mindestens für Zellsteuerelektroden 17 sowohl des zentral angeordneten ersten Zellenfelds 12 als auch des zumindest zweiten Zellenfelds 13 des Teilbereichs in den Halbleiterwafer eingebracht. Anschließend erfolgt eine thermische Oxidation der Grabenwände 33 der Grabenstruktur 29 für eine Zellsteuerelektroden-Isolationsschicht bzw. eine Gateoxidschicht 31. Danach werden die Grabenstrukturen 29 mit einem leitenden Material für Zellsteuerelektroden 17 aufgefüllt. Anschließend wird eine erste Isolationslage auf den Halbleiterkörper 7 aufgebracht. Nun erfolgt ein selektives Öffnen von Fenstern 36 für Durchkontakte 22 durch die erste Isolationslage zu den Zellsteuerelektroden 17. Durch ein selektives Abscheiden von Zellsteuerverbindungsleitungen 23, die über eine Ringleitung 38 oder eine zentrale Leiterbahn mit einer Bauelementsteuerelektrode 11 zu verbinden sind, wird das Herstellen der Zellsteuerelektroden 17 abgeschlossen.
  • Anschließend kann selektiv eine weitere Isolationslage auf die Zellsteuerverbindungsleitungen 23 aufgebracht werden. Ein selektives Öffnen von Fenstern für Durchkontakte 34 durch die erste Isolationslage und die weitere Isolationslage zu den Source- und Bodyzonen 26 und 28 der ersten Zellenfelder als Bodyzonenkontakt erfolgt danach. Es schließt sich ein selektives Aufbringen einer Zwischenmetallisierungsstruktur beispielsweise zum Ankoppeln des Bereichs der Bauelementsteuerelektrode 11 an. Schließlich werden selektiv Fenster 36 für Durchkontakte 22 zu den Zellsteuerverbindungsleitungen im Bereich einer Ringleitung 38 im Teilbereich des Halbleiterkörpers 7 oder zu einer zentralen Leiterbahn und zu den Zellsteuerelektroden 17 im Bereich der ersten Bauelementelektrode 9 und zu der Zwischenmetallisierungslage sowie zu den Bodyzonen 28 im Bereich der ersten Bauelementelektrode 9 geöffnet.
  • Dieses Öffnen von Fenstern dient der Vorbereitung der Aufbringung der einer Metallisierung 60, die über Durchkontakte 34 bzw. 22 zu den Zellenfeldern 12 bzw. 13 einen Zugriff auf die jeweiligen zugeordneten Zellstrukturkomponenten wie erster Zellelektrode 15 bzw. Zellsteuerelektrode 17 hat. Nach dem selektiven Öffnen dieser Fenster für den Zugriff der Bauelementelektroden 9 bzw. der Bauelementsteuerelektroden 11 zu den Zellenfeldern 12 bzw. 13 wird selektiv die Metallisierung 60 für die erste oder zweite Bauelementelektrode 9 oder 10 bzw. für die Bauelementsteuerelektrode 11 unter Kontaktieren der ersten oder zweiten Zellelektrode 15 oder 16 bzw. unter Kontaktieren der Zellsteuerelektrode 17 durchgeführt. An schließend erfolgt ein Auftrennen des Halbleiterwafers in Halbleiterchips 40.
  • Mit dieser Abfolge des Verfahrens kann in vorteilhafter Weise ein Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper 7 mit Zellstrukturen 6 für MOS-FETs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke 18 zu Halbleiterchips 40 erfolgen.
  • Um jedoch vollständige Halbleiterbauelemente 1 herzustellen, werden diese Halbleiterchips 40 aus einem entsprechenden Halbleiterwafer auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen aufgebracht. Anschließend werden die Bauelementelektroden 9 und 10 der Halbleiterchips 40 und die Bauelementsteuerelektrode 11 mit Kontaktanschlussflächen, die mit den Außenkontakten des Bauelementträgers elektrisch in Verbindung stehen, verbunden. Danach wird ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips 40 und der Verbindungselemente aufgebracht. Abschließend wird dann der Schaltungsträger in einzelne Halbleiterbauelemente 1 aufgetrennt.
  • Bei einem Durchführungsbeispiel des Verfahrens werden in der Grabenstruktur 29 mehrere Zellsteuerelektroden nebeneinander oder untereinander eingebracht. Das nach der Herstellung der Grabenstruktur 29 erfolgende Aufbringen von Isolationsmaterialien sowie ein selektives Aufbringen von elektrisch leitenden Materialien kann mittels Photolithographie erfolgen. Dabei wird unter selektiv verstanden, dass eine Abfolge von mehreren Photolithographieschritten mit einer dazwischen durchgeführten Abscheidung von Isolationsschichten oder Metallschichten und/oder Polysiliziumschichten erfolgt, um derartige Schichten zu strukturieren. Vor dem Einbringen von Grabenstrukturen 29 für Zellsteuerelektroden 17 wird eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht, die ihrerseits Fenster in den Bereichen der zu bildenden Grabenstrukturen 29 aufweist. Das Einbringen von Grabenstrukturen 29 selbst in die Fenster der strukturierten maskierenden Schicht kann über eine anisotrope Ätzung erfolgen. Dazu kann eine trockene reaktive Innenätzung eingesetzt werden.
  • Zum Aufbringen einer isolierenden Schicht auf den Grabenwänden 33 der Grabenstruktur 29 wird vorzugsweise eine isotrope thermische Oxidation des Halbleitermaterials durchgeführt. Dieses thermische Oxid zeichnet sich dadurch aus, dass eine Gateoxidschicht 31 einerseits isotrop und andererseits homogen auf den Grabenwänden 33 gebildet werden kann. Dazu stehen nasschemische oder Trockenoxidationsanlagen zur Verfügung. Bei den nasschemischen Oxidationsanlagen ist die Oxidationsrate deutlich höher als bei den Trockenoxidationsanlagen. Als Isolationszwischenlagen zwischen zwei Metallisierungsstrukturen kann die thermische Oxidation nicht greifen, da eine Oxidation die Metallisierung angreifen würde. Zu diesem Zweck werden Isolationsmaterialien der Gruppe SiO2, Si3N4 oder Polyimid mittels physikalischer oder chemischer Gasphasenabscheidung aufgebracht.
  • Um die Grabenstrukturen 29 für vorzugsweise Zellsteuerelektroden 17 aufzufüllen, werden diese mit einem leitenden Material aufgefüllt, das ein hochdotiertes elektrisch leitendes Polysilizium sein kann, welches aus der Gasphase abgeschieden wird. Jedoch sind auch zum Auffüllen chemisch oder galvanisch abgeschiedene Metalle vorgesehen, wobei jedoch vor einer galvanischen Abscheidung auf entsprechenden Isolationsschichten ein so genannter "seedlayer" beispielsweise mit Hilfe eines Sputterverfahrens aufgebracht wird, um eine Oberflächenleitfähigkeit für eine elektrochemische Abscheidung herzustellen.
  • Auch für das Abscheiden von Bauelementelektroden 9 oder 10, von Ringleitungen 38 und/oder von Leiterbahnen 23 kann eine stromlose chemische oder eine elektrolytische Metallabscheidung durchgeführt werden. Außerdem ist es vorgesehen, für ein selektives Abscheiden von Zellsteuerelektroden-Verbindungsleitungen eine Abscheidung von hochdotiertem Polysilizium durchzuführen.
  • Alternativ zum Herstellen von Durchkontakten 34 oder 22 über das Öffnen von Fenstern und einer selektiven Metallisierung oder Abscheidung von Polysilizium kann auch ein Aufsputtern einer dünnen streifenförmigen Metallisierungslage auf die Siliziumoberfläche des Halbleiterkörpers erfolgen.
  • 3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 2 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In dieser Draufsicht ist das zentral angeordnete erste Zellenfeld 12 in zwei Bereiche 12a und 12b aufgeteilt, wobei die Kontur dieser Bereiche mit einer dreifach gepunkteten Linie 48 gekennzeichnet ist. Diese dreifach gepunktete Linie 48 zeigt gleichzeitig die Kontur bzw. die Grenzen einer Zwischenmetallisierung, von der aus Durchkontakte 34 zu den Source-/Bodyzonen ausgehen, die in Streifen 41 den Halbleiterkörper 7 durchziehen, wobei die Lage dieser streifenförmigen Bereiche durch gestrichelte Linien 42 markiert wird.
  • Flächenmäßig zwischen den Zwischenmetallisierungen 50a und 50b für die Teilbereiche 12a und 12b des zentralen ersten Zellenfelds 12 ist eine Zwischenmetallisierungsstruktur 20 angeordnet, die eine Leiterbahn 23 aufweist, von der aus Durchkontakte 22 zu den Gräben einer streifenförmigen Trenchgatestruktur 37 gehen und damit die Zellsteuerelektroden mit dieser Leiterbahn 23 verbinden. Diese Leiterbahn 23 aus einer Zwischenmetallisierung geht schließlich im Bereich der Bauelementsteuerelektrode 11 in eine Metallisierung 60 über, so dass im Teilbereich, in dem sich die Bauelementsteuerelektrode 11 befindet, diese über Durchkontakte 22 der Trenchgategrabenstruktur 37 verbunden ist.
  • In Bereichen 12a und 12b des zentral angeordneten ersten Zellenfelds 12 werden diese über eine gemeinsame erste Bauelementelektrode 9 miteinander verbunden, wobei zwischen der Metallisierung 60 dieser Bauelementelektrode 9 und der Leiterbahn 23 für die Verbindung zu den Zellelektroden bzw. zu einer Trenchgatestruktur 37 eine hier nicht gezeigte Isolierschicht angeordnet ist. Dieses wird jedoch mit den nachfolgenden 4 und 5 verdeutlicht, die Querschnitte durch Einzelbereiche des Halbleiterbauelements 2 zeigen.
  • Die in 3 gezeigte Zwischenmetallisierungsstruktur, deren Kontur mit einer vierfachgepunkteten Linie 49 gekennzeichnet ist weist Leiterbahnen 23 auf, welche Zellelektroden der zweiten aktiven Zellenfelder 13 im Teilbereich mit Zellelektroden des zentral angeordneten ersten Zellenfelds 12 elektrisch verbinden. Diese Zwischenmetallisierungsstruktur kontaktiert somit nicht die Metallisierung 60 des beispielsweise auf dem Potential der ersten Bauelementelektrode 9 liegenden Bereichs der Metallisierung 60.
  • Eine bereits oben erwähnte Zwischenmetallisierungsstruktur verbindet bei dieser weiteren Ausführungsform der Erfindung die Source- und Bodyzonen unterhalb der Bauelementsteuerelektrode 11 im Teilbereich mit der ersten Bauelementelektrode 9 über dem zentralen ersten Zellenfeld 12. Die Dicke bzw. Breite dieser Zwischenmetallisierungsstruktur wurde oben bereits ausführlich erörtert, so dass auf eine Wiederholung verzichtet wird. Diese Zwischenmetallisierungsstruktur im Teilbereich weist vorzugsweise ein hochdotiertes Polysilizium oder auch ein hochdotiertes amorphes Silizium auf. Sie kann jedoch auch aus einer reinen Metallschicht oder einer Metalllegierungsschicht bestehen.
  • 4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 2 gemäß 3 durch ein zentral angeordnetes ersten Zellenfeld 12 im Übergangsbereich zwischen den Teilfeldern 12a und 12b. Die einzelne Halbleiterelementzelle 14 ist bis auf die Struktur der Driftstrecke genauso aufgebaut wie in den vorhergehenden 1 und 2. Die Driftstrecke 18 weist hier zusätzlich Ladungskompensationszonen 51 auf, die komplementär zu Driftzonen 27 der Driftstrecke 18 dotiert sind. Neben diesem Unterschied zur ersten Ausführungsform der Erfindung weist das Halbleiterbauelement 2 im Übergangsbereich von einem Teilbereich 12a des ersten zentralen Zellenfelds zu dem zum zentralen ersten Zellenfeld 12 gehörenden Teilbereich 12b eine Zwischenmetallisierung 25 auf, die eine Leiterbahn 23 bildet und über Durchkontakte 22 die Zellsteuerelektroden 17, die hier als Trenchgateelektroden 37 ausgebildet sind, mit der Zwischenmetallisierung 25 verbindet.
  • Bei einer weiteren Ausführungsform der Erfindung weist die Driftstrecke 18 Driftzonen 27 und Ladungskompensationszonen 51 auf, die komplementär zu den Driftzonen 27 dotiert sind und die Feldverteilung in den Driftzonen 27 beeinflussen. An stelle von Ladungskompensationszonen 51, die komplementär zu den Driftzonen 27 dotiert sind, können auch Feldplatten in der Driftstrecke 18 angeordnet sein, welche die Feldverteilung in den Driftzonen 18 beeinflussen.
  • Eine Zwischenmetallisierungsstruktur aus einer dünnen Metallschicht kann auch auf der Siliziumoberfläche des Halbleiterkörpers 7 aufliegen und eine Sourcezone 26 oder Emitterzone und die Bodyzone 28 hochohmig miteinander verbinden und eine leitfähige Verbindung zu der ersten Bauelementelektrode 9 herstellen.
  • 5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 2 gemäß 3 durch einen im zentral angeordneten ersten Zellenfeld 12 befindlichen Teilbereich 12b. Die in dem Teilbereich 12b angeordnete Zwischenmetallisierung 50b steht über die Durchkontakte 34 mit den Sourcezonen 26 und den Bodyzonen 28 der einzelnen aktiven Halbleiterelementzellen 14 in Kontakt. Auf dieser Zwischenmetallisierung 50b ist direkt die Metallisierung 60 der ersten Bauelementelektrode 9 angeordnet, so dass die Zwischenmetallisierung 50b und die Metallisierung 60 in diesem Teilbereich 12b des zentralen ersten Zellenfelds 12 eine gemeinsame Metallisierung bilden.
  • 6 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 3 einer weiteren Ausführungsform der Erfindung, die einen planaren DMOS darstellt. Diese Draufsicht zeigt, dass alle Ausführungsformen der Erfindung nicht nur auf Trenchtransistoren wie in den vorhergehenden Figuren oder auf Streifenstrukturen beschränkt sind. Die Draufsicht in 6 zeigt von dem planaren DMOS lediglich Bereiche der Source- und Gatekontaktflächen. In den nicht von Gatepolysilizium 53 bedeckten Bereichen 54 werden Body- und Sourcezonen implantiert und später ausdiffundiert. Die erste Metallisierungsschicht 52 liegt auf einer Zwischenmetallisierung auf, welche die Siliziumoberfläche bzw. das Gatepolysilizium 53 bedeckt. Durch die Kontaktfenster 55 wird das Gatepolysilizium bzw. werden die Source- und Bodyzonen mit der ersten Metallisierungsschicht 52 verbunden. Die Durchkontakte 34 im Bereich der ersten Bauelementelektrode 9 und die Durchkontakte 22 im Bereich der Bauelementsteuerelektrode 11 verbinden wiederum die erste Metallisierung 52 mit einer Metallisierung 60 der ersten Bauelementelektrode 9 und der Bauelementsteuerelektrode 11. Wobei diese Metallisierung 60 dazu dient, hier nicht gezeigte Verbindungselemente darauf zu fixieren. Ein Vorteil dieser Struktur ist es, dass der Gatewiderstand, der konventionell einige Ohm beträgt, nun praktisch auf Null reduziert ist.
  • 7 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 4 einer weiteren Ausführungsform der Erfindung. Im linken Teilbereich ist hierbei die Bauelementsteuerelektrode 11 mit einer Metallisierung 60 aufgebracht, während die erste Bauelementelektrode 9 als Sourceelektrode großflächig ein aktives erstes Zellenfeld 12 bedeckt, dabei sind die streifenförmigen Halbleiterelementzellen 14 mit einer Grabenstruktur 29 für die Zellsteuerelektroden und für eine Ringleitung 38 versehen. Ferner sind im Bereich der ersten Bauelementelektrode 9, deren Kontur durch eine gestrichelte Linie gekennzeichnet ist, Kontaktstreifen 56 angeordnet, die mit der Metallisierung 60 elektrisch in Verbindung stehen. Ist bei einem derartigen Halbleiterbauelement 4 als Verbindungselement ein Kupferclip als Sourceverbindung vorgesehen, so wird auf der Metallisierung 60 eine Passivierung vorzugs weise aus Siliziumnitrit oder Polyimid aufgebracht und mit Durchkontaktpunkten versehen.
  • 8 zeigt eine schematische Draufsicht auf das Halbleiterbauelement 4 gemäß 7 nach Aufbringen einer Passivierungsschicht und nach Öffnen von Durchkontaktpunkten. Dazu zeigt 8 einen Passivierungsbereich 57 für die Bauelementsteuerelektrode 11 und einen Passivierungsbereich 58 für die erste Halbleiterbauelementelekrode 9 mit punktierten Linien. Auf diese teilweise geöffneten Passivierungen 57 und 58 wird anschließend mit einem so genannten „Lift-Off-Verfahren" eine zweite Metallisierung 62 aufgebracht, die als Lötschicht für den später aufzubringenden Kupferclip als Verbindungselement verwendet wird.
  • Diese zweite Metallisierung 62 wird sowohl auf den für die Bauelementsteuerelektrode 11 vorgesehenen Bereich 57 als auch auf den für die erste Bauelementelektrode 9 vorgesehenen Bereich 58 aufgebracht. Dazu kann im Chipteilbereich, in dem die Metallisierung 60 für die Bauelementsteuerelektrode 11 angeordnet ist, ein Anschluss über. einen planaren Polysiliziumstreifen zu dem Passivierungsbereich 57 herausgeführt werden und über die in dem Passivierungsbereich 57 angeordneten Durchkontaktpunkte mit einer weiteren Metallschicht auf der Passivierung elektrisch verbunden werden. Somit befindet sich unterhalb des Bereichs 57, auf dem die endgültige Bauelementsteuerelektrode 11 angeordnet ist, ein aktiver Zellenbereich des Halbleiterbauelements 4 dieser weiteren Ausführungsform der Erfindung.
    • 1
    Halbleiterbauelement (Ausführungsform)
    2
    Halbleiterbauelement (weitere Ausführungsform)
    3
    Halbleiterbauelement (weitere Ausführungsform)
    4
    Halbleiterbauelement (weitere Ausführungsform)
    6
    Zellenstruktur
    7
    Halbleiterkörper
    8
    Oberfläche des Halbleiterkörpers
    9
    erste Bauelementelektrode
    10
    zweite Bauelementelektrode
    11
    Bauelementsteuerelektrode
    12
    erstes Zellenfeld unter einer Bauelementelektrode
    13
    zweites Zellenfeld unter einer Bauelementsteuerelektrode
    14
    Halbleiterelementzelle
    15
    erste Zellelektrode
    16
    zweite Zellelektrode
    17
    Zellsteuerelektrode
    18
    Driftstrecke
    19
    Teilbereich
    20
    Zwischenmetallisierungsstruktur
    21
    Isolationsschicht
    22
    Durchkontakt zu Zellsteuerelektrode
    23
    Isolationsschicht
    25
    Zwischenmetallisierungsstruktur
    26
    Sourcezone
    27
    Driftzone
    28
    Bodyzone
    29
    Grabenstruktur für Zellsteuerelektrode
    31
    Gateoxidschicht
    32
    Isolationsschicht der Grabenwände als Gateoxid
    33
    Grabenwand
    34
    Durchkontaktstruktur zu Source- und Bodyzone
    35
    weitere Isolationslage
    36
    Fenster für Durchkontakt
    37
    Trenchgatestruktur
    38
    Ringleitung
    40
    Halbleiterchip
    41
    Streifen
    42
    gestrichelte Linie
    43
    gepunktete Linie
    44
    doppelt gepunktete Linie
    46
    Rückseite des Halbleiterkörpers
    48
    dreifach gepunktete Linie
    49
    vierfach gepunktete Linie
    50
    Zwischenmetallisierung
    51
    Ladungskompensationszone (a, b)
    52
    erste Metallisierungsschicht
    53
    Gatepolysilizium
    54
    von Gatepolysilizium freier Bereich
    55
    Kontaktfenster
    56
    Kontaktstreifen
    57
    Passivierungsbereich für Bauelementsteuerelektrode
    58
    Passivierungsbereich für erste Bauelementelektrode
    60
    Metallisierung
    61
    Oberseite des Halbleiterkörpers
    D
    Drainelektrode
    E
    Emitterelektrode
    G
    Gateelektrode
    K
    Kollektorelektrode
    S
    Sourceelektrode
    Ron
    Einschaltwiderstand

Claims (42)

  1. Halbleiterbauelement aufweisend einen Halbleiterkörper (7) aufweist zumindest: – einer ersten auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (9), – einer zweiten auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (10), – einer auf einer der Oberflächen (8) des Halbleiterkörpers (9) angeordneten Bauelementsteuerelektrode (11), – in einem ersten aktiven Zellenfeld (12) des Halbleiterkörpers (7) angeordneten aktiven Halbleiterelementzellen (14), und die Halbleiterelementzellen (14) aufweisen: – eine erste Zellelektrode (15), – eine zweite Zellelektrode (16) und – eine Zellsteuerelektrode (17) sowie – eine Driftstrecke (18) zwischen den Zellelektroden (15, 16) – einem Teilbereich (19) des Halbleiterkörpers (7), auf dem zumindest die Bauelementsteuerelektrode (11) angeordnet ist, und wobei in dem Teilbereich (19) des Halbleiterkörpers (7) unterhalb der Bauelementsteuerelektrode (11) mindestes ein zweites aktives Zellenfeld (13) angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das zweite aktive Zellenfeld (13) im Teilbereich (19) über eine zusätzliche elektrisch leitende Zwischenmetallisierungs struktur (20) oder Streifenleitungen 41 mit dem ersten aktiven Zellenfeld (12) zusammenwirkt.
  3. Halbleiterbauelement nach Anspruch 2, wobei die zweiten aktiven Zellenfelder (13) im Teilbereich (19) über zusätzliche Isolationsschichten (21 und 35) von der im Teilbereich (19) angeordneten Bauelementsteuerelektrode (11) elektrisch isoliert sind.
  4. Halbleiterbauelement nach Anspruch 3, wobei die zusätzliche Isolationsschicht (21) Durchkontakte (22) aufweist, die im Teilbereich (19) unter der Bauelementsteuerelektrode (11) die Zellsteuerelektroden (17) der zweiten aktiven Zellenfelder (13) des Teilbereichs (19) elektrisch mit der Bauelementsteuerelektrode (11) verbinden.
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei die Zwischenmetallisierungsstruktur (20) Leiterbahnen (23) aufweist, welche Zellelektroden (15, 16) der zweiten aktiven Zellenfelder (13) im Teilbereich (19) mit Zellelektroden (15, 16) des ersten Zellenfelds (12) elektrisch verbinden.
  6. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei die ersten oder zweiten Zellelektroden (15, 16) des ersten Zellenfelds (12) über Durchkontakte (22) durch eine zentrale Isolationsschicht (24) mit der ersten oder der zweiten Bauelementelektrode (9, 10) elektrisch in Verbindung stehen.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Zellsteuerelektroden (17) des ersten Zellenfelds (12) über Leiterbahnen (23) oder eine Ringleitung (38) mit der Bauelementsteuerelektrode (11) auf dem Teilbereich (19) des Halbleiterkörpers (7) elektrisch in Verbindung stehen.
  8. Halbleiterbauelement nach Anspruch 7, wobei die Leiterbahnen (23) oder die Ringleitung (38) in Grabenstrukturen (29) angeordnet sind und teilweise die Zellsteuerelektroden (17) bilden.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (4) eine lateral ausgerichtete Driftstrecke (18) aufweist und die erste und zweite Bauelementelektrode (9, 10) sowie die Bauelementsteuerelektrode (12) auf einer gemeinsamen Oberfläche (8) des Halbleiterkörpers (7) angeordnet sind.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (1) eine vertikal ausgerichtete Driftstrecke (18) aufweist und die erste und zweite Bauelementelektrode (9, 10) auf gegenüberliegenden Oberflächen des Halbleiterkörpers (7) angeordnet sind und die Bauelementsteuerelektrode (11) auf einer Oberfläche gemeinsam mit der ersten Bauelementelektrode (9) angeordnet ist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die erste Zellelektrode (15) eine hochdotierte oberflächennahe Sourcezone (26) eines MOSFETs oder eine hochdotierte oberflächennahe Emitterzone eines IGBTs kontaktiert, welche den gleichen Leitungstyp wie Driftzonen (27) der Driftstrecke (18) aufweist.
  12. Halbleiterbauelement nach Anspruch 11, wobei die Sourcezone (26) oder die Emitterzone von einer komplementär zu den Driftzonen (27) dotierten Bodyzone (28) umgeben ist und sich beim Anlegen einer Steuerspannung an die Zellsteuerelektrode (17) ein Kanal durch die Bodyzone (28) zur Driftstrecke (18) hin ausbildet.
  13. Halbleiterbauelement nach Anspruch 12, wobei die Sourcezonen (26) in den Bodyzonen (28) unterhalb der Bauelementsteuerelektrode (11) über eine Zwischenmetallisierungsstruktur (20) im Teilbereich (19) mit der ersten Bauelementelektrode (9) über dem ersten Zellenfeld verbunden sind.
  14. Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (20) im Teilbereich (19) ein hochdotiertes Polysilizium aufweist.
  15. Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (20) im Teilbereich (19) ein hochdotiertes amorphes Silizium aufweist.
  16. Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (20) im Teilbereich (19) ein Metall aufweist.
  17. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Zellsteuerelektroden (17) im ersten aktiven Zellenfeld (12) in Grabenstrukturen (29) angeordnet sind und sich bis in das zweite aktive Zellenfeld (13) des Teilbereichs (19) erstrecken.
  18. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Driftstrecke (18) Driftzonen (27) und Ladungskompensationszonen aufweist, die komplementär zu den Driftzonen (27) dotiert sind und die Feldverteilung in den Driftzonen (27) beeinflussen.
  19. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, wobei die Driftstrecke (18) Feldplatten (30) aufweist, welche die Feldverteilung in den Driftzonen (27) beeinflussen.
  20. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei zwischen den Zellsteuerelektroden (17) und den Bodyzonen (28) ein Gateoxid (31) angeordnet ist, das bei einer Trenchgatestruktur, bei der die Zellsteuerelektroden (17) in einer Grabenstruktur (29) angeordnet sind, von einer Isolationsschicht (32) auf den Grabenwänden (33) gebildet ist.
  21. Halbleiterbauelement nach Anspruch 20, wobei die Schichtdicke der Isolationsschicht (32) in der Grabenstruktur (29) auf den Grabenwänden (33) zunimmt, sobald eine Gateoxidschichtfunktion nicht mehr erforderlich ist.
  22. Halbleiterbauelement nach einem der Ansprüche 17 bis 21, wobei in der Grabenstruktur (29) mehrere Gateelektroden bzw. Zellsteuerelektroden (17) übereinander oder nebeneinander angeordnet sind, die mit dem Potential der ersten Elektrode (9) oder unterschiedlichen Potentialen verbunden sind.
  23. Halbleiterbauelement nach einem der Ansprüche 17 bis 22, wobei das Halbleiterbauelement (1) eine Durchkontaktstruktur (34) innerhalb der Grabenstuktur (29) aufweist, welche die erste Bauelementelektrode (9) mit den Bodyzonen (28) des ersten Zellenfelds (12) elektrisch verbindet.
  24. Halbleiterbauelement nach Anspruch 23, wobei die Durchkontakte (34) zur ersten Bauelementelektrode (9) von einer isolierenden Barriere in der Grabenstruktur (29) umgeben ist und eine Füllung mit Wolfram oder eine metallische Kontaktschicht zum Bodykontakt mit einer Füllung aus hochdotiertem Polysilizium aufweist.
  25. Halbleiterbauelement nach einem der Ansprüche 2 bis 24, wobei die Zwischenmetallisierungsstruktur (20) eine dünne Metallschicht aufweist, die auf der Siliziumoberfläche des Halbleiterkörpers (7) aufliegt und eine Sourcezone (26) oder Emitterzone und die Bodyzone (28) hochohmig verbindet und eine leitfähige Verbindung zu der ersten Bauelementelektrode (9) bildet.
  26. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (1) zwischen der zweiten Bauelementelektrode (10) und der Bauelementsteuerelektrode (11) eine Zenerdiodenstruktur zur aktiven Zenerklemmung aufweist.
  27. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (1) ein JFET ist.
  28. Verfahren zur Herstellung von mehreren Halbleiterchips (40) für Halbleiterbauelemente (1) mit Zellstrukturen (6) aufweisend: – Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper (7) mit Zellstrukturen (6) für MOSFETs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke (18), die zwischen einem ersten oberflächennahen Bereich des Halbleiterkörpers (1) für eine erste Zellelektrode (15) und einem zweiten Bereich des Halbleiterkörpers für eine zweite Zellelektrode (16) angeordnet ist, wobei der erste oberflächennahe Bereich eine umgebende Bodyzone (28) mit komplementär zur Driftstrecke (18) dotiertem Halbleitermaterial aufweist, die von einer Zellsteuerelektrode (17) in Zusammenwirken mit einer Bauelementsteuerelektrode (11) durchgeschaltet werden kann; – Anordnen derartiger Zellstrukturen (6) in Halbleiterchippositionen zu einem ersten aktiven Zellenfeld (12), das unterhalb einer ersten oder einer zweiten Bauelementelektrode (9, 10) vorgesehen wird; – Anordnen einer derartigen Zellstruktur (6) in mindestens einem Teilbereich (19) der Halbleiterchippositionen zu einem zweiten aktiven Zellenfeld (13) des Teilbereichs (19), das unterhalb einer Bauelementsteuerelektrode (11) vorgesehen ist.
  29. Verfahren nach Anspruch 28, wobei zum Anordnen von Zellenstrukturen (6) ein streifenförmiges Einbringen von Grabenstrukturen (29) mindestens für Zellsteuerelektroden (17) sowohl des ersten Zellenfelds (12) als auch ei nes zweiten Zellenfelds (13) des Teilbereichs (19) durchgeführt wird.
  30. Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1) weiterhin aufweisend: – Herstellung von Halbleiterchips (40) gemäß Anspruch 28 oder Anspruch 29; – Aufbringen der Halbleiterchips (40) auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden der Bauelementelektroden (9, 10) der Halbleiterchips (40) mit Kontaktanschlussflächen, die mit den Außenkontakten elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips (40) und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente (1).
  31. Verfahren nach Anspruch 29 oder Anspruch 30, wobei in die Grabenstruktur (29) mehrere Zellsteuerelektroden (17) nebeneinander oder untereinander eingebracht werden.
  32. Verfahren nach einem der Ansprüche 29 bis 31, wobei ein selektives Aufbringen von Isolationsmaterialien oder elektrisch leitenden Materialien mittel Photolithographie erfolgt.
  33. Verfahren nach einem der Ansprüche 29 bis 32, wobei vor dem Einbringen von Grabenstrukturen (29) für Zellsteuerelektroden (17) eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht wird, die Fenster (26) in den Bereichen der Grabenstrukturen (29) aufweist.
  34. Verfahren nach einem der Ansprüche 29 bis 33, wobei zum Einbringen von Grabenstrukturen (29) eine anisotrope Ätzung durchgeführt wird.
  35. Verfahren nach einem der Ansprüche 29 bis 34, wobei zum Einbringen von Grabenstrukturen (29) eine trockene reaktive Innenätzung durchgeführt wird.
  36. Verfahren nach einem der Ansprüche 29 bis 35, wobei zum Aufbringen einer isolierenden Schicht (32) auf den Wänden (33) der Grabenstrukturen (29) eine isotrope thermische Oxidation des Halbleitermaterials erfolgt.
  37. Verfahren nach einem der Ansprüche 29 bis 36, wobei als Isolationszwischenlage zwischen zwei Metallisierungsstrukturen eines der Isolationsmaterialien der Gruppe SiO2, Si3N4 oder Polyimid mittels PVD oder CVD aufgebracht wird .
  38. Verfahren nach einem der Ansprüche 29 bis 37, wobei zum Auffüllen der Grabenstrukturen (29) mit einem leitenden zellsteuerelektrodenmaterial ein hochdotiertes elektrisch leitendes Polysilizium abgeschieden wird.
  39. Verfahren nach einem der Ansprüche 29 bis 37, wobei zum Auffüllen der Grabenstrukturen (29) mit einem leitenden Material ein Metall chemisch oder galvanisch abgeschieden wird.
  40. Verfahren nach einem der Ansprüche 29 bis 39, wobei zum selektiven Abscheiden von Bauelementelektroden (9, 10), Ringleitungen und/oder Leiterbahnen eine stromlose chemische oder eine elktrolytische Metallabscheidung durchgeführt wird.
  41. Verfahren nach einem der Ansprüche 29 bis 40, wobei zum selektiven Abscheiden von Zellsteuerelektroden-Verbindungsleitungen (23) eine Abscheidung von hochdotiertem Polysilizium durchgeführt wird.
  42. Verfahren nach einem der Ansprüche 29 bis 41, wobei alternativ zur Herstellung von Durchkontaktierungen zu den Bodyzonen (28) ein Kontaktieren der Bodyzonen (28) mit den Sourcezonen (26) einer MOSFET-Zellenstruktur (6) durch Aufsputtern einer dünnen streifenförmigen Metallisierungslage auf die Siliziumoberfläche des Halbleiterkörpers (7) durchgeführt wird.
DE102007008777A 2007-02-20 2007-02-20 Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben Active DE102007008777B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007008777A DE102007008777B4 (de) 2007-02-20 2007-02-20 Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
US12/032,725 US8067796B2 (en) 2007-02-20 2008-02-18 Semiconductor component with cell structure and method for producing the same
US13/268,097 US8389362B2 (en) 2007-02-20 2011-10-07 Semiconductor component with cell structure and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007008777A DE102007008777B4 (de) 2007-02-20 2007-02-20 Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007008777A1 true DE102007008777A1 (de) 2008-08-28
DE102007008777B4 DE102007008777B4 (de) 2012-03-15

Family

ID=39645844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007008777A Active DE102007008777B4 (de) 2007-02-20 2007-02-20 Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (2) US8067796B2 (de)
DE (1) DE102007008777B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977737B2 (en) 2008-03-06 2011-07-12 Infineon Technologies Austria Ag Semiconductor device having additional capacitance to inherent gate-drain or inherent drain-source capacitance
US8841175B2 (en) 2012-03-09 2014-09-23 Mitsubishi Electric Corporation Vertical trench IGBT and method for manufacturing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264486A1 (en) 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
JP5777319B2 (ja) 2010-10-27 2015-09-09 三菱電機株式会社 半導体装置
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
US8980713B2 (en) * 2013-05-31 2015-03-17 Sony Corporation Method for fabricating a metal high-k gate stack for a buried recessed access device
US8987090B2 (en) * 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US8980714B2 (en) 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US9728529B2 (en) 2014-04-14 2017-08-08 Infineon Technologies Dresden Gmbh Semiconductor device with electrostatic discharge protection structure
US10535741B2 (en) * 2017-01-28 2020-01-14 Gangfeng Ye GaN lateral vertical JFET with regrown channel and dielectric gate
JP7119842B2 (ja) * 2018-09-27 2022-08-17 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
DE112019006795T5 (de) * 2019-02-01 2021-11-11 Mitsubishi Electric Corporation Halbleiterbauelement und leistungswandlervorrichtung
CN114467165A (zh) * 2019-10-08 2022-05-10 三菱电机株式会社 半导体装置
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
US20230011459A1 (en) * 2021-07-12 2023-01-12 Xiaofeng Liu Multi-purpose coffee capsule storage drawer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628613B2 (ja) 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
GB9908285D0 (en) * 1999-04-13 1999-06-02 Koninkl Philips Electronics Nv A power switching circuit
GB0006092D0 (en) * 2000-03-15 2000-05-03 Koninkl Philips Electronics Nv Trench-gate semiconductor devices
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US6649973B2 (en) * 2001-03-28 2003-11-18 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
GB0122122D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10324751B4 (de) * 2003-05-30 2009-01-22 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE10345494B4 (de) * 2003-09-30 2016-04-07 Infineon Technologies Ag Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats
DE10354443B4 (de) * 2003-11-21 2008-07-31 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Defekterkennungsschaltung
US7619280B2 (en) * 2004-01-30 2009-11-17 International Rectifier Corporation Current sense trench type MOSFET with improved accuracy and ESD withstand capability
DE102004036520B4 (de) * 2004-07-28 2007-12-13 Infineon Technologies Ag Bauelementanordnung mit einer Auswerteschaltung zur Detektion eines Verschleißes von Anschlussverbindungen und Verfahren zur Detektion eines Verschleißes von Anschlussverbindungen
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20060273385A1 (en) * 2005-06-06 2006-12-07 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET device with contact trenches filled with tungsten plugs
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
JP4788390B2 (ja) * 2005-06-07 2011-10-05 株式会社デンソー 半導体装置の製造方法
DE102006011567B4 (de) 2006-03-10 2016-09-22 Infineon Technologies Austria Ag Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977737B2 (en) 2008-03-06 2011-07-12 Infineon Technologies Austria Ag Semiconductor device having additional capacitance to inherent gate-drain or inherent drain-source capacitance
US8841175B2 (en) 2012-03-09 2014-09-23 Mitsubishi Electric Corporation Vertical trench IGBT and method for manufacturing the same
DE102012220166B4 (de) * 2012-03-09 2016-02-25 Mitsubishi Electric Corporation Verfahren zur Herstellung eines IGBT mit vertikalen Gräben

Also Published As

Publication number Publication date
US8067796B2 (en) 2011-11-29
US8389362B2 (en) 2013-03-05
US20080197442A1 (en) 2008-08-21
DE102007008777B4 (de) 2012-03-15
US20120028417A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
DE102007008777B4 (de) Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102017113680B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit einem ldmos-transistor
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006056809B3 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102013214196A1 (de) Halbleiterbauelement
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102008045488A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005041793A1 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE19801095A1 (de) Leistungs-MOSFET
DE102013211572A1 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE10212144A1 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10153315B4 (de) Halbleiterbauelement
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102017113679A1 (de) Halbleitervorrichtung mit einem LDMOS-Transistor
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10224201A1 (de) Halbleiterbauelement mit Durchbruchstrompfad
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120616

R082 Change of representative

Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE