JPWO2020100995A1 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JPWO2020100995A1
JPWO2020100995A1 JP2020556177A JP2020556177A JPWO2020100995A1 JP WO2020100995 A1 JPWO2020100995 A1 JP WO2020100995A1 JP 2020556177 A JP2020556177 A JP 2020556177A JP 2020556177 A JP2020556177 A JP 2020556177A JP WO2020100995 A1 JPWO2020100995 A1 JP WO2020100995A1
Authority
JP
Japan
Prior art keywords
region
concentration
peak
hydrogen
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020556177A
Other languages
English (en)
Other versions
JP7099541B2 (ja
Inventor
由晴 加藤
由晴 加藤
徹 安喰
徹 安喰
徹 白川
徹 白川
美咲 高橋
美咲 高橋
要 三塚
要 三塚
吉村　尚
尚 吉村
勇一 小野澤
勇一 小野澤
博 瀧下
博 瀧下
崇一 吉田
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020100995A1 publication Critical patent/JPWO2020100995A1/ja
Priority to JP2022105114A priority Critical patent/JP7351380B2/ja
Application granted granted Critical
Publication of JP7099541B2 publication Critical patent/JP7099541B2/ja
Priority to JP2023147883A priority patent/JP2023160963A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導体基板を備える半導体装置であって、半導体基板は、水素を含む水素含有領域を有し、水素含有領域は、含有する水素の濃度および水素の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を有する半導体装置を提供する。半導体基板は、Ｎ型のドリフト領域と、半導体基板の上面に接して設けられ、ドリフト領域よりもキャリア濃度の高いＮ型のエミッタ領域と、エミッタ領域とドリフト領域との間に設けられたＰ型のベース領域と、半導体基板の下面に接して設けられたＰ型のコレクタ領域と、コレクタ領域とドリフト領域との間に設けられ、ドリフト領域よりもキャリア濃度の高いＮ型のバッファ領域とを有し、水素含有領域は、バッファ領域に含まれている。

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板に水素を注入することで、Ｎ型の領域を形成することが知られている（例えば、特許文献１参照）。
特許文献１ 米国特許出願公開第２０１６／１４１３９９号明細書
 解決しようとする課題
Ｎ型領域におけるキャリア濃度分布は、適宜調整できることが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板は、水素を含む水素含有領域を有してよい。水素含有領域は、含有する水素の濃度および水素の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を有してよい。
高濃度領域のキャリア濃度は、半導体基板のベースドーピング濃度よりも高くてよい。
水素含有領域の深さ方向におけるキャリア濃度分布は、第１ピークを有してよい。
水素含有領域の深さ方向におけるキャリア濃度分布は、第１ピークを複数有してよい。深さ方向において、第１ピークの間に高濃度領域が配置されていてよい。
高濃度領域は、第１ピークのうち、最も深く配置された第１ピークと、次に深く配置された第１ピークとの間に配置されていてよい。
高濃度領域のキャリア濃度分布は、深さ方向において第２ピークを有してよい。
高濃度領域の第２ピークの幅は、いずれの第１ピークの幅よりも大きくてよい。
水素含有領域における水素化学濃度分布は、複数の第５ピークを有してよい。第２ピークの半値全幅は、第５ピークのうち、最も深く配置された第５ピークと、次に深く配置された第５ピークとの第５ピーク間隔の半分よりも大きくてよい。
第２ピークの半値全幅の範囲に、最も深く配置された第５ピークと、次に深く配置された第５ピークとが含まれていてよい。
水素含有領域は、キャリアのライフタイムを調整する調整用不純物を含むライフタイム制御領域を有してよい。深さ方向における調整用不純物の濃度分布は第３ピークを有してよい。高濃度領域は、調整用不純物の濃度分布の第３ピークよりも深い位置に設けられていてよい。
第３ピークの半値全幅は、複数の第１ピークの深さ方向における間隔よりも大きくてよい。
高濃度領域における酸素濃度が１×１０１７／ｃｍ３以上であってよい。
高濃度領域における炭素濃度が１×１０１３／ｃｍ３以上であってよい。
半導体基板は、Ｎ型のドリフト領域を有してよい。半導体基板は、半導体基板の上面に接して設けられ、ドリフト領域よりもキャリア濃度の高いＮ型のエミッタ領域を有してよい。半導体基板は、エミッタ領域とドリフト領域との間に設けられたＰ型のベース領域を有してよい。半導体基板は、半導体基板の下面に接して設けられたＰ型のコレクタ領域を有してよい。半導体基板は、コレクタ領域とドリフト領域との間に設けられ、ドリフト領域よりもキャリア濃度の高いＮ型のバッファ領域を有してよい。水素含有領域は、バッファ領域に含まれていてよい。
本発明の第２の態様においては、半導体基板を備える半導体装置の製造方法を提供する。製造方法においては、半導体基板に水素を注入して水素含有領域を形成してよい。製造方法においては、水素含有領域に、キャリアのライフタイムを調整するライフタイム制御領域を形成してよい。製造方法においては、半導体基板を熱処理することで、水素含有領域において、含有する不純物の濃度および不純物の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を形成してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ−Ａ線におけるキャリア濃度および仮想キャリア濃度の分布例を示す図である。 キャリア濃度分布および仮想キャリア濃度分布を示す図である。 高濃度領域１０６−１の第２ピーク１１２を説明する図である。 ヘリウム濃度分布における第３ピーク１１３を説明する図である。 キャリア濃度分布および仮想キャリア濃度分布の他の例を示す図である。 キャリア濃度分布および仮想キャリア濃度分布の他の例を示す図である。 半導体装置１００の構造例を示す図である。 図８のＢ−Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。 半導体装置１００の製造方法における一部の工程を示す図である。 半導体装置１００の逆回復動作時の電圧および電流波形の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ−ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ−型またはＮ−型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧−容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書では、ＳＩ単位系を採用する。本明細書において、距離や長さの単位がｃｍ（センチメートル）で表されることがある。この場合、諸計算はｍ（メートル）に換算して計算してよい。一例として、本明細書において単に濃度と称した場合、単位体積当たりの濃度（／ｃｍ３）を指す。例えば不純物の化学濃度は、単位体積当たりに含まれる当該不純物の原子数（ａｔｏｍｓ／ｃｍ３）である。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子が設けられているが、図１においてはこれらの素子構造の詳細を省略している。
半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０には、半導体インゴットの製造時に意図的にまたは意図せずに添加された不純物が含まれる。半導体基板１０は、製造時に注入された不純物等によって定まるドーピング濃度を有する。本例の半導体基板１０の導電型はＮ−型である。本明細書では、半導体基板１０におけるドーピング濃度をベースドーピング濃度Ｄｂと称する場合がある。
一例として半導体インゴットがシリコンの場合、ベースドーピング濃度Ｄｂを設定するためのＮ型不純物（ドーパント）はリン、アンチモン、ヒ素等であり、Ｐ型不純物（ドーパント）はホウ素、アルミニウム等である。ベースドーピング濃度Ｄｂは、半導体インゴットのドーパントの化学濃度よりも低くてよい。一例として、ドーパントがリンまたはホウ素の場合、ベースドーピング濃度Ｄｂはドーパントの化学濃度の５０％以上あるいは９０％以上であってよい。他の例として、ドーパントがアンチモンの場合、ベースドーピング濃度Ｄｂはドーパントの化学濃度の５％以上、あるいは１０％以上、あるいは５０％以上であってよい。また、半導体基板１０には、炭素および酸素が含まれてよい。炭素および酸素は、半導体基板１０の全体に分布していてよい。半導体インゴットの製造方法は、一例として磁場印加チョクラルスキー（ＭＣＺ）法であるが、他の方法であってもよい。他の方法として、チョクラルスキー（ＣＺ）法、フロートゾーン（ＦＺ）法であってもよい。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０は、水素を含む水素含有領域１０２を有する。本例においては、半導体基板１０の下面２３側から、水素含有領域１０２に水素イオンが注入される。本例において水素イオンはプロトンである。水素イオンは、デュトロン、トリトンであってもよい。水素含有領域１０２は、水素の化学濃度が、他のＮ型不純物およびＰ型不純物のいずれの化学濃度よりも高い領域である。水素含有領域１０２においては、水素の化学濃度が、他のＮ型不純物およびＰ型不純物のうち最も化学濃度の高い不純物の化学濃度の、１００倍以上であってよい。水素含有領域１０２は、水素の化学濃度が、ベースドーピング濃度Ｄｂの１０倍以上の領域であってもよい。水素含有領域１０２は、水素の化学濃度が、ベースドーピング濃度Ｄｂよりも高濃度の領域であってもよい。水素含有領域１０２には、Ｎ型不純物およびＰ型不純物として機能しないヘリウム等の不純物が含まれていてよい。水素含有領域１０２におけるヘリウム等の不純物の化学濃度は、水素の化学濃度より高くてもよい。ヘリウム等の不純物は、半導体基板１０のキャリアのライフタイムを調整する調整用不純物として機能してよい。
半導体基板１０の下面２３から注入された水素イオンは、加速エネルギーに応じた深さにまで、半導体基板１０の内部を通過する。水素イオンが通過した領域には、空孔（Ｖ）、複空孔（ＶＶ）等の空孔欠陥が発生する。本明細書では、特に言及がなければ空孔は複空孔も含むものとする。空孔欠陥は、空孔または複空孔に存在する未結合手（ダングリングボンド）を含んでよく、ダングリングボンドの不対電子を含んでもよい。水素イオンを注入した後に半導体基板１０を熱処理することで水素が拡散する。拡散した水素が、空孔（Ｖ）および酸素（Ｏ）と結合することで、ＶＯＨ欠陥が形成される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。また、拡散した水素自体が活性化して水素ドナーとして機能する。これにより、水素含有領域１０２は、ベースドーピング濃度Ｄｂよりも高濃度のＮ＋型の領域となる。
本明細書では、不純物の化学濃度に対して、不純物に起因して生じたドーパント（ドナーまたはアクセプタ）の濃度の比率を、不純物の活性化率と称する。不純物に起因して生じるドーパントとは、水素の場合、ＶＯＨ欠陥および水素ドナーである。他のＰ型不純物およびＮ型不純物の場合、当該不純物自体が活性化したドーパントである。一般に、半導体基板１０におけるドーピング濃度は、含有する不純物の濃度に、不純物の活性化率を乗じた濃度になる。例えば水素含有領域１０２が含有する不純物が実質的に水素だけの場合、水素含有領域１０２におけるドーピング濃度は、水素の化学濃度に、水素の活性化率を乗じた値となることが想定される。水素の活性化率は、０．１％〜８０％程度であってよく、例えば１％程度である。本明細書では、不純物の化学濃度に、不純物の活性化率を乗じた濃度を、仮想キャリア濃度（または、仮想ドーピング濃度）と称する。仮想キャリア濃度は、半導体基板１０の位置毎に、不純物の化学濃度および活性化率から定められる。
水素含有領域１０２は、高濃度領域１０６を有する。高濃度領域１０６は、キャリア濃度が、上述した仮想キャリア濃度よりも高い領域である。または、高濃度領域１０６は、ドーピング濃度が、上述した仮想ドーピング濃度よりも高い領域である。本明細書では、キャリア濃度および仮想キャリア濃度を用いて説明するが、キャリア濃度および仮想キャリア濃度は、ドーピング濃度および仮想ドーピング濃度に適宜読みかえることができる。一例として高濃度領域１０６は、水素含有領域１０２における空孔欠陥の分布を調整することで形成できる。半導体基板１０の製造時には、空孔欠陥は基板全体に一様に分布していると考えられる。水素含有領域１０２に水素を注入することで、注入された水素の分布に応じて、空孔欠陥が分布する。水素を注入した後に熱処理することで、水素ドナーまたはＶＯＨ欠陥が生じ、水素分布に応じたキャリア濃度分布となる。そして、水素含有領域１０２に、水素の注入で生じた空孔欠陥とは別に、新たな空孔欠陥を発生させて熱処理すると、水素含有領域１０２の水素と新たな空孔欠陥が結合して新たな水素ドナーまたはＶＯＨ欠陥が形成される。新たなＶＯＨ欠陥により、高濃度領域１０６が形成される。新たな空孔欠陥は、例えばヘリウム等のドーパントとして機能しない調整用不純物を水素含有領域１０２に注入することで形成できる。なお、本明細書では特に言及がなければ、用語「ＶＯＨ欠陥」を、水素ドナーあるいは水素イオン注入によって新たに形成されたドナーも含めて用いる。
本例の水素含有領域１０２は、ライフタイム制御領域１０４を有する。ライフタイム制御領域１０４は、キャリアのライフタイムを調整するライフタイムキラーが形成されたことで、キャリアのライフタイムが減少している領域である。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔などの空孔欠陥、これらと半導体基板１０を構成する元素または当該元素以外の不純物との複合欠陥、転位、ヘリウム、ネオン、アルゴンなどの希ガス元素、白金などの金属元素などでよい。本例では、半導体基板１０にヘリウム等の調整用不純物を注入することで生じた空孔欠陥等が、ライフタイムキラーとして機能する。
上述したように、空孔欠陥は、熱処理により水素と結合して、ＶＯＨ欠陥となり得る。しかし、空孔欠陥が多く形成されると、水素の量が不足して水素と結合せずに空孔欠陥のまま存在する割合が高くなる。空孔欠陥が多く存在する領域は、キャリアのライフタイムが減少して、ライフタイム制御領域１０４となる。一方で、ヘリウム等の調整用不純物の照射により形成される空孔欠陥は、調整用不純物の飛程近傍に多く形成されて、調整用不純物の飛程から離れるほど減少する。このため、調整用不純物の飛程から離れた領域では、空孔欠陥に対して水素が十分存在することになり、空孔欠陥が水素と結合してＶＯＨ欠陥となる割合が高くなる。ＶＯＨ欠陥が多く形成される領域が、高濃度領域１０６として機能する。
本例においては、半導体基板１０の下面２３側から調整用不純物を注入してライフタイム制御領域１０４を形成する。高濃度領域１０６は、深さ方向（Ｚ軸方向）において、ライフタイム制御領域１０４とは離れた位置に設けられてよい。本例の高濃度領域１０６は、下面２３を基準として、ライフタイム制御領域１０４よりも深い位置に設けられている。
調整用不純物を、下面２３側からライフタイム制御領域１０４の近傍の飛程で注入した場合、調整用不純物が通過した領域には空孔欠陥等が比較的に多く形成されるが、飛程よりも深い領域には、比較的に少ない空孔欠陥等が形成される。このため、飛程よりも深い領域においては、形成された空孔欠陥がＶＯＨ欠陥となる割合が高くなり、高濃度領域１０６が形成されやすくなる。ただし、ライフタイム制御領域１０４と、高濃度領域１０６との関係は、これに限定されない。高濃度領域１０６は、ライフタイム制御領域１０４よりも浅い位置に形成され得る。
また、ライフタイム制御領域１０４を設けずとも、高濃度領域１０６は形成できる。例えば、比較的に低濃度の調整用不純物を、高濃度領域１０６の近傍に注入することで、当該領域に存在する水素に比べて、それほど多くない空孔欠陥を形成できる。このため、空孔欠陥がＶＯＨ欠陥となる割合が高くなり、ライフタイムを減少させずに、高濃度領域１０６を形成できる。この場合、ライフタイム制御領域１０４の位置に制限されずに、任意の位置に高濃度領域１０６を設けることができる。
なお、高濃度領域１０６におけるキャリア濃度と仮想キャリア濃度との差分は、高濃度領域１０６における炭素の化学濃度が高いほど大きくなることが実験で確認された。このため、高濃度領域１０６における炭素の化学濃度は、１×１０１３／ｃｍ３以上であることが好ましい。高濃度領域１０６における炭素の化学濃度は、１×１０１４／ｃｍ３以上であってよく、１×１０１５／ｃｍ３以上であってもよい。また、高濃度領域１０６における炭素の化学濃度は、１×１０１６／ｃｍ３以下であってよく、５×１０１５／ｃｍ３以下であってよく、１×１０１５／ｃｍ３以下であってもよい。半導体基板１０の全体において、上述した炭素濃度を有してもよい。
また、ＶＯＨ欠陥は、酸素濃度が高いほど形成されやすくなる。高濃度領域１０６における酸素の化学濃度は、１×１０１７／ｃｍ３以上であってよい。高濃度領域１０６における酸素の化学濃度は、５×１０１７／ｃｍ３以上であってよく、１×１０１８／ｃｍ３以上であってもよい。また、高濃度領域１０６における酸素の化学濃度は、１×１０１９／ｃｍ３以下であってよく、５×１０１８／ｃｍ３以下であってよく、１×１０１８／ｃｍ３以下であってもよい。半導体基板１０の全体において、上述した酸素濃度を有してもよい。
ＭＣＺ法を用いて半導体基板１０を製造することで、上述した炭素濃度および酸素濃度を容易に実現できる。ただし半導体基板１０は、ＭＣＺ法を用いて製造されたＭＣＺ基板に限定されなくてよい。
半導体基板１０には、ドリフト領域１８が設けられていてよい。ドリフト領域１８は、水素含有領域１０２よりもドーピング濃度の低いＮ−型の領域である。ドリフト領域１８のドーピング濃度は、ベースドーピング濃度Ｄｂと同一であってよい。ドリフト領域１８は、ドーピング濃度がベースドーピング濃度Ｄｂより高い領域を含んでよい。ドリフト領域１８のドーピング濃度分布は、所定の深さ範囲Ｌ０でほぼ一様または平坦であってよい。一様または平坦であるとは、一例として、所定の深さ範囲Ｌ０で、ドーピング濃度の変化が、ベースドーピング濃度Ｄｂの８０％以上１２０％以下の値の範囲を示す分布である。所定の深さ範囲Ｌ０とは、半導体基板１０の厚さＷ０の１０％以内の長さ（すなわちＬ０≦０．１Ｗ０）であってよく、３０％以内の長さ（すなわちＬ０≦０．３Ｗ０）であってよく、５０％以内の長さ（すなわちＬ０≦０．５Ｗ０）であってよく、７０％以内の長さ（すなわちＬ０≦０．７Ｗ０）であってよい。
図２は、図１のＡ−Ａ線におけるキャリア濃度および仮想キャリア濃度の分布例を示す図である。Ａ−Ａ線は、深さ方向における水素含有領域１０２の全体と、ドリフト領域１８の一部を含んでいる。図２においては、Ａ−Ａ線における水素化学濃度分布と、ヘリウム濃度分布を合わせて示している。ヘリウムは、ライフタイムキラーを形成するための調整用不純物の一例である。図２の縦軸は各濃度を示す対数軸であり、横軸は下面２３からの深さ位置を示す線形軸である。なお各図面における濃度分布は、半導体装置１００の完成時（すなわち、熱処理後）における分布を示している。また、図２における水素化学濃度およびヘリウム濃度は、例えばＳＩＭＳ法で計測される化学濃度である。図２におけるキャリア濃度は、例えばＳＲ法で計測される。
本例では、キャリア濃度分布が第１ピーク１１１を有し、ヘリウム濃度分布は第３ピーク１１３を有し、仮想キャリア濃度分布が第４ピーク１１４を有し、水素濃度分布が第５ピーク１１５を有している。それぞれの濃度分布は、複数のピークを有してよい。複数の第１ピーク１１１について、半導体基板１０の下面２３に近いものから順番に第１ピーク１１１−１、１１１−２、１１１−３、１１１−４とする。複数の第３ピーク１１３について、半導体基板１０の下面２３に近いものから順番に第３ピーク１１３−１、１１３−２、１１３−３、１１３−４とする。複数の第４ピーク１１４について、半導体基板１０の下面２３に近いものから順番に第４ピーク１１４−１、１１４−２、１１４−３、１１４−４とする。複数の第５ピーク１１５について、半導体基板１０の下面２３に近いものから順番に第５ピーク１１５−１、１１５−２、１１５−３、１１５−４とする。また、水素化学濃度分布の各第５ピーク１１５が極大値を示す深さ位置を、下面２３から近い位置から順番に、ＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４とする。また、ヘリウム濃度分布の第３ピーク１１３が極大値を示す深さ位置をＰＨｅとする。また、高濃度領域１０６−１におけるキャリア濃度分布の第２ピーク１１２が極大値を示す深さ位置をＰ２とする。
図２の例では、キャリア濃度分布の各第１ピーク１１１が極大値を示す位置と、水素濃度分布の各第５ピーク１１５が極大値を示す位置を同一としているが、これらの位置は厳密に一致していなくてもよい。例えば、第５ピーク１１５の半値全幅の範囲内に、第１ピーク１１１が極大値を示す位置が含まれていれば、第１ピーク１１１と第５ピーク１１５とは実質的に同一の位置に配置されているとしてよい。
水素含有領域１０２には、水素が含まれている。本例では、水素含有領域１０２には、水素以外のＮ型不純物およびＰ型不純物が実質的に含まれていない。例えば、水素含有領域１０２における水素化学濃度は、Ｎ型不純物およびＰ型不純物の化学濃度の１００倍以上である。図２の例では、水素化学濃度が、ベースドーピング濃度Ｄｂの１０倍以上である領域を、水素含有領域１０２としている。水素化学濃度分布の第５ピーク１１５は、水素イオンの注入時における飛程位置の近傍に配置されている。水素含有領域１０２が複数の第５ピーク１１５を有する場合、水素含有領域１０２には、飛程を変更して、複数回水素イオンが注入されてよい。飛程の変更は、イオン注入時における水素イオンの加速エネルギーの変更であってよい。
仮想キャリア濃度分布は、水素化学濃度分布に対して、１より小さい活性化率を乗じた分布である。つまり、仮想キャリア濃度分布は、水素化学濃度分布と同一の形状で、濃度値が小さくなった分布である。活性化率は、予め定められた値を用いてよく、水素化学濃度分布と、キャリア濃度分布とに基づいて定めてもよい。例えば、水素化学濃度分布の複数の第５ピーク１１５のうち、ヘリウム濃度分布の第３ピーク１１３から最も遠い第５ピーク１１５−１のピーク値をＤ５−１とし、キャリア濃度分布の複数の第１ピーク１１１のうち、第５ピーク１１５−１と同一の深さ位置に配置された第１ピーク１１１−１のピーク値をＤ１−１とする。第５ピーク１１５−１のピーク値Ｄ５−１に対する、第１ピーク１１１−１のピーク値Ｄ１−１の比率Ｄ１−１／Ｄ５−１を活性化率として用いてよい。
本例のヘリウム濃度分布の第３ピーク１１３は、深さ方向において、水素化学濃度分布の２つの第５ピーク１１５（本例では、第５ピーク１１５−２、１１５−３）が極大値を示す深さ位置ＰＨ２、ＰＨ３の間に配置されている。同様に、第３ピーク１１３は、深さ方向において、キャリア濃度分布の２つの第１ピーク１１１（本例では、第１ピーク１１１−２、１１１−３）の間に配置されている。例えば、第３ピーク１１３が極大値となる深さ位置ＰＨｅは、いずれの第５ピーク１１５の半値全幅（ＦＷＨＭ）の範囲にも含まれていない。同様に、第３ピーク１１３が極大値となる点は、いずれの第１ピーク１１１の半値全幅の範囲にも含まれていない。ヘリウム濃度分布の第３ピーク１１３の位置を、第５ピーク１１５とは異ならせることで、ヘリウム照射により形成された空孔欠陥を、水素と結合させずに残すことができ、キャリアライフタイムを低減できる。このため、ライフタイム制御領域１０４を容易に形成できる。下面２３側からヘリウムを注入した場合、ヘリウム濃度分布の第３ピーク１１３よりも下面２３側のスロープの傾きは、下面２３とは逆側のスロープの傾きよりも小さくなりやすい。
キャリア濃度分布は、高濃度領域１０６において、仮想キャリア濃度分布よりも濃度値が高くなる。なお、高濃度領域１０６におけるキャリア濃度は、半導体基板１０のベースドーピング濃度Ｄｂよりも高い。高濃度領域１０６は、キャリア濃度分布の第１ピーク１１１の間に配置されてよい。本例では、キャリア濃度分布の第１ピーク１１１のうち、最も深く配置された第１ピーク１１１−４と、次に深く配置された第１ピーク１１１−３との間に高濃度領域１０６−１が設けられている。
本例では、高濃度領域１０６−１のキャリア濃度分布は、第２ピーク１１２を有している。高濃度領域１０６−１の第２ピーク１１２の深さ位置Ｐ２は、第１ピーク１１１−４の深さ位置ＰＨ４と、第１ピーク１１１−３の深さ位置ＰＨ３との間に配置されている。
また、第１ピーク１１１−４とドリフト領域１８との間には高濃度領域１０６−２が設けられている。高濃度領域１０６−１と高濃度領域１０６−２は、第１ピーク１１１−４を含んで連続して設けられていてもよい。それぞれの高濃度領域１０６において、キャリア濃度の最大値は、当該深さ位置における仮想キャリア濃度の１．１倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。
それぞれの高濃度領域１０６には、ヘリウム等の調整用不純物が含まれてよい。高濃度領域１０６に含まれる調整用不純物の濃度は、ベースドーピング濃度Ｄｂよりも高くてよい。高濃度領域１０６は、下面２３を基準として、ヘリウム濃度分布の第３ピーク１１３よりも深い位置に設けられてよい。高濃度領域１０６には、ヘリウム注入による空孔欠陥等が生じている。空孔欠陥の濃度分布は、図５で別途説明する。熱処理により、当該空孔欠陥が水素および酸素と結合してＶＯＨを含む欠陥となる。ＶＯＨを含む欠陥はドナーとして機能するので、高濃度領域１０６のキャリア濃度は、仮想キャリア濃度よりも高くなる。このような構成により、仮想キャリア濃度分布とは異なるキャリア濃度分布を得ることができる。一方で、ヘリウム濃度分布の第３ピーク１１３の近傍においては、空孔欠陥が多く形成されるので、空孔欠陥として残る割合が高くなり、キャリア濃度は仮想キャリア濃度よりも低くなる。これにより、ライフタイム制御領域１０４を形成できる。本例によれば、ライフタイム制御領域１０４と同一の工程で高濃度領域１０６を形成できる。
また、高濃度領域１０６−２において、キャリア濃度分布のスロープ１１７は、仮想キャリア濃度のスロープ１１８よりも緩やかに変化している。つまり、キャリア濃度分布のスロープ１１７は、仮想キャリア濃度のスロープ１１８よりも、深い位置まで伸びている。これにより、例えば半導体装置１００をトランジスタ等のスイッチング素子として用いた場合に、スイッチング時の電圧および電流波形を緩やかにできる。スロープ１１８は、下面２３からの距離が増大するにつれて傾きが減少してよい。つまりスロープ１１８は、下に凸の形状を有してよい。スロープ１１７は、下面２３からの距離が増大するにつれて傾きが増大してよい。つまりスロープ１１７は、上に凸の形状を有してよい。
水素含有領域１０２におけるキャリア濃度は、半導体基板１０のベースドーピング濃度Ｄｂより高くてもよい。ただし、ライフタイム制御領域１０４におけるキャリア濃度は、ベースドーピング濃度Ｄｂより小さくてもよい。キャリア濃度分布は、ライフタイム制御領域１０４において谷１１６を有してよい。水素濃度分布のそれぞれの第５ピーク１１５の間をピーク間領域とした場合に、谷１１６は、高濃度領域１０６−１が設けられたピーク間領域よりも下面２３側のピーク間領域に配置されてよい。本例の谷１１６は、高濃度領域１０６−１が設けられたピーク間領域に対して、第５ピーク１１５−３を挟んで隣り合うピーク間領域に設けられている。谷１１６は、ヘリウム濃度分布の第３ピーク１１３と同一のピーク間領域に配置されてよい。
図３は、キャリア濃度分布および仮想キャリア濃度分布を示す図である。図３におけるキャリア濃度分布および仮想キャリア濃度分布は、図２の例と同一である。本例では、キャリア濃度分布の各第１ピーク１１１における極大値をＤ１、仮想キャリア濃度分布の各第４ピーク１１４における極大値をＤ４とする。また、高濃度領域１０６−１のキャリア濃度分布の極大値をＤ２とする。
キャリア濃度分布のいずれかの第１ピーク１１１の極大値Ｄ１は、当該深さ位置における仮想キャリア濃度以下であってよい。例えば、ライフタイム制御領域１０４または谷１１６を挟んで配置された２つの第１ピーク１１１−２、１１１−３のうち、少なくとも一方の極大値Ｄ１は、対応する第４ピーク１１４−２、１１４−３の極大値Ｄ４よりも小さい。ライフタイム制御領域１０４の近傍においては、空孔欠陥がＶＯＨ欠陥とならずに多く残存しているので、キャリア濃度が低下しやすい。
図４は、高濃度領域１０６−１の第２ピーク１１２を説明する図である。図４におけるキャリア濃度分布は、図２の例と同一である。第２ピーク１１２は、深さ方向において第２ピーク１１２を挟む２つの第１ピーク１１１−３、１１１−４のいずれよりも、なだらかなピークである。第２ピーク１１２の深さ方向の幅Ｗ２は、第１ピーク１１１−３、１１１−４の深さ方向の幅Ｗ１−３、Ｗ１−４のいずれよりも大きい。各ピークの幅は、各ピークの半値全幅を用いてよい。各ピークにおいて半値全幅を測定できない場合、半値以外の基準を用いて、各ピークの幅を規定してもよい。例えば、各ピークの極大値Ｄに対して８０％の濃度（０．８×Ｄ）以上となる領域の幅を、各ピークの幅としてよい。
第２ピーク１１２の幅Ｗ２は、水素含有領域１０２のいずれの第１ピーク１１１の幅Ｗ１よりも大きくてよい。本例によれば、水素含有領域１０２のうち、ドリフト領域１８に近い領域におけるキャリア濃度分布を、均一化できる。
図５は、ヘリウム濃度分布における第３ピーク１１３を説明する図である。図５には、空孔欠陥濃度分布も図示している。空孔欠陥濃度分布は、ヘリウムイオン等の調整用不純物のイオン注入により生じた空孔欠陥の濃度の分布である。空孔欠陥濃度分布はピーク１１９を有する。図５におけるキャリア濃度分布およびヘリウム濃度分布は、図２の例と同一である。本例では、第３ピーク１１３の深さ方向における幅をＷｋとする。幅Ｗｋは、第３ピーク１１３の半値全幅を用いてよい。また、キャリア濃度分布の各第１ピーク１１１の間のピーク間領域の幅をＬとする。図５の例では、第１ピーク１１１−１と１１１−２との間のピーク間領域の幅をＬ１２とし、第１ピーク１１１−２と１１１−３との間のピーク間領域の幅をＬ２３とし、第１ピーク１１１−３と１１１−４との間のピーク間領域の幅をＬ３４とする。
本例の第３ピーク１１３の幅Ｗｋは、いずれのピーク間領域の幅Ｌよりも大きい。第３ピーク１１３の幅Ｗｋの範囲には、複数の第１ピーク１１１が含まれてよい。図５の例では、第１ピーク１１１−２、１１１−３が、幅Ｗｋの範囲に含まれている。幅Ｗｋは、５μｍ以上であってよく、１０μｍ以上であってもよい。幅Ｗｋは、水素含有領域１０２の深さ方向における幅よりは小さくてよい。第３ピーク１１３の幅Ｗｋを大きくすることで、第３ピーク１１３のピーク位置ＰＨｅから離れた位置にも、ヘリウムを分布させることができる。このため、ピーク位置ＰＨｅから離れた位置において、ＶＯＨ欠陥を生じさせて、高濃度領域１０６を形成できる。また、ドリフト領域１８の近傍に高濃度領域１０６を形成することが容易になり、ドリフト領域１８の近傍におけるキャリア濃度分布をゆるやかに変化させることができる。
空孔欠陥濃度分布のピーク１１９は、ヘリウム濃度分布の第３ピーク１１３の近傍に位置してよい。本例では、ピーク１１９のピーク位置ＰＶと第３ピーク１１３のピーク位置ＰＨｅは一致している。ピーク１１９のピーク位置ＰＶと第３ピーク１１３のピーク位置ＰＨｅは一致しなくてもよい。空孔欠陥濃度分布は、ヘリウム濃度分布の第３ピーク１１３の位置ＰＨｅを含むように分布してよい。空孔欠陥濃度分布のピーク１１９は、ヘリウム濃度分布の第３ピーク１１３の分布幅よりも狭く分布する。ピーク１１９の位置ＰＶは、位置ＰＨｅを挟んで深さ方向に隣り合う２つの水素濃度のピーク位置の間に、位置してよい。本例の空孔欠陥濃度分布のピーク１１９は、キャリア濃度の第１ピーク１１１‐２と第１ピーク１１１‐３の間に分布する。空孔欠陥濃度分布のピーク濃度の１０％となる２つの濃度位置の間の幅Ｗｖは、幅Ｌ２３よりも短くてよい。調整用不純物のイオン注入により、半導体基板１０の内部に空孔欠陥が形成される。空孔欠陥の周辺に存在する水素は、空孔欠陥のダングリングボンドを終端する。そのため、形成された空孔欠陥の濃度は減少する。水素化学濃度が高い第１ピーク１１１−２および第１ピーク１１１−３では、水素化学濃度が高いため、空孔欠陥濃度が特に減少する。これにより、空孔欠陥濃度は第１ピーク１１１−２と第１ピーク１１１−３の間のみに分布する。すなわち、空孔欠陥に起因する再結合中心を２つのキャリア濃度のピークの間に局所的に分布させて、精度よく再結合中心の深さおよび幅を制御することができる。空孔欠陥濃度分布のピーク位置ＰＶを挟んだ両側の濃度スロープの傾きは、ヘリウム濃度分布のピーク位置ＰＨｅを挟んだ両側の濃度スロープの傾きよりも大きくてよい。
図６は、キャリア濃度分布および仮想キャリア濃度分布の他の例を示す図である。図２から図５において説明したキャリア濃度分布においては、第２ピーク１１２の極大値Ｄ２が、第２ピーク１１２を挟む２つの第１ピーク１１１−３、１１１−４の極大値Ｄ１−３、Ｄ１−４のいずれよりも小さかった。これに対して、第２ピーク１１２の極大値Ｄ２は、極大値Ｄ１−３、Ｄ１−４の少なくとも一方より大きくてよい。本例では、第２ピーク１１２の極大値Ｄ２は、極大値Ｄ１−３、Ｄ１−４のいずれよりも大きい。このような構成により、ドリフト領域１８の近傍におけるキャリア濃度分布を、よりゆるやかにできる。
図６に示したキャリア濃度分布は、第１ピーク１１１−３と第２ピーク１１２との間に極小値（谷）を有しており、第２ピーク１１２と第１ピーク１１１−４との間に極小値（谷）を有している。他の例のキャリア濃度分布は、第１ピーク１１１−３と第２ピーク１１２との間、および、第２ピーク１１２と第１ピーク１１１−４との間の少なくとも一方において、極小値（谷）を有さなくてよい。キャリア濃度分布は、深さ位置ＰＨ３からＰＨ４の間に単一のピークが形成されていてもよい。つまり、深さ位置ＰＨ３からＰＨ４の間のキャリア濃度分布は、極小値（谷）を有さなくてもよい。
図７は、キャリア濃度分布および仮想キャリア濃度分布の他の例を示す図である。本例においては、第２ピーク１１２の幅Ｗ２が、図１から図６に示した例よりも大きくなっている。例えば、半導体基板１０の酸素濃度を調整することで、幅Ｗ２の大きい第２ピーク１１２を形成できる。本例の半導体基板１０の酸素濃度は、１×１０１７／ｃｍ３以上であってよく、５×１０１７／ｃｍ３以上であってよく、１×１０１８／ｃｍ３以上であってもよい。あるいは、１×１０１８／ｃｍ３以下であってもよい。他の構成は、図１から図６の例と同様であってよい。半導体基板１０は、ＭＣＺ法で製造された基板であってよい。
本例においても、深さ位置ＰＨｅには、ヘリウムが注入されている。これにより、高濃度領域１０６を形成できる。ヘリウムのドーズ量は、５×１０１０／ｃｍ２以上であってよく、１×１０１１／ｃｍ２以上であってよく、１×１０１２／ｃｍ２以上であってもよい。また、広範囲に均等にヘリウムを分布させるべく、飛程を変更して複数の深さ位置にヘリウムを注入してもよい。この場合、ヘリウムの総ドーズ量が、５×１０１０／ｃｍ２以上であってよく、１×１０１１／ｃｍ２以上であってよく、１×１０１２／ｃｍ２以上であってもよい。あるいは、ヘリウムイオンの加速エネルギーを大きくして、ヘリウムイオンの半値全幅を大きくしてもよい。
本例の第２ピーク１１２の半値全幅Ｗ２は、水素化学濃度分布の第５ピーク１１５のうち、最も深く配置された第５ピーク１１５−４と、次に深く配置された第５ピーク１１５−３との第５ピーク間隔Ｗ５の半分よりも大きくてよい。本例においては、最も深い位置の第５ピーク１１５−４に対するドーズ量が、１×１０１２／ｃｍ２以上であってよく、７×１０１２／ｃｍ２以上であってよく、１×１０１３／ｃｍ２以上であってもよい。第５ピーク１１５−４のドーズ量を多くすることで、空孔欠陥を終端する水素の量を確保できる。このため、幅Ｗ２の大きい第２ピーク１１２を形成しやすくなる。
なお、第２ピーク１１２の頂点からドリフト領域１８側に向かってキャリア濃度を観察した場合に、キャリア濃度が最初に頂点濃度Ｄ２の半分（Ｄ２／２）となる深さ位置をＺｂとする。第２ピーク１１２の頂点から深さ位置Ｚｂまでの深さ方向の距離を、半値全幅Ｗ２の半分としてよい。つまり、当該距離の２倍を半値全幅Ｗ２としてよい。この場合、第２ピーク１１２の頂点よりも下面２３側において、キャリア濃度がＤ２／２以下にならずとも、半値全幅Ｗ２を規定できる。
幅Ｗ２を大きくすることで、水素含有領域１０２におけるキャリア濃度分布を、高濃度かつ平坦化できる。例えば、水素含有領域１０２を後述するバッファ領域として用いた場合、半導体装置１００の逆回復動作時の電圧波形をなだらかにでき、ソフトリカバリー化できる。また、下面２３側の電界強度が緩和されて、下面２３側におけるアバランシェ耐量を向上できる。第２ピーク１１２の半値全幅Ｗ２は、第５ピーク間隔Ｗ５以上であってもよい。
第２ピーク１１２の半値全幅Ｗ２の深さ範囲に、第５ピーク１１５−４および第５ピーク１１５−３の各頂点が配置されていてよい。これにより、第２ピーク１１２を更になだらかにできる。この場合、キャリア濃度分布は、深さ位置ＰＨ３およびＰＨ４において、それぞれ第４ピーク１１４またはキンクを有していてよい。キンクとは、分布波形の傾き（つまり微分値）が不連続に変化する点を指す。また、第２ピーク１１２の半値全幅Ｗ２は、５μｍ以上であってよく、１０μｍ以上であってよく、１５μｍ以上であってもよい。
図８は、半導体装置１００の構造例を示す図である。本例の半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として機能する。本例の半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極５４を有する。層間絶縁膜３８は、半導体基板１０の上面２１のすくなくとも一部を覆って形成される。層間絶縁膜３８には、コンタクトホール等の貫通孔が形成されている。コンタクトホールにより、半導体基板１０の上面２１が露出する。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。
エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。エミッタ電極５２は、コンタクトホールの内部にも形成されており、コンタクトホールにより露出する半導体基板１０の上面２１と接触している。
コレクタ電極５４は、半導体基板１０の下面２３に形成される。コレクタ電極５４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極５４は、アルミニウム等の金属材料で形成される。
本例の半導体基板１０には、Ｎ−型のドリフト領域１８、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４、Ｎ＋型の蓄積領域１６、Ｎ＋型のバッファ領域２０、および、Ｐ＋型のコレクタ領域２２が設けられている。
エミッタ領域１２は、半導体基板１０の上面２１に接して設けられ、ドリフト領域１８よりもドナー濃度の高い領域である。エミッタ領域１２は、例えばリン等のＮ型不純物を含む。
ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。ベース領域１４は、例えばボロン等のＰ型不純物を含む。
蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。蓄積領域１６は、リン等のＮ型不純物を含んでよく、水素を含んでいてもよい。
コレクタ領域２２は、半導体基板１０の下面２３に接して設けられている。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高くてよい。コレクタ領域２２は、ベース領域１４と同一のＰ型不純物を含んでよく、異なるＰ型不純物を含んでもよい。
バッファ領域２０は、コレクタ領域２２とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。バッファ領域２０は、水素等のＮ型不純物を有する。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
図１から図７において説明した水素含有領域１０２が、バッファ領域２０に含まれている。本例では、水素含有領域１０２が、バッファ領域２０の全体として機能する。本例のバッファ領域２０は、図１から図７において説明した高濃度領域１０６を有する。バッファ領域２０は、図１から図７において説明したライフタイム制御領域１０４を更に有してもよい。
バッファ領域２０に高濃度領域１０６を設けることで、ドリフト領域１８の近傍において、バッファ領域２０のキャリア濃度分布を緩やかにできる。このため、半導体装置１００のスイッチング時に、電圧および電流の波形を緩やかに変化させることができる。また、ドリフト領域１８の近傍におけるドナー濃度を高くできるので、ベース領域１４の下面側からの空乏層の広がりを更に抑制できる。
ゲートトレンチ部４０は、半導体基板１０の上面２１から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に達している。本例の蓄積領域１６は、ゲートトレンチ部４０の下端よりも上側に配置されている。蓄積領域１６は、ベース領域１４の下面全体を覆うように設けられてよい。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、ＩＧＢＴにおけるオン電圧を低減することができる。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われているが、ゲート導電部４４は、他の断面においてゲート電極と接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
図９は、図８のＢ−Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。図９の縦軸は、キャリア濃度を示す対数軸であり、横軸は下面２３からの距離を示す線形軸である。
本例のバッファ領域２０におけるキャリア濃度分布は、深さ方向において異なる位置に設けられた複数の第１ピーク１１１を有する。バッファ領域２０は、第１ピーク１１１の間に高濃度領域１０６を有する。バッファ領域２０は、複数の第１ピーク１１１のうち、最もドリフト領域１８に近い第１ピーク１１１と、ドリフト領域１８との間に高濃度領域１０６を有してもよい。高濃度領域１０６を設けることで、上面２１側からの空乏層の広がりを抑制しやすくなる。
本例の蓄積領域１６は、複数のピーク２５を有しているが、蓄積領域１６は単一のピーク２５を有していてもよい。ピーク２５は、ドナー濃度のピークである。ピーク２５は、水素を注入することで形成してもよい。この場合、高濃度領域１０６は、蓄積領域１６に設けることもできる。ライフタイム制御領域１０４を蓄積領域１６の下方に設け、且つ、蓄積領域１６の内部に高濃度領域１０６を設けてもよい。高濃度領域１０６は、蓄積領域１６におけるピーク２５として機能してもよい。また高濃度領域１０６は、蓄積領域１６の深さ方向の全体にわたって形成されてもよい。
図１０は、半導体装置１００の製造方法における一部の工程を示す図である。図１０においては、高濃度領域１０６を形成する工程を示している。図１０に示す工程の前後に、図８に示した各構造を形成する。
Ｓ９０２において、半導体基板１０の下面２３側から水素イオンを注入する。Ｓ９０２においては、飛程を変更して複数回水素イオンを注入してよい。次にＳ９０４において、半導体基板１０をアニールする。これにより、水素ドナーおよびＶＯＨ欠陥を生じさせて、水素含有領域１０２を形成する。
次にＳ９０６において、水素含有領域１０２にヘリウム等の調整用不純物を注入する。Ｓ９０６においては、図５等において説明したように、ヘリウム濃度分布の第３ピーク１１３の幅Ｗｋが、水素化学濃度分布の各第５ピーク１１５の間隔よりも広くなるように、ヘリウムを注入することが好ましい。Ｓ９０６においては、飛程を変えて複数回ヘリウムを注入することで、幅Ｗｋの大きい第３ピーク１１３を形成してもよい。ヘリウム濃度分布は、複数の第３ピーク１１３を有していてもよい。ヘリウムイオンのシリコン基板における飛程は、２．５ＭｅＶの加速エネルギーで、１０μｍ程度である。
なお、図７にかかる実施例において、１回のヘリウムイオンの注入で第２ピーク１１２の幅Ｗ２を広くする場合は、加速エネルギーをさらに高くしてよい。この場合、ヘリウムイオンの飛程が所定位置よりも深くなるため、ヘリウムイオンの加速器と、半導体基板の間に、所定厚さのアルミニウム等のアブソーバーを挿入する。このアブソーバーにより、ヘリウムイオンのエネルギーを吸収することで、ヘリウムイオンの第２ピーク１１２を、半導体基板の注入面から所定の深さとなるように調整してよい。一例として、ヘリウムイオンの加速エネルギーは２４ＭｅＶで、半値全幅が１２μｍ程度である。
次にＳ９０８において、半導体基板１０をアニールする。Ｓ９０８におけるアニール条件は、Ｓ９０４におけるアニール条件と同一であってよく、異なっていてもよい。Ｓ９０８において半導体基板１０を熱処理することで、水素含有領域１０２において高濃度領域１０６を形成する。
Ｓ９０２およびＳ９０６においては、半導体基板１０に含まれる炭素濃度に応じて、注入する水素またはヘリウムの濃度を調整してよい。例えば、半導体基板１０に含まれる炭素濃度が高いほど、注入する水素またはヘリウムの濃度を低くしてよい。これにより、半導体基板１０に含まれる炭素濃度によらず、一定の濃度の高濃度領域１０６を形成できる。
図１１は、半導体装置１００の逆回復動作時の電圧および電流波形の一例を示す図である。図１１においては、図８の実施例に係る半導体装置１００の波形と、比較例に係る半導体装置の波形を示している。比較例に係る半導体装置は、高濃度領域１０６を有さない点で半導体装置１００と相違する。他の構造は、半導体装置１００と同様である。
図１１に示すように、比較例においては逆回復電流が無くなる直前に電流波形のｄｉ／ｄｔが大きくなる。このため、電圧波形の比較的に大きなサージが発生してしまう。これに対して、実施例によれば、バッファ領域２０のキャリア濃度分布がなだらかなので、逆回復動作の最後まで電流波形をなだらかにできる。このため、電圧波形におけるサージを抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２５・・・ピーク、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コレクタ電極、１００・・・半導体装置、1０２・・・水素含有領域、１０４・・・ライフタイム制御領域、１０６・・・高濃度領域、１１１・・・第１ピーク、１１２・・・第２ピーク、１１３・・・第３ピーク、１１４・・・第４ピーク、１１５・・・第５ピーク、１１６・・・谷、１１７・・・スロープ、１１８・・・スロープ、１１９・・・ピーク
上記課題を解決するために、本発明の一つの態様においては、半導体基板を備える半導体装置を提供する。半導体基板は、水素を含む水素含有領域を有してよい。水素含有領域は、含有する水素の濃度および水素の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を有してよい。
本例では、キャリア濃度分布が第１ピーク１１１を有し、ヘリウム濃度分布は第３ピーク１１３を有し、仮想キャリア濃度分布が第４ピーク１１４を有し、水素化学濃度分布が第５ピーク１１５を有している。それぞれの濃度分布は、複数のピークを有してよい。複数の第１ピーク１１１について、半導体基板１０の下面２３に近いものから順番に第１ピーク１１１−１、１１１−２、１１１−３、１１１−４とする。複数の第３ピーク１１３について、半導体基板１０の下面２３に近いものから順番に第３ピーク１１３−１、１１３−２、１１３−３、１１３−４とする。複数の第４ピーク１１４について、半導体基板１０の下面２３に近いものから順番に第４ピーク１１４−１、１１４−２、１１４−３、１１４−４とする。複数の第５ピーク１１５について、半導体基板１０の下面２３に近いものから順番に第５ピーク１１５−１、１１５−２、１１５−３、１１５−４とする。また、水素化学濃度分布の各第５ピーク１１５が極大値を示す深さ位置を、下面２３から近い位置から順番に、ＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４とする。また、ヘリウム濃度分布の第３ピーク１１３が極大値を示す深さ位置をＰＨｅとする。また、高濃度領域１０６−１におけるキャリア濃度分布の第２ピーク１１２が極大値を示す深さ位置をＰ２とする。
図２の例では、キャリア濃度分布の各第１ピーク１１１が極大値を示す位置と、水素化学濃度分布の各第５ピーク１１５が極大値を示す位置を同一としているが、これらの位置は厳密に一致していなくてもよい。例えば、第５ピーク１１５の半値全幅の範囲内に、第１ピーク１１１が極大値を示す位置が含まれていれば、第１ピーク１１１と第５ピーク１１５とは実質的に同一の位置に配置されているとしてよい。
水素含有領域１０２におけるキャリア濃度は、半導体基板１０のベースドーピング濃度Ｄｂより高くてもよい。ただし、ライフタイム制御領域１０４におけるキャリア濃度は、ベースドーピング濃度Ｄｂより小さくてもよい。キャリア濃度分布は、ライフタイム制御領域１０４において谷１１６を有してよい。水素化学濃度分布のそれぞれの第５ピーク１１５の間をピーク間領域とした場合に、谷１１６は、高濃度領域１０６−１が設けられたピーク間領域よりも下面２３側のピーク間領域に配置されてよい。本例の谷１１６は、高濃度領域１０６−１が設けられたピーク間領域に対して、第５ピーク１１５−３を挟んで隣り合うピーク間領域に設けられている。谷１１６は、ヘリウム濃度分布の第３ピーク１１３と同一のピーク間領域に配置されてよい。

Claims (14)

  1. 半導体基板を備える半導体装置であって、
    前記半導体基板は、水素を含む水素含有領域を有し、
    前記水素含有領域は、含有する水素の濃度および水素の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を有する半導体装置。
  2. 前記高濃度領域のキャリア濃度は、前記半導体基板のベースドーピング濃度よりも高い
    請求項１に記載の半導体装置。
  3. 前記水素含有領域の深さ方向におけるキャリア濃度分布は、複数の第１ピークを有し、
    前記深さ方向において、前記第１ピークの間に前記高濃度領域が配置されている
    請求項１または２に記載の半導体装置。
  4. 前記高濃度領域は、前記第１ピークのうち、最も深く配置された前記第１ピークと、次に深く配置された前記第１ピークとの間に配置されている
    請求項３に記載の半導体装置。
  5. 前記高濃度領域のキャリア濃度分布は、前記深さ方向において第２ピークを有する
    請求項３または４に記載の半導体装置。
  6. 前記高濃度領域の前記第２ピークの幅は、いずれの前記第１ピークの幅よりも大きい
    請求項５に記載の半導体装置。
  7. 前記水素含有領域における水素化学濃度分布は、複数の第５ピークを有し、
    前記第２ピークの半値全幅は、前記第５ピークのうち、最も深く配置された前記第５ピークと、次に深く配置された前記第５ピークとの第５ピーク間隔の半分よりも大きい
    請求項５または６に記載の半導体装置。
  8. 前記第２ピークの半値全幅の範囲に、最も深く配置された前記第５ピークと、次に深く配置された前記第５ピークとが含まれている
    請求項７に記載の半導体装置。
  9. 前記水素含有領域は、キャリアのライフタイムを調整する調整用不純物を含むライフタイム制御領域を有し、
    前記深さ方向における前記調整用不純物の濃度分布は第３ピークを有し、
    前記高濃度領域は、前記調整用不純物の濃度分布の前記第３ピークよりも深い位置に設けられている
    請求項３から８のいずれか一項に記載の半導体装置。
  10. 前記第３ピークの半値全幅は、複数の前記第１ピークの前記深さ方向における間隔よりも大きい
    請求項９に記載の半導体装置。
  11. 前記高濃度領域における酸素濃度が１×１０１７／ｃｍ３以上である
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記高濃度領域における炭素濃度が１×１０１３／ｃｍ３以上である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板は、
    Ｎ型のドリフト領域と、
    前記半導体基板の上面に接して設けられ、前記ドリフト領域よりもキャリア濃度の高いＮ型のエミッタ領域と、
    前記エミッタ領域と前記ドリフト領域との間に設けられたＰ型のベース領域と、
    前記半導体基板の下面に接して設けられたＰ型のコレクタ領域と、
    前記コレクタ領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもキャリア濃度の高いＮ型のバッファ領域と
    を有し、
    前記水素含有領域は、前記バッファ領域に含まれている
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 半導体基板を備える半導体装置の製造方法であって、
    前記半導体基板に水素を注入して水素含有領域を形成し、
    前記水素含有領域に、キャリアのライフタイムを調整するライフタイム制御領域を形成し、
    前記半導体基板を熱処理することで、前記水素含有領域において、含有する不純物の濃度および不純物の活性化率から定まる仮想キャリア濃度よりもキャリア濃度の高い高濃度領域を形成する
    製造方法。
JP2020556177A 2018-11-16 2019-11-14 半導体装置および製造方法 Active JP7099541B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022105114A JP7351380B2 (ja) 2018-11-16 2022-06-29 半導体装置
JP2023147883A JP2023160963A (ja) 2018-11-16 2023-09-12 半導体装置および半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018215549 2018-11-16
JP2018215549 2018-11-16
JP2019203105 2019-11-08
JP2019203105 2019-11-08
PCT/JP2019/044756 WO2020100995A1 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022105114A Division JP7351380B2 (ja) 2018-11-16 2022-06-29 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020100995A1 true JPWO2020100995A1 (ja) 2021-05-20
JP7099541B2 JP7099541B2 (ja) 2022-07-12

Family

ID=70731874

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020556177A Active JP7099541B2 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法
JP2022105114A Active JP7351380B2 (ja) 2018-11-16 2022-06-29 半導体装置
JP2023147883A Pending JP2023160963A (ja) 2018-11-16 2023-09-12 半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022105114A Active JP7351380B2 (ja) 2018-11-16 2022-06-29 半導体装置
JP2023147883A Pending JP2023160963A (ja) 2018-11-16 2023-09-12 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (3) US11715771B2 (ja)
JP (3) JP7099541B2 (ja)
CN (1) CN112219263B (ja)
DE (1) DE112019001741B4 (ja)
WO (1) WO2020100995A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439929B2 (ja) * 2020-07-14 2024-02-28 富士電機株式会社 半導体装置
CN114902426A (zh) * 2020-07-15 2022-08-12 富士电机株式会社 半导体装置
JP7501663B2 (ja) 2020-11-11 2024-06-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113644123B (zh) * 2021-06-28 2024-09-06 华为技术有限公司 半导体器件及相关芯片和制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095559A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016096338A (ja) * 2014-11-14 2016-05-26 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置を形成する方法および半導体装置
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP6281642B2 (ja) * 2014-09-17 2018-02-21 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015212464B4 (de) 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016114264B4 (de) 2016-08-02 2024-10-24 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen
JP6756376B2 (ja) 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095559A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016096338A (ja) * 2014-11-14 2016-05-26 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置を形成する方法および半導体装置
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN112219263B (zh) 2024-09-27
JP2022126855A (ja) 2022-08-30
DE112019001741T5 (de) 2020-12-17
DE112019001741B4 (de) 2024-10-10
US20240332373A1 (en) 2024-10-03
JP7099541B2 (ja) 2022-07-12
CN112219263A (zh) 2021-01-12
WO2020100995A1 (ja) 2020-05-22
JP2023160963A (ja) 2023-11-02
US11715771B2 (en) 2023-08-01
US20210043739A1 (en) 2021-02-11
US20230335599A1 (en) 2023-10-19
JP7351380B2 (ja) 2023-09-27
US12015058B2 (en) 2024-06-18

Similar Documents

Publication Publication Date Title
JP7078133B2 (ja) 半導体装置および製造方法
JP7099541B2 (ja) 半導体装置および製造方法
JP7024896B2 (ja) 半導体装置および半導体装置の製造方法
WO2021029285A1 (ja) 半導体装置
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
WO2022107727A1 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
WO2021049499A1 (ja) 半導体装置および製造方法
JP7473075B2 (ja) 半導体装置
WO2022102711A1 (ja) 半導体装置および半導体装置の製造方法
WO2021177422A1 (ja) 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置
WO2021125147A1 (ja) 半導体装置および半導体装置の製造方法
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023063411A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法
WO2022014624A1 (ja) 半導体装置
JP2024072087A (ja) 半導体装置および半導体装置の製造方法
JP2024067536A (ja) 半導体装置
JP2021114600A (ja) 半導体装置
CN116569307A (zh) 半导体装置以及制造半导体装置的方法
JP2023170200A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220613

R150 Certificate of patent or registration of utility model

Ref document number: 7099541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150