DE102009015726A1 - Halbleitervorrichtung mit IGBT und Diode - Google Patents

Halbleitervorrichtung mit IGBT und Diode Download PDF

Info

Publication number
DE102009015726A1
DE102009015726A1 DE102009015726A DE102009015726A DE102009015726A1 DE 102009015726 A1 DE102009015726 A1 DE 102009015726A1 DE 102009015726 A DE102009015726 A DE 102009015726A DE 102009015726 A DE102009015726 A DE 102009015726A DE 102009015726 A1 DE102009015726 A1 DE 102009015726A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
semiconductor region
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009015726A
Other languages
English (en)
Other versions
DE102009015726B4 (de
Inventor
Yukio Kariya Tsuzuki
Kenji Kariya Kouno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102009015726A1 publication Critical patent/DE102009015726A1/de
Application granted granted Critical
Publication of DE102009015726B4 publication Critical patent/DE102009015726B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: ein Substrat (1); einen Zellbereich (ZELL-BEREICH) für ein aktives Element, der einen IGBT-Zellbereich (IGBT-ZELLBEREICH) und einen Dioden-Zellbereich (DIODEN-ZELLBEREICH) aufweist; einen ersten Halbleiterbereich (2) auf einer ersten Seite des Substrats im Zellbereich für ein aktives Element; einen zweiten Halbtrats im IGBT-Zellbereich; einen dritten Halbleiterbereich (5) auf der zweiten Seite im Dioden-Zellbereich; einen vierten Halbleiterbereich (6, 6a-6b) auf der ersten Seite, welcher den Zellbereich für ein aktives Element umgibt; einen fünften Halbleiterbereich (9) auf der ersten Seite, welcher den fünften Halbleiterbereich umgibt; und einen sechsten Halbleiterbereich (5a-5d) auf der zweiten Seite unterhalb des vierten Halbleiterbereichs. Der zweite Halbleiterbereich, der dritte Halbleiterbereich und der sechste Halbleiterbereich sind elektrisch miteinander verbunden.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem IGBT und einer Diode.
  • Eine Inverterschaltung zur Ansteuerung einer Last, wie beispielsweise eines Motors, dient als Wandler zur Wandlung eines Gleichstroms in einem Wechselstrom. Die Schaltung wandelt eine Gleichspannung in eine Wechselspannung und versorgt anschließend die Last, wie beispielsweise einen Motor, mit Strom. Die Inverterschaltung zur Ansteuerung eines Induktionsmotors weist einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) als Schaltelement und eine FWD (Freilaufdiode) auf. Der IGBT dient als Schaltelement, und die FWD überbrückt den Strom, der durch den Motor fließt, wenn der IGBT sperrt, so dass der durch den Motor fließende Strom nicht durch einen Schaltvorgangs des IGBT geändert wird. Insbesondere sind eine Gleichstromversorgung und der Motor miteinander verbunden. Wenn der IGBT zum Anlegen der Spannung an den Motor sperrt, fließt der durch den Motor fließende Strom über die FWD zurück, bedingt durch die in einer Induktivität L des Motors gespeicherten Energie. Folglich nimmt der Motor einen Zustand gleich einem Fall an, in welchem die Sperrgleichspannung an den Motor gelegt wird. Da der Strom des Motors aufgrund des Schaltvorgangs des IGBT nicht schnell abgeschaltet wird, wird die durch den Schaltvorgang bewirkte Wechselspannung folglich im Wesentlichen von der Gleichstromversorgung geliefert. Da die Inverterschaltung die obige Funktion ausführt, muss eine Diode vorgesehen werden, die in Sperrrichtung parallel zum IGBT geschaltet ist. Insbesondere muss eine Diode vorgesehen werden, die in Sperrrichtung parallel zum IGBT geschaltet ist, der paarweise mit einem anderen IGBT angeordnet ist.
  • 10 zeigt ein Ersatzschaltbild einer Halbleitervorrichtung 90, die in geeigneter Weise für eine Inverterschaltung verwendet wird, die eine Last, wie beispielsweise einen Motor, ansteuert. Die Vorrichtung 90 weist einen IGBT 90i und eine Diode 90d auf, die gegenläufig parallel geschaltet sind.
  • Wenn die Diode 90d in der Vorrichtung 90 als FWD in der Inverterschaltung verwendet wird, ist es von Bedeutung, eine Stromwellenform während der Sperrverzögerungszeit in geeigneter Weise zu bilden, wenn die Diode von einem leitenden Zustand in einen nicht leitenden Zustand schaltet.
  • 11A zeigt eine Schaltung zum Messen und Auswerten der Wellenform des durch die Diode 90d fließenden Stroms. 11B zeigt ein Beispiel für die Stromwellenform.
  • Die Messschaltung weist zwei Halbleitervorrichtung 90a und 90b auf, die jeweils der in der 10 gezeigten Vorrichtung 90 entsprechen. Der IGBT 90ai in der Vorrichtung 90a dient als Schaltelement. Der IGBT 90bi in der Vorrichtung 90b schließt derart kurz, dass eine Wellenform eines durch die Diode 90bd fließenden Stroms Id gemessen wird.
  • Wenn der IGBT 90ai der Vorrichtung 90a sperrend geschaltet wird, fließt, wie in 11B gezeigt, ein Kurzschlussstrom Iif durch die Diode 90bd in der Vorrichtung 90b. Wenn der IGBT 90ai in der Vorrichtung 90a leitend geschaltet wird, fließt ein Strom sofort und in umgekehrter Richtung durch die Diode 90bd in der Vorrichtung 90b. Ein Spitzenwert des in umgekehrter Richtung fließenden Stroms ist als Erholstrom (Recovery Current) Irr definiert. Während der Sperrverzögerungszeit der Schaltung wird die Energiequellenspannung an die Dioden gelegt. Ein Produkt aus der Spannung und dem Erholstrom Irr ist als Erholverlust (Recovery Loss) definiert. Für gewöhnlich sollte eine Gleichrichterdiode während der Sperrverzögerungszeit einen geringen Erholstrom Irr und einen geringen Erholverlust aufweisen, so dass Strom in der Diode während der Sperrverzögerungszeit graduell verzögert wird. Diese Verzögerung bzw. Erholung (Recovery) der Diode ist als Soft Recovery (verzögerten Abfall) definiert.
  • In der Vorrichtung 90 der 10 sind der IGBT 90i und die Diode 90d auf verschiedenen Halbleitersubstraten bzw. Halbleiterchips gebildet. Der IGBT 90i und die Diode 90d sind über eine elektrische Verdrahtung in umgekehrter Richtung parallel geschaltet. Zur Verringerung der Abmessungen der Vorrichtung 90 sind der IGBT 90i und die Diode 90d vorzugsweise auf demselben Halbleitersubstrat gebildet.
  • Die JP-A-2007-227806 , welche der US 2007/0200138 entspricht, offenbart eine Halbleitervorrichtung mit einem IGBT und einer Diode, die auf demselben Halbleitersubstrat gebildet sind.
  • Die 12A und 12B zeigen die in der JP-A-2007-227806 offenbarte Halbleitervorrichtung 80. 13 zeigt eine Querschnittsansicht der Vorrichtung 80.
  • Die Vorrichtung 80 wird als Inverter in einem Fahrzeug verwendet. Die Vorrichtung 80 weist einen IGBT-Zellbereich und einen Dioden-Zellbereich auf, die auf demselben n–-leitenden Halbleitersubstrat 1 gebildet sind. In der Vorrichtung 80 bilden der IGBT-Zellbereich und der Dioden-Zellbereich einen Zellbereich für eine aktive Vorrichtung. In dem Zellbereich ist ein p-leitender erster Halbleiterbereich 2 in einem Oberflächenabschnitt des Substrats 1 auf einer Hauptoberflächenseite gebildet. Der erste Halbleiterbereich 2 bildet einen Kanalbildungsbereich im IGBT-Zellbereich und einen Anoden-Bereich im Dioden-Zellbereich. Ein Emitter-Bereich 3 des IGBT ist im ersten Halbleiterbereich 2 gebildet. Eine Gate-Elektrode G in einem Graben ist im IGBT-Zellbereich gebildet. Eine Struktur ähnlich der Gate-Elektrode G ist im Dioden-Zellbereich gebildet und mit keinem anderen Teil elektrisch verbunden. Die Struktur trennt lediglich den Dioden-Zellbereich in mehrere Teile. Im IGBT-Zellbereich ist ein p+-leitender zweiter Halbleiterbereich 4 in einem Oberflächenabschnitt des Substrats 1 auf einer Rückseite gebildet. Der zweite Halbleiterbereich 4 bildet einen Kollektor-Bereich. Im Dioden-Zellbereich ist ein dritter Halbleiterbereich 5 in einem Oberflächenabschnitt des Substrats 1 auf der Rückseite gebildet. Der n+-leitende dritte Halbleiterbereich 5 bildet einen Kathoden-Bereich. In der 13 ist ein Strom, der durch den Dioden-Zellbereich fließt, wenn mit einer Durchlassspannung betrieben wird, als Pfeil gezeigt. Eine n-leitende Feldstoppschicht 1a des IGBT ist sowohl auf dem zweiten als auch auf dem dritten Halbleiterbereich 4, 5 gebildet.
  • In einem Kontaktstellenbereich ist ein p-leitender vierter Halbleiterbereich 6 in einem Oberflächenabschnitt des Substrats 1 auf einer Hauptoberflächenseite gebildet. Der vierte Halbleiterbereich 6 umgibt den Zellbereich. Der erste und der vierte Halbleiterbereich 2, 6 sind über eine Emitter-Elektrodenverdrahtung E elektrisch miteinander und mit dem Emitter-Bereich 3 im IGBT-Zellbereich verbunden. Eine Kontaktstelle 8 ist über einen LOCOS-Oxidfilm 7 auf dem vierten Halbleiterbereich 6 gebildet. Die Kontaktstelle 8 bildet den Kontaktstellenbereich zum Bonden einer Verdrahtung. Im Randbereich ist ein p-leitender fünfter Halbleiterbereich 9, welcher den Haltebereich (Withstand Region) bildet, in einem Oberflächenabschnitt des Substrats 1 auf der Hauptoberflächenseite gebildet. Der fünfte Halbleiterbereich 9 umgibt den vierten Halbleiterbereich 6. Der Kontaktstellenbereich und der Haltebereich bilden den Randbereich. Im Randbereich ist der zweite Halbleiterbereich 4 derart auf der Rückseite des Substrats 1 gebildet, dass sich der zweite Halbleiterbereich 4 vom IGBT-Zellbereich erstreckt. Der zweite Halbleiterbereich 4 und der dritte Halbleiterbereich 5 im Dioden-Zellbereich sind über eine Kollektor-Elektrode C, die auf der gesamten Oberfläche der Rückseite des Substrats 1 gebildet ist, elektrisch miteinander verbunden.
  • 14 zeigt ein Beispiel für eine Strom-Spannungs-(If-Vf)-Kennlinie einer in einer Inverterschaltung in einem Fahrzeug verwendeten Diode, wenn die Diode in Durchlassrichtung (Vorwärtsrichtung) betrieben wird. 15 zeigt ein Verhältnis zwischen einem Erholstrom Irr und einer Durchlassbetriebsspannung Vf, wenn die Diode als FWD verwendet wird.
  • Der Erholstrom Irr und die Durchlassbetriebsspannung Vf weisen, wie in 14 gezeigt, ein Ausgleichs- bzw. Trade-Off-Verhältnis auf. Insbesondere nimmt die Durchlassbetriebsspannung Vf zu, wenn sich der Erholstrom Irr verringert, wie durch den Pfeil XVA gezeigt. Demgegenüber nimmt der Erholstrom Irr zu, wenn sich die Durchlassbetriebsspannung Vf verringert, wie durch den Pfeil XVB gezeigt.
  • Folglich sollte die Halbleitervorrichtung mit dem IGBT-Zellbereich und dem Dioden-Zellbereich, die auf demselben Substrat gebildet sind, eine geringe Durchlassbetriebsspannung Vf und einen geringen Erholstrom Irr aufweisen.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem IGBT und einer Diode bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Offenbarung wird eine Halbleitervorrichtung bereitgestellt, mit: einem n-leitenden Halbleitersubstrat mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite; einem Zellbereich für ein aktives Element, der einen IGBT-Zellbereich und einen Dioden-Zellbereich aufweist und im Substrat angeordnet ist; einem p-leitenden ersten Halbleiterbereich, der in einem ersten Oberflächenabschnitt auf der ersten Seite des Substrats im Zellbereich für ein aktives Element angeordnet ist, wobei der erste Halbleiterbereich sowohl einen Kanalbildungsbereich des IGBT-Zellbereichs als auch einen Anoden-Bereich des Dioden-Zellbereichs bildet; einem p-leitenden zweiten Halbleiterbereich, der in einem zweiten Oberflächenabschnitt auf der zweiten Seite des Substrats im IGBT-Zellbereich angeordnet ist, wobei der zweite Halbleiterbereich einen Kollektor-Bereich des IGBT-Zellbereichs bildet; einem n-leitenden dritten Halbleiterbereich, der in einem dritten Oberflächenabschnitt auf der zweiten Seite des Substrats im Dioden-Zellbereich angeordnet ist, wobei der dritte Halbleiterbereich einen Kathoden-Bereich des Dioden-Zellbereichs bildet; einem p-leitenden vierten Halbleiterbereich, der in einem vierten Oberflächenabschnitt auf der ersten Seite des Substrats angeordnet ist, wobei der vierte Halbleiterbereich den Zellbereich für ein aktives Element umgibt und elektrisch mit dem ersten Halbleiterbereich verbunden ist; einem p-leitenden fünften Halbleiterbereich, der in einem fünften Oberflächenabschnitt auf der ersten Seite des Substrats angeordnet ist, wobei der fünfte Halbleiterbereich den vierten Halbleiterbereich umgibt; und einem n-leitenden sechsten Halbleiterbereich, der in einem sechsten Oberflächenabschnitt auf der zweiten Seite des Substrats angeordnet ist, wobei der sechste Halbleiterbereich unterhalb des vierten Halbleiterbereichs angeordnet ist. Der zweite Halbleiterbereich, der dritte Halbleiterbereich und der sechste Halbleiterbereich sind elektrisch miteinander verbunden.
  • Bei der obigen Vorrichtung wird ein Erholstrom ohne eine Erhöhung einer Durchlassbetriebsspannung verringert.
  • Die obigen und weitere Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beiliegende Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt:
  • 1A eine Draufsicht einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform, und 1B eine Bodenansicht der Vorrichtung;
  • 2 eine Querschnittsansicht der Vorrichtung entlang der Linie II-II in den 1A und 1B;
  • 3 ein Diagramm eines Verhältnisses zwischen Vf und If, wenn eine Diode in Durchlassrichtung betrieben wird;
  • 4 ein Diagramm eines Verhältnisses zwischen Vf und Irr, wenn die Diode als FWD verwendet wird;
  • 5A eine Draufsicht einer weiteren Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform, und 5B eine Bodenansicht der Vorrichtung;
  • 6A eine Draufsicht noch einer weiteren Halbleitervorrichtung gemäß noch einer weiteren beispielhaften Ausführungsform, und 6B eine Bodenansicht der Vorrichtung;
  • 7 eine Querschnittsansicht der Vorrichtung entlang der Linie VII-VII in den 6A und 6B;
  • 8 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform;
  • 9 eine Querschnittsansicht noch einer weiteren Halbleitervorrichtung gemäß noch einer weiteren beispielhaften Ausführungsform;
  • 10 einen Schaltplan eines Ersatzschaltbildes einer für eine herkömmliche Inverterschaltung verwendeten Halbleitervorrichtung;
  • 11A einen Schaltplan einer Auswerteschaltung zur Auswertung einer Stromwellenform in einer Diode der in der 10 gezeigten Vorrichtung, und 11B ein Diagramm eines Beispiels für die Stromwellenform;
  • 12A eine Draufsicht einer herkömmlichen Halbleitervorrichtung, und 12B eine Bodenansicht der Vorrichtung;
  • 13 eine Querschnittsansicht der Vorrichtung entlang der Linie XIII-XIII in den 12A und 12B;
  • 14 ein Diagramm eines Verhältnisses zwischen Vf und If, wenn eine für den Inverter verwendete Diode in Durchlassrichtung betrieben wird;
  • 15 ein Diagramm eines Verhältnisses zwischen Vf und Irr, wenn die Diode als FWD verwendet wird;
  • 16 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform;
  • 17 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform; und
  • 18 eine Querschnittsansicht einer weiteren Halbleitervorrichtung gemäß einer weiteren beispielhaften Ausführungsform.
  • Die 1A, 1B und 2 zeigen eine Halbleitervorrichtung 100 gemäß einer beispielhaften Ausführungsform.
  • Die Vorrichtung 100 kann für eine Inverterschaltung in einem Fahrzeug verwendet werden. Die Vorrichtung 100 weist einen IGBT-Zellbereich und einen Dioden-Zellbereich auf, die auf einem n–-leitenden Halbleitersubstrat 1 gebildet sind. In der Vorrichtung 100 bilden der IGBT-Zellbereich und der Dioden-Zellbereich einen aktiven Vorrichtungsbereich. Im aktiven Vorrichtungsbereich ist ein p-leitender erster Halbleiterbereich 2 in einem Oberflächenabschnitt des Substrats 1 auf einer Hauptoberflächenseite, d. h. Vorderseite gebildet. Der erste Halbleiterbereich 2 als Basisbereich bildet einen Kanalbildungsbereich im IGBT-Zellbereich und einen Anoden-Bereich im Dioden-Zellbereich. Ein Emitter-Bereich 3 des IGBT ist im ersten Halbleiterbereich 2 im IGBT-Zellbereich gebildet. Eine Gate-Elektrode G mit einer Grabenstruktur ist im IGBT-Zellbereich gebildet. Eine ähnliche Grabenstruktur ist ebenso im Dioden-Zellbereich gebildet. Die Grabenstruktur im Dioden-Zellbereich ist mit keinem anderen Teilen elektrisch verbunden. Folglich teilt die Grabenstruktur im Dioden-Zellbereich den Dioden-Zellbereich in mehrere Teile. Im IGBT-Zellbereich ist ein p+-leitender zweiter Halbleiterbereich 4, der einen Kollektor-Bereich bildet, in einem Oberflächenabschnitt des Substrats 1 auf einer Rückseite gebildet. Im Dioden-Zellbereich ist ein n+-leitender dritter Halbleiterbereich 5, der einen Kathoden-Bereich bildet, auf der Rückseite des Substrats 1 gebildet. Die Störstellenkonzentration im dritten Halbleiterbereich 5 liegt bei ungefähr 1 × 1019 cm–3. Eine n-leitende Feldstoppschicht 1a des IGBT ist auf dem zweiten und dem dritten Halbleiterbereich 4, 5 gebildet.
  • Ein p-leitender vierter Halbleiterbereich 6 ist in einem Oberflächenabschnitt des Substrats 1 auf der Hauptoberflächenseite in einem zweiten Dioden-Bereich gebildet. Der vierte Halbleiterbereich 6 umgibt den aktiven Vorrichtungszellbereich. Der erste und der vierte Halbleiterbereich 2, 6 sind über eine Emitter-Elektrodenverdrahtung E elektrisch miteinander und dem Emitter-Bereich 3 des IGBT-Zellbereichs verbunden. Eine Kontaktstelle 8 ist über einen LOCOS-Oxidfilm 7 auf dem vierten Halbleiterbereich 6 gebildet. Die Kontaktstelle 8 bildet den Kontaktstellenbereich. Der Kontaktstellenbereich und der zweite Diodenbereich bilden einen Randbereich. Im Randbereich ist ein p-leitender fünfter Halbleiterbereich 9 in einem Oberflächenabschnitt des Substrats 1 auf der Hauptoberflächenseite gebildet. Der fünfte Halbleiterbereich 9 umgibt den vierten Halbleiterbereich 6 und bildet einen Haltebereich (Withstand Region). Der vierte und der fünfte Halbleiterbereich 6, 9 werden gleichzeitig unter derselben Ionenimplantationsbedingung gebildet.
  • Ein n+-leitender Halbleiterbereich 5a ist in einem Oberflächenabschnitt des Substrats 1 auf der Rückseite gebildet. Der sechste Halbleiterbereich 5a ist unterhalb des vierten Halbleiterbereichs 6 angeordnet. Der sechste Halbleiterbereich 5a wird bei dem selben Ionenimplantationsprozess wie der dritte Halbleiterbereich 5 unter Verwendung eines bestimmten Maskenmusters gebildet. Folglich ist die Störstellenkonzentration des sechsten Halbleiterbereichs 5a gleich der des dritten Halbleiterbereichs 5. Insbesondere liegt die Störstellenkonzentration des sechsten Halbleiterbereichs 5a bei ungefähr 1 × 1019 cm–3. Der zweite, der dritte und der sechste Halbleiterbereich 4, 5, 5a auf der Rückseite des Substrats 1 sind über eine Kollektor-Elektrode C, welche die gesamte Oberfläche der Rückseite des Substrats 1 bedeckt, elektrisch miteinander verbunden.
  • Bei der Vorrichtung 100 sind der IGBT-Zellbereich und der Dioden-Zellbereich derart auf demselben n-leitenden Substrat 1 gebildet, dass ein IGBT und eine Diode in demselben Substrat 1 gebildet sind. Folglich weist die Vorrichtung 100 eine geringe Größe auf.
  • Der n-leitende sechste Halbleiterbereich 5a ist auf der Rückseite des Substrats 1 und unterhalb des p-leitenden vierten Halbleiterbereichs 6 auf der Hauptoberflächenseite des Substrats 1 gebildet. Der vierte Halbleiterbereich 6 umgibt den aktiven Vorrichtungszellbereich. Ferner ist der n-leitende dritte Halbleiterbereich 5 auf der Rückseite des Substrats 1 im Dioden-Zellbereich gebildet. Der vierte Halbleiterbereich 6 auf der Hauptoberflächenseite des Substrats 1 ist elektrisch und zusammen mit dem p-leitenden ersten Halbleiterbereich 2 verbunden, der einen Anoden-Bereich im Dioden-Zellbereich bildet. Der sechste Halbleiterbereich 5a auf der Rückseite des Substrats 1 ist elektrisch und zusammen mit dem dritten Halbleiterbereich 5 verbunden, welcher den Kathoden-Bereich im Dioden-Zellbereich bildet. Folglich wird bei der Vorrichtung 100 nicht nur der Dioden-Zellbereich im aktiven Vorrichtungszellbereich, sondern ebenso der vierte Halbleiterbereich 6 im Randbereich im Wesentlichen als der zweite Dioden-Bildungsbereich verwendet. Bei der herkömmlichen Halbleitervorrichtung 80 wird der vierte Halbleiterbereich 6 lediglich als der Kontaktstellenbereich im Randbereich verwendet. In der 2 sind der durch den zweiten Dioden-Bildungsbereich fließende Strom und der durch den Dioden-Zellbereich fließende Strom für den Fall, dass der zweite Dioden-Bildungsbereich und der Dioden-Zellbereich in Durchlassrichtung betrieben werden, durch Pfeile gezeigt.
  • Die 3 und 4 zeigen einen Vergleich der elektrischen Eigenschaften zwischen der in den 1 und 2 gezeigten Vorrichtung 100 und der in den 12A, 12B und 13 gezeigten Vorrichtung 80. 3 zeigt eine Strom-Spannungs-(If-Vf)-Kennlinie einer Diode in jeder der Vorrichtungen 80, 100, wenn die Diode in Durchlassrichtung betrieben wird. 4 zeigt ein Verhältnis zwischen einem Erholstrom (Recovery Current) Irr und einer Durchlassbetriebsspannung Vf, wenn die Diode in jeder der Vorrichtungen 80, 100 als FWD verwendet wird.
  • Die elektrischen Eigenschaften der Vorrichtung 100 unterscheiden sich von denjenigen der Vorrichtung 80, da die Diode wirksam verbessert ist, wie durch einen Pfeil III in der 3 gezeigt. Die Diode in der Vorrichtung 100 weißt die If-Vf-Kennlinie in einem Fall, in welchem die Diode in Durchlassrichtung betrieben wird, derart auf, dass der Durchlassbetriebsstrom If derart verschoben ist, dass er verglichen mit der Vorrichtung 80 größer ist, wenn die gleiche Durchlassbetriebsspannung Vf an die Diode gelegt wird. Folglich nimmt die Durchlassbetriebsspannung Vf in der Vorrichtung 100 dann, wenn der Durchlassbetriebsstrom If der gleiche ist, einen geringeren Wert als die in der Vorrichtung 80 an. Dementsprechend nimmt die Durchlassbetriebsspannung Vf, wie in 4 gezeigt, dann, wenn die Diode in der Vorrichtung 100 als bzw. für die FWD verwendet wird, einen geringeren Wert als die in der Vorrichtung 80 an, wenn der Erholstrom Irr konstant ist. Folglich nimmt der Erholstrom Irr in der Vorrichtung 100, wie durch den Pfeil IV in der 4 gezeigt, dann, wenn die Durchlassbetriebsspannung Vf konstant ist, einen geringeren Wert als der in der Vorrichtung 80 an.
  • Bei der Vorrichtung 100 sind der IGBT-Zellbereich und der Dioden-Zellbereich auf demselben Halbleitersubstrat 1 gebildet, und weist die Vorrichtung 100 geringe Abmessungen auf. Die Vorrichtung 100 bringt den Vorteil hervor, dass der Erholstrom Irr ohne eine Erhöhung der Durchlassbetriebsspannung Vf verringert werden kann.
  • Die 5A und 5B zeigen eine weitere Halbleitervorrichtung 101, und die 6A und 6B zeigen noch eine weitere Halbleitervorrichtung 102. 7 zeigt eine Querschnittsansicht der Vorrichtung 102 entlang der Linie VII-VII in den 6A und 6B.
  • Bei der Vorrichtung 100 in den 1A und 2 ist der sechste Halbleiterbereich 5a auf der Rückseite des Substrats 1 unterhalb des vierten Halbleiterbereichs 6 auf der Hauptoberflächenseite des Substrats 1 gebildet. Bei der Vorrichtung 100 entspricht ein Teil der Rückseite des Substrats 1 vollständig dem vierten Halbleiterbereich 6 und ist der sechste Halbleiterbereich 5a auf einem gesamten Teil der Rückseite des Substrats 1 gebildet. Bei der in den 5A und 5B gezeigten Vorrichtung 101 ist der sechste Halbleiterbereich 5b auf der Rückseite des Substrats 1 teilweise unterhalb des vierten Halbleiterbereichs 6 gebildet. Bei der in der 7 gezeigten Vorrichtung 102 ist der sechste Halbleiterbereich 5c auf der gesamten Oberfläche auf der Rückseite des Substrats 1 gebildet, mit Ausnahme des zweiten und des dritten Halbleiterbereichs 4, 5.
  • Der sechste Halbleiterbereich 5b, 5c dient als Kathoden-Bereich des zweiten Dioden-Bildungsbereichs. Es ist ausreichend, den sechsten Halbleiterbereich 5b bei der Vorrichtung 101 teilweise unterhalb des vierten Halbleiterbereichs 6 zu bilden. Vorzugsweise ist der sechste Halbleiterbereich 5a bei der Vorrichtung 100 vollständig unterhalb des vierten Halbleiterbereichs 6 gebildet. Vorzugsweise ist der sechste Halbleiterbereich 5c bei der Vorrichtung 102 auf der gesamten Oberfläche auf der Rückseite des Substrats 1 gebildet, mit Ausnahme des zweiten und des dritten Halbleiterbereichs 4, 5. In diesen Fällen nimmt die Fläche für den zweiten Dioden-Bildungsbereich zu, so dass die Effizienz der Diode verbessert wird. Folglich nimmt der Erholstrom Irr, wenn die Diode als die FWD verwendet wird, einen geringeren Wert an, wenn die Durchlassbetriebsspannung Vf konstant ist.
  • Jeder Bereich 1b, 1c in den Vorrichtungen 100, 102 der 2 und 7 ist im Substrat 1 unterhalb des vierten Halbleiterbereichs 6 gebildet. Im Bereich 1b, 1c wird eine Lebensdauer eines Lochs als Ladungsträger gesteuert. Der Bereich 1b, 1c ist als Lebensdauersteuerbereich definiert. Im Lebensdauersteuerbereich 1b, 1c wird die Lochlebensdauer im Substrat 1 derart eingestellt, dass sie kürzer als die in einem Bereich unterhalb des ersten Halbleiterbereichs 2 ist. Die Lochlebensdauer im Substrat 1 unterhalb des vierten Halbleiterbereichs 6 kann beispielsweise durch ein Elektronenstrahlbestrahlungsverfahren, ein Heliumbestrahlungsverfahren, ein Ionenimplantationsverfahren hoher Energie, ein Golddiffusionsverfahren oder ein Platindiffusionsverfahren gesteuert werden.
  • In den Vorrichtungen 100, 102 wird die Störstellenkonzentration des vierten Halbleiterbereichs 6 dann, wenn der vierte und der fünfte Halbleiterbereich 6, 9 gleichzeitig unter derselben Ionenimplantationsbedingung gebildet werden, eher hoch. Folglich wird eine Lochinjektionsmenge, die in das Substrat 1 eingebracht wird, erhöht. Folglich wird die Lochlebensdauer im Substrat 1 unterhalb des vierten Halbleiterbereichs 6 vorzugsweise derart eingestellt, dass sie kürzer als die unterhalb des ersten Halbleiterbereichs 2 ist. Folglich ist das Loch als der im Substrat 1 angesammelte Ladungsträger dann, wenn die Vorrichtung in Sperrrichtung betrieben wird, schnell verschwunden, so dass die Zunahme des Erholstroms Irr, die durch die Anordnung des vierten Halbleiterbereichs 6 mit der hohen Störstellenkonzentration verursacht wird, eingeschränkt wird. Gemäß einem Simulationsergebnis liegt die Lochlebensdauer im Substrat 1 unterhalb des vierten Halbleiterbereichs 6 vorzugsweise in einem Bereich zwischen 1 × 10–8 und 1 × 10–6 Sekunden.
  • Die Eigenschaften des IGBT werden leicht in Übereinstimmung mit der Lebensdauersteuerung geändert. Folglich wird der Erholstrom Irr im aktiven Elementezellenbereich (d. h. im Zellbereich für ein aktives Element), einschließlich des Dioden-Zellbereichs, verringert, indem eine Struktur geändert wird, wie beispielsweise die Störstellenkonzentration des ersten Halbleiterbereichs 2 verringert wird, ohne die Lochlebensdauer zu steuern.
  • Die 8 und 9 zeigen weitere Halbleitervorrichtungen 103, 104.
  • In jeder Vorrichtung 103, 104 ist die Störstellenkonzentration des vierten Halbleiterbereichs 6a, 6b geringer als die Störstellenkonzentration des fünften Halbleiterbereichs 9. Bei der in der 8 gezeigte Vorrichtung 103 weist der vierte Halbleiterbereich 6a eine geringe Störstellenkonzentration auf. Der vierte Halbleiterbereich 6a ist unter einer Ionenimplantationsbedingung gebildet, die sich von der des fünften Halbleiterbereichs 9 unterscheidet. Bei der in der 9 gezeigten Vorrichtung 104 ist die Öffnung zum Bilden des vierten Halbleiterbereichs 4b kleiner als die Öffnung zum Bilden des fünften Halbleiterbereichs 9. Der vierte und der fünfte Halbleiterbereich 6b, 9 werden gleichzeitig unter derselben Ionenimplantationsbedingung gebildet, so dass die einge brachten Fremdatome durch ein thermisches Diffusionsverfahren in seitlicher Richtung des Substrats 1 diffundiert werden. Folglich weist der vierte Halbleiterbereich 6b die geringe Störstellenkonzentration auf. Bei der in der 8 gezeigten Vorrichtung 103 wird der fünfte Halbleiterbereich 9 unter einer Bedingung gebildet, dass eine Oberflächenstörstellenkonzentration bei 3 × 1018 cm–3 und eine Diffusionstiefe bei 8 μm liegt. Der vierte Halbleiterbereich 6a wird unter der Bedingung gebildet, dass die Oberflächenstörstellenkonzentration bei 1 × 1018 cm–3 und die Diffusionstiefe in einem Bereich zwischen 4 und 8 μm liegt. Bei der in der 9 gezeigten Vorrichtung 104 wird der vierte Halbleiterbereich 6b derart gebildet, dass mehrere Ionenimplantationsbereiche diskret über die Öffnung gebildet werden, unter der Bedingung gleich der des fünften Halbleiterbereichs 9. Insbesondere ist die Bedingung des fünften Halbleiterbereichs 9 derart, dass eine Oberflächenstörstellenkonzentration bei 3 × 1018 cm–3 und die Diffusionstiefe bei 8 μm liegt. Die Bereiche, in die Ionen eingebracht sind, erstrecken sich in einem Prozess für eine laterale Diffusion in seitlicher Richtung des Substrats 1. Folglich ist die Störstellenkonzentration des vierten Halbleiterbereichs 6b insgesamt verringert.
  • Bei den Vorrichtungen 103, 104 ist die Dichte des als der Ladungsträger in das Substrat 1 eingebrachten Lochs (Löcherdichte) in einem Bereich unterhalb des vierten Halbleiterbereichs 6a, 6b verringert, ähnlich einem Bereich unterhalb des ersten Halbleiterbereichs 2. Folglich wird das im Substrat 1 angesammelte Loch schnell verschwinden, wenn die Vorrichtung in Sperrrichtung betrieben wird. Folglich wird die Zunahme des Erholstroms Irr verringert, wenn die Vorrichtung in Sperrrichtung betrieben wird. Gemäß einem Simulationsergebnis ist die Störstellenkonzentration des vierten Halbleiterbereichs 6a, 6b vorzugsweise kleiner oder gleich 1 × 1017 cm–3.
  • Bei den Vorrichtungen 101 bis 104 sind der IGBT-Zellbereich und der Dioden-Zellbereich auf demselben Halbleiterbereich 1 gebildet und weist jede der Vorrichtungen 101 bis 104 geringe Abmessungen auf. Die Vorrichtungen 101 bis 104 bringen den Vorteil hervor, dass der Erholstrom Irr ohne eine Erhöhung der Durchlassbetriebsspannung Vf verringert wird.
  • Folglich können die obigen Vorrichtungen 101 bis 104 in geeigneter Weise für die in einem Fahrzeug vorgesehene Inverterschaltung zur Ansteuerung einer Last, wie bei spielsweise eines Motors, verwendet werden, wobei die Schaltung dazu benötigt wird, den Erholstrom Irr ohne eine Erhöhung der Durchlassbetriebsspannung Vf zu verringert.
  • 16 zeigt eine weitere Halbleitervorrichtung 105, bei der ein Lebensdauersteuerbereich 1d einzig im Randbereich angeordnet ist. Insbesondere ist im Zellbereich für ein aktives Element kein Lebensdauersteuerbereich vorhanden. In diesem Fall wird ein von einer parasitären Diode eingebrachtes Loch verringert, so dass die Erholeigenschaften verbessert werden. Folglich bringt die Vorrichtung 105 den Vorteil hervor, dass der Erholstrom Irr ohne eine Erhöhung der Durchlassbetriebsspannung Vf verringert wird.
  • 17 zeigt eine weitere Halbleitervorrichtung 106, bei welcher der sechste Halbleiterbereich 5d eine Oberflächenstörstellenkonzentration von größer oder gleich 1 × 1019 cm–3 aufweist. Folglich weist der im Randbereich angeordnete sechste Halbleiterbereich 5d einen ohmschen Kontakt auf. Dementsprechend bringt die Vorrichtung 106 den Vorteil hervor, dass der Erholstrom Irr ohne eine Erhöhung der Durchlassbetriebsspannung Vf verringert wird.
  • 18 zeigt eine weitere Halbleitervorrichtung 107, bei der ein Lebensdauersteuerbereich 1d im Randbereich und im Zellbereich angeordnet ist. Ferner ist der sechste Halbleiterbereich 5d auf einer Rückseite des Randbereichs angeordnet. In diesem Fall wird ein von einer parasitären Diode eingebrachtes Loch verringert, so dass die Erholeigenschaften (Recovery Characteristics) verbessert werden.
  • Vorstehend wurden die folgenden Ausgestaltungen offenbart.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Offenbarung wird eine Halbleitervorrichtung bereitgestellt, mit: einem n-leitenden Halbleitersubstrat mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite; einem Zellbereich für ein aktives Element, der einen IGBT-Zellbereich und einen Dioden-Zellbereich aufweist und im Substrat angeordnet ist; einem p-leitenden ersten Halbleiterbereich, der in einem ersten Oberflächenabschnitt auf der ersten Seite des Substrats im Zellbereich für ein aktives Element angeordnet ist, wobei der erste Halbleiterbereich sowohl einen Kanalbildungsbereich des IGBT-Zellbereichs als auch einen Anoden-Bereich des Dioden-Zellbereichs bildet; einem p-leitenden zweiten Halbleiterbereich, der in einem zweiten Oberflächenabschnitt auf der zweiten Seite des Substrats im IGBT-Zellbereich angeordnet ist, wobei der zweite Halbleiterbereich einen Kollektor-Bereich des IGBT-Zellbereichs bildet; einem n-leitenden dritten Halbleiterbereich, der in einem dritten Oberflächenabschnitt auf der zweiten Seite des Substrats im Dioden-Zellbereich angeordnet ist, wobei der dritte Halbleiterbereich einen Kathoden-Bereich des Dioden-Zellbereichs bildet; einem p-leitenden vierten Halbleiterbereich, der in einem vierten Oberflächenabschnitt auf der ersten Seite des Substrats angeordnet ist, wobei der vierte Halbleiterbereich den Zellbereich für ein aktives Element umgibt und elektrisch mit dem ersten Halbleiterbereich verbunden ist; einem p-leitenden fünften Halbleiterbereich, der in einem fünften Oberflächenabschnitt auf der ersten Seite des Substrats angeordnet ist, wobei der fünfte Halbleiterbereich den vierten Halbleiterbereich umgibt; und einem n-leitenden sechsten Halbleiterbereich, der in einem sechsten Oberflächenabschnitt auf der zweiten Seite des Substrats angeordnet ist, wobei der sechste Halbleiterbereich unterhalb des vierten Halbleiterbereichs angeordnet ist. Der zweite Halbleiterbereich, der dritte Halbleiterbereich und der sechste Halbleiterbereich sind elektrisch miteinander verbunden.
  • Bei der obigen Vorrichtung wird ein Erholstrom ohne eine Erhöhung einer Durchlassbetriebsspannung verringert.
  • Alternativ kann der sechste Oberflächenabschnitt vollständig dem vierten Halbleiterbereich entsprechen. Alternativ kann der sechste Oberflächenabschnitt auf der gesamten zweiten Seite des Substrats angeordnet sein, mit Ausnahme des zweiten Halbleiterbereichs und des dritten Halbleiterbereichs.
  • Alternativ können der vierte Halbleiterbereich und der fünfte Halbleiterbereich die gleiche Ionenimplantationsbedingung aufweisen, derart, dass der vierte Halbleiterbereich und der fünfte Halbleiterbereich gleichzeitig gebildet werden, und kann eine Lochlebensdauer im Substrat unterhalb des vierten Halbleiterbereichs kürzer als die unterhalb des ersten Halbleiterbereichs sein. Ferner kann die Lochlebensdauer im Substrat unterhalb des vierten Halbleiterbereichs in einem Bereich zwischen 1 × 10–6 und 1 × 10–8 Sekunden liegen. Ferner kann die Lochlebensdauer im Substrat unterhalb des vierten Halbleiterbereichs durch eine Elektronenstrahlbestrahlung, eine Heliumbestrahlung, eine Ionen-implantation hoher Energie, eine Golddiffusion oder eine Platindiffusion definiert werden.
  • Alternativ kann eine Störstellenkonzentration des vierten Halbleiterbereichs geringer als eine Störstellenkonzentration des fünften Halbleiterbereichs sein. Ferner kann eine Oberflächenstörstellenkonzentration des vierten Halbleiterbereichs kleiner oder gleich 1 × 1017 cm–3 sein. Ferner können der vierte Halbleiterbereich und der fünfte Halbleiterbereich eine unterschiedliche Ionenimplantationsbedingung aufweisen. Ferner kann eine Maske zum Bilden des vierten Halbleiterbereichs eine Öffnung aufweisen, die kleiner als eine Öffnung einer anderen Maske zum Bilden des fünften Halbleiterbereichs ist. Der vierte Halbleiterbereich und der fünfte Halbleiterbereich weisen die gleiche Ionenimplantationsbedingung auf, derart, dass der vierte Halbleiterbereich und der fünfte Halbleiterbereich gleichzeitig gebildet werden, und der vierte Halbleiterbereich wird derart gebildet, dass ein implantiertes Ion in einer Richtung parallel zum Substrat thermisch diffundiert wird.
  • Alternativ kann die Halbleitervorrichtung für einen an einem Fahrzeug befestigten Inverter verwendet werden.
  • Alternativ kann die Halbleitervorrichtung ferner aufweisen: eine Gate-Elektrode in einem Graben, welcher derart auf der ersten Seite des Substrats im Zellbereich für ein aktives Element angeordnet ist, dass er durch den ersten Halbleiterbereich dringt; einen Emitter-Bereich, der auf der ersten Seite des Substrats angeordnet ist; und eine n-leitende Feldstoppschicht, die zwischen dem Substrat und dem zweiten Halbleiterbereich angeordnet ist. Die Gate-Elektrode, der Emitter-Bereich, der Kollektor-Bereich und die Feldstoppschicht bilden einen IGBT, und die Kathode und die Anode bilden eine Diode. Ferner können der vierte Halbleiterbereich und der sechste Halbleiterbereich einen zweiten Dioden-Bereich bilden. Der fünfte Halbleiterbereich bildet einen Haltebereich, und der zweite Dioden-Bereich und der Haltebereich bilden einen Randbereich. Ferner kann die Halbleitervorrichtung ferner aufweisen: einen Lochlebensdauersteuer bereich, der unterhalb des vierten Halbleiterbereichs im Substrat angeordnet ist: Der Lochlebensdauersteuerbereich weist eine Lochlebensdauer in einem Bereich zwischen 1 × 10–8und 1 × 10–6 Sekunden auf, und der zweite Halbleiterbereich, der dritte Halbleiterbereich und der sechste Halbleiterbereich sind elektrisch miteinander verbunden.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen offenbart wurde, sollte wahrgenommen werden, dass sie nicht auf diese beschränkt ist, sondern auf verschiedene Weise realisiert werden kann. Ferner sollten, obgleich verschiedene bevorzugte Kombinationen und Konfigurationen offenbart wurden, andere Kombinationen und Konfigurationen, die mehr, weniger oder nur ein einziges Element aufweisen, ebenso als mit im Schutzumfang der vorliegenden Erfindung beinhaltet verstanden werden.
  • Vorstehend wurde eine Halbleitervorrichtung mit einem IGBT und einer Diode offenbart.
  • Eine Halbleitervorrichtung weist auf: ein Substrat 1; einen Zellbereich für ein aktives Element, der einen IGBT-Zellbereich und einen Dioden-Zellbereich aufweist; einen ersten Halbleiterbereich 2 auf einer ersten Seite des Substrats im Zellbereich für ein aktives Element; einen zweiten Halbleiterbereich 4 auf einer zweiten Seite des Substrats im IGBT-Zellbereich; einen dritten Halbleiterbereich 5 auf der zweiten Seite im Dioden-Zellbereich; einen vierten Halbleiterbereich 6, 6a–6b auf der ersten Seite, welcher den Zellbereich für ein aktives Element umgibt; einen fünften Halbleiterbereich 9 auf der ersten Seite, welcher den fünften Halbleiterbereich umgibt; und einen sechsten Halbleiterbereich 5a–5d auf der zweiten Seite unterhalb des vierten Halbleiterbereichs. Der zweite Halbleiterbereich, der dritte Halbleiterbereich und der sechste Halbleiterbereich sind elektrisch miteinander verbunden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-227806 A [0009, 0010]
    • - US 2007/0200138 [0009]

Claims (14)

  1. Halbleitervorrichtung mit: – einem n-leitenden Halbleitersubstrat (1) mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite; – einem Zellbereich (ZELLBEREICH) für ein aktives Element, der einen IGBT-Zellbereich (IGBT-ZELLBEREICH) und einen Dioden-Zellbereich (DIODEN-ZELLBEREICH) aufweist und im Substrat (1) angeordnet ist; – einem p-leitenden ersten Halbleiterbereich (2), der in einem ersten Oberflächenabschnitt auf der ersten Seite des Substrats (1) im Zellbereich (ZELLBEREICH) für ein aktives Element angeordnet ist, wobei der erste Halbleiterbereich (2) sowohl einen Kanalbildungsbereich des IGBT-Zellbereichs (IGBT-ZELLBEREICH) als auch einen Anoden-Bereich des Dioden-Zellbereichs (DIODEN-ZELLBEREICH) bildet; – einem p-leitenden zweiten Halbleiterbereich (4), der in einem zweiten Oberflächenabschnitt auf der zweiten Seite des Substrats (1) im IGBT-Zellbereich (IGBT-ZELLBEREICH) angeordnet ist, wobei der zweite Halbleiterbereich (4) einen Kollektor-Bereich des IGBT-Zellbereichs (IGBT-ZELLBEREICH) bildet; – einem n-leitenden dritten Halbleiterbereich (5), der in einem dritten Oberflächenabschnitt auf der zweiten Seite des Substrats (1) im Dioden-Zellbereich (DIODEN-ZELLBEREICH) angeordnet ist, wobei der dritte Halbleiterbereich (5) einen Kathoden-Bereich des Dioden-Zellbereichs (DIODEN-ZELLBEREICH) bildet; – einem p-leitenden vierten Halbleiterbereich (6, 6a–6b), der in einem vierten Oberflächenabschnitt auf der ersten Seite des Substrats (1) angeordnet ist, wobei der vierte Halbleiterbereich (6, 6a–6b) den Zellbereich (ZELLBEREICH) für ein aktives Element umgibt und elektrisch mit dem ersten Halbleiterbereich (2) verbunden ist; – einem p-leitenden fünften Halbleiterbereich (9), der in einem fünften Oberflächenabschnitt auf der ersten Seite des Substrats (1) angeordnet ist, wobei der fünfte Halbleiterbereich (9) den vierten Halbleiterbereich (6, 6a–6b) umgibt; und – einem n-leitenden sechsten Halbleiterbereich (5a–5d), der in einem sechsten Oberflächenabschnitt auf der zweiten Seite des Substrats (1) angeordnet ist, wo bei der sechste Halbleiterbereich (5a–5d) unterhalb des vierten Halbleiterbereichs (6, 6a–6b) angeordnet ist, wobei – der zweite Halbleiterbereich (4), der dritte Halbleiterbereich (5) und der sechste Halbleiterbereich (5a–5d) elektrisch miteinander verbunden sind.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der sechste Oberflächenabschnitt vollständig dem vierten Halbleiterbereich (6, 6a–6b) entspricht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der sechste Oberflächenabschnitt auf der gesamten zweiten Seite des Substrats (1) angeordnet ist, mit Ausnahme des zweiten Halbleiterbereichs (4) und des dritten Halbleiterbereichs (5).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass – der vierte Halbleiterbereich (6) und der fünfte Halbleiterbereich (9) die gleiche Ionenimplantationsbedingung aufweisen, derart, dass der vierte Halbleiterbereich (6) und der fünfte Halbleiterbereich (9) gleichzeitig gebildet werden; und – eine Lochlebensdauer im Substrat (1) unterhalb des vierten Halbleiterbereichs (6) kürzer als die unterhalb des ersten Halbleiterbereichs (2) ist.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Lochlebensdauer im Substrat (1) unterhalb des vierten Halbleiterbereichs (6) in einem Bereich zwischen 1 × 10–6 und 1 × 10–8 Sekunden liegt.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Lochlebensdauer im Substrat (1) unterhalb des vierten Halbleiterbereichs (6) durch eine Elektronenstrahlbestrahlung, eine Heliumbestrahlung, eine Ionenimplantation hoher Energie, eine Golddiffusion oder eine Platindiffusion definiert wird.
  7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Störstellenkonzentration des vierten Halbleiterbereichs (6a–6b) geringer als eine Störstellenkonzentration des fünften Halbleiterbereichs (9) ist.
  8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass eine Oberflächenstörstellenkonzentration des vierten Halbleiterbereichs (6a–6b) kleiner oder gleich 1 × 1017 cm–3 ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der vierte Halbleiterbereich (6a) und der fünfte Halbleiterbereich (9) eine unterschiedliche Ionenimplantationsbedingung aufweisen.
  10. Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass – eine Maske zum Bilden des vierten Halbleiterbereichs (6b) eine Öffnung aufweist, die kleiner als eine Öffnung einer anderen Maske zum Bilden des fünften Halbleiterbereichs (9) ist; – der vierte Halbleiterbereich (6b) und der fünfte Halbleiterbereich (9) die gleiche Ionenimplantationsbedingung aufweisen, derart, dass der vierte Halbleiterbereich (6b) und der fünfte Halbleiterbereich (9) gleichzeitig gebildet werden; und – der vierte Halbleiterbereich (6b) derart gebildet wird, dass ein implantiertes Ion in einer Richtung parallel zum Substrat (1) thermisch diffundiert wird.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Halbleitervorrichtung für einen Inverter verwendet wird, der an einem Fahrzeug befestigt ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass sie ferner aufweist: – eine Gate-Elektrode (G) in einem Graben, welcher derart auf der ersten Seite des Substrats (1) im Zellbereich (ZELLBEREICH) für ein aktives Element angeordnet ist, dass er durch den ersten Halbleiterbereich (2) dringt; – einen Emitter-Bereich (3), der auf der ersten Seite des Substrats (1) angeordnet ist; und – eine n-leitende Feldstoppschicht (1a), die zwischen dem Substrat (1) und dem zweiten Halbleiterbereich (4) angeordnet ist, wobei – die Gate-Elektrode (G), der Emitter-Bereich (3), der Kollektor-Bereich (4) und die Feldstoppschicht (1a) einen IGBT bilden, und – die Kathode (5) und die Anode (2) eine Diode bilden.
  13. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass – der vierte Halbleiterbereich (6, 6a–6b) und der sechste Halbleiterbereich (5a–5d) einen zweiten Dioden-Bereich (ZWEITER DIODEN-BEREICH) bilden; – der fünfte Halbleiterbereich (9) einen Haltebereich (HALTEBEREICH) bildet; und – der zweite Dioden-Bereich (ZWEITER DIODEN-BEREICH) und der Haltebereich (HALTEBEREICH) einen Randbereich (RANDBEREICH) bilden.
  14. Halbleitervorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass sie ferner aufweist: – einen Lochlebensdauersteuerbereich (1b–1d), der unterhalb des vierten Halbleiterbereichs (6) im Substrat (1) angeordnet ist, wobei – der Lochlebensdauersteuerbereich (1b–1d) eine Lochlebensdauer in einem Bereich zwischen 1 × 10–8 und 1 × 10–6 Sekunden aufweist, und – der zweite Halbleiterbereich (4), der dritte Halbleiterbereich (5) und der sechste Halbleiterbereich (5a–5d) elektrisch miteinander verbunden sind.
DE102009015726.3A 2008-04-01 2009-03-31 Halbleitervorrichtung mit IGBT und Diode Active DE102009015726B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-95451 2008-04-01
JP2008095451 2008-04-01

Publications (2)

Publication Number Publication Date
DE102009015726A1 true DE102009015726A1 (de) 2009-10-08
DE102009015726B4 DE102009015726B4 (de) 2020-04-09

Family

ID=41051701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009015726.3A Active DE102009015726B4 (de) 2008-04-01 2009-03-31 Halbleitervorrichtung mit IGBT und Diode

Country Status (3)

Country Link
US (1) US8168999B2 (de)
JP (1) JP5206541B2 (de)
DE (1) DE102009015726B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952449B2 (en) 2010-08-17 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device having both IGBT area and diode area
DE102011005194B4 (de) * 2010-03-05 2016-09-15 Infineon Technologies Austria Ag Verfahren zum steuern der rekombinationsrate in einem bipolaren halbleiterbauelement sowie bipolares halbleiterbauelement
DE102016116564B4 (de) 2015-09-17 2018-09-20 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
EP2339613B1 (de) * 2009-12-22 2015-08-19 ABB Technology AG Leistungshalbleiterelement und Herstellungsverfahren dafür
JP5190485B2 (ja) 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5678469B2 (ja) * 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
JP6301776B2 (ja) * 2010-05-26 2018-03-28 三菱電機株式会社 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5900546B2 (ja) * 2010-07-01 2016-04-06 株式会社デンソー 半導体装置
US8563988B2 (en) * 2010-10-29 2013-10-22 Panasonic Corporation Semiconductor element and manufacturing method therefor
US9093286B2 (en) * 2010-12-23 2015-07-28 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quai-resonant converters
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5742711B2 (ja) * 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP5758824B2 (ja) * 2012-03-14 2015-08-05 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
US9362349B2 (en) * 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
US9214521B2 (en) 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
JP2014103376A (ja) 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP5969927B2 (ja) 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN103489908A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种能消除负阻效应的rc-igbt
CN104465732B (zh) * 2013-09-22 2018-07-06 南京励盛半导体科技有限公司 一种半导体功率器件的结构
JP6056984B2 (ja) * 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6225649B2 (ja) * 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6245087B2 (ja) * 2014-06-18 2017-12-13 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
JP6854598B2 (ja) 2016-07-06 2021-04-07 ローム株式会社 半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
CN106611779A (zh) * 2017-01-13 2017-05-03 电子科技大学 一种逆导型绝缘栅双极晶体管及其制作方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
CN109564939B (zh) * 2017-02-24 2022-03-04 富士电机株式会社 半导体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP6784337B2 (ja) 2017-11-16 2020-11-11 富士電機株式会社 半導体装置
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP6935351B2 (ja) 2018-03-20 2021-09-15 株式会社東芝 半導体装置
JP7000971B2 (ja) * 2018-04-17 2022-01-19 三菱電機株式会社 半導体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
CN109473355A (zh) * 2018-10-12 2019-03-15 龙腾半导体有限公司 增强逆导型igbt雪崩耐量的方法
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
JP7068994B2 (ja) * 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7302285B2 (ja) * 2019-05-23 2023-07-04 富士電機株式会社 半導体装置
JP7149899B2 (ja) * 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
CN114600252A (zh) 2020-06-18 2022-06-07 丹尼克斯半导体有限公司 具有受控阳极注入的逆导型igbt
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置
JP7246423B2 (ja) * 2021-03-16 2023-03-27 ローム株式会社 半導体装置
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置
CN116490960A (zh) * 2021-06-18 2023-07-25 富士电机株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200138A1 (en) 2006-02-24 2007-08-30 Denso Corporation Semiconductor device having IGBT and diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108098B2 (ja) * 1989-01-31 1995-11-15 三菱電機株式会社 電力用半導体モジュール
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP4645069B2 (ja) * 2003-08-06 2011-03-09 株式会社デンソー 半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200138A1 (en) 2006-02-24 2007-08-30 Denso Corporation Semiconductor device having IGBT and diode
JP2007227806A (ja) 2006-02-24 2007-09-06 Denso Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011005194B4 (de) * 2010-03-05 2016-09-15 Infineon Technologies Austria Ag Verfahren zum steuern der rekombinationsrate in einem bipolaren halbleiterbauelement sowie bipolares halbleiterbauelement
US8952449B2 (en) 2010-08-17 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device having both IGBT area and diode area
DE102011081029B4 (de) * 2010-08-17 2015-08-13 Toyota Jidosha K.K. Halbleitervorrichtung mit sowohl einem igbt-bereich als auch einem diodenbereich und verfahren zur herstellung
DE102016116564B4 (de) 2015-09-17 2018-09-20 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Also Published As

Publication number Publication date
JP5206541B2 (ja) 2013-06-12
US8168999B2 (en) 2012-05-01
DE102009015726B4 (de) 2020-04-09
US20090242931A1 (en) 2009-10-01
JP2009267394A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
DE102009015726B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE69721366T2 (de) Diode und Stromrichterschaltungsapparat
DE10151700B4 (de) Feldeffekt-Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102005018366A1 (de) Rückwärtsleitende Halbleitervorrichtung und Herstellungsverfahren dafür
CH657230A5 (de) Halbleitergleichrichtereinrichtung.
DE102005053487A1 (de) Leistungs-IGBT mit erhöhter Robustheit
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102007030804A1 (de) Halbleitervorrichtung
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102010000531A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018215731A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102019202108A1 (de) Halbleitervorrichtung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE4310606C2 (de) GTO-Thyristoren

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20140528

R012 Request for examination validly filed

Effective date: 20140528

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final