JP2013012530A - 半導体装置、半導体装置の製造方法、及び電子装置 - Google Patents

半導体装置、半導体装置の製造方法、及び電子装置 Download PDF

Info

Publication number
JP2013012530A
JP2013012530A JP2011143100A JP2011143100A JP2013012530A JP 2013012530 A JP2013012530 A JP 2013012530A JP 2011143100 A JP2011143100 A JP 2011143100A JP 2011143100 A JP2011143100 A JP 2011143100A JP 2013012530 A JP2013012530 A JP 2013012530A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
semiconductor substrate
low oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011143100A
Other languages
English (en)
Other versions
JP5774921B2 (ja
Inventor
Seiji Okaji
成治 岡治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011143100A priority Critical patent/JP5774921B2/ja
Priority to TW101123050A priority patent/TWI550866B/zh
Priority to US13/534,718 priority patent/US8829604B2/en
Priority to CN201610127269.5A priority patent/CN105679677B/zh
Priority to CN201210219006.9A priority patent/CN102856381B/zh
Publication of JP2013012530A publication Critical patent/JP2013012530A/ja
Priority to US14/455,544 priority patent/US10008584B2/en
Application granted granted Critical
Publication of JP5774921B2 publication Critical patent/JP5774921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。
【選択図】図１

Description

本発明は、縦型トランジスタを有する半導体装置、半導体装置の製造方法、及び電子装置に関する。
半導体装置の一つに、縦型のトランジスタを有するものがある。縦型のトランジスタは、例えば大電流を制御する素子に用いられている。特許文献１には、縦型のＭＯＳトランジスタのゲート電極を、ＮＳＧ膜及びＢＰＳＧ膜の積層膜、またはＰＳＧ膜及びＢＰＳＧ膜の積層膜で覆うことが記載されている。特許文献２には、縦型のＭＯＳトランジスタのゲート電極を、ＢＰＳＧ膜などの絶縁膜で覆うことが記載されている。
なお、プレーナ型のトランジスタに関する技術であるが、特許文献３には、ＣＭＯＳデバイスを、酸化膜、窒化シリコン膜、及びＢＰＳＧ膜の積層膜で覆うことが記載されている。この技術において、窒化シリコン膜は、水分の拡散防止のために用いられている。
特開２００５−８６１４０号公報 特開２００２−２８０５５３号公報 特開２０００−１８３１８２号公報
縦型トランジスタに求められる特性の一つに、ゲート絶縁膜の経時絶縁破壊（ＴＤＤＢ：Time Dependence on Dielectric Breakdown）がある。一方、縦型トランジスタには、閾値電圧のばらつきが少ないことも求められる。
本発明によれば、半導体基板と、
前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、
前記半導体基板の表面に形成された凹部の内壁に形成されたゲート絶縁膜と、
前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、
前記半導体基板の表面側に形成されたソース層と、
前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第１絶縁膜と、
前記第１絶縁膜上に形成され、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、
を備える半導体装置が提供される。
本発明者が検討した結果、ゲート電極の上端が半導体基板の表面よりも低い場合、ゲート電極上に絶縁膜を形成した後、この絶縁膜上から酸化性の雰囲気で処理すると、ＴＤＤＢ耐性が向上することが判明した。これは、酸素が、ゲート絶縁膜上の絶縁膜を介してゲート絶縁膜のうちゲート電極で覆われていない領域に到達し、この領域のゲート絶縁膜を緻密化させるため、と考えられる。
一方、絶縁膜が酸素を透過しすぎると、ゲート絶縁膜の膜厚にばらつきが生じることも判明した。ゲート絶縁膜の膜厚にばらつきが生じると、縦型トランジスタの閾値電圧にばらつきが生じてしまう。これに対して本発明では、第１絶縁膜上に、低酸素透過性絶縁膜を形成している。従って、絶縁膜が酸素を透過しすぎることを抑制できる。
本発明によれば、裏面側にドレイン層を有する半導体基板の表面に、凹部を形成する工程と、
前記凹部の内壁にゲート絶縁膜を形成する工程と、
前記凹部にゲート電極を、上端が前記半導体基板の表面よりも低くなるように埋め込む工程と、
前記半導体基板の表面側にソース層を形成する工程と、
前記ゲート電極上に、上面が前記半導体基板の表面よりも高い第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜を形成する工程と、
前記低酸素透過性絶縁膜上及び前記半導体基板上から酸化性雰囲気で処理する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、電源から供給される電力によって駆動する負荷への電源供給を制御する半導体装置を備えた電子装置であって
前記半導体装置は、
半導体基板と、
前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、
前記半導体基板に形成された凹部の内壁に形成されたゲート絶縁膜と、
前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、
前記半導体基板の表面側に形成されたソース層と、
前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第１絶縁膜と、
前記第１絶縁膜上に形成され、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、
前記低酸素透過性絶縁膜上及び前記半導体基板上に形成された層間絶縁膜と、
を備える電子装置が提供される。
本発明によれば、縦型トランジスタのＴＤＤＢ耐性を向上させることができ、かつ、閾値電圧がばらつくことも抑制できる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 （ａ）は第１絶縁膜及び低酸素透過性絶縁膜の位置を示す拡大図であり、（ｂ）は比較例における第１絶縁膜及び低酸素透過性絶縁膜の位置を示す図である。 縦型ＭＯＳトランジスタの平面図である。 縦型ＭＯＳトランジスタとセンス用縦型トランジスタの関係を示す回路図である。 ゲート電極、ｐ型ソース層、及びｎ型層の配置を示す平面図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の製造方法を示す断面図である。 ＴＤＤＢ耐性及び閾値電圧のばらつきの、低酸素透過性絶縁膜の膜厚依存を示すグラフである。 第２の実施形態に係る半導体装置の構成を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 実施形態に係る半導体装置を有する電子装置の回路構成を示す図である。 図１３に示した電子装置を含む車両の図である。 半導体装置の実装構造を示す図である。 第５の実施形態に係る半導体装置１０の構成を示す断面図である。 図１６に示した半導体装置を使用した電子装置の回路図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１０の構成を示す断面図である。半導体装置１０は、縦型ＭＯＳトランジスタ２０を有している。縦型ＭＯＳトランジスタ２０は、半導体基板１００を用いて形成されており、ｐ型ドレイン層１３０、ｎ型ベース層１５０、ゲート絶縁膜１１０、ゲート電極１２０、ｐ型ソース層１４０、及び絶縁層３４０を有している。
ｐ型ドレイン層１３０は、半導体基板１００に形成されており、半導体基板１００の裏面側に位置している。ｎ型ベース層１５０は、半導体基板１００に形成されており、ｐ型ドレイン層１３０よりも上に位置している。
半導体基板１００は、サブ基板１０２の上にエピタキシャル層１０４を形成したものである。サブ基板１０２は、例えばｐ＋型のシリコン基板であり、エピタキシャル層１０４は、例えばｐ−型のシリコン層である。サブ基板１０２はｐ型ドレイン層１３０として機能する。サブ基板１０２の裏面には、ドレイン電極２０２が形成されている。ｎ型ベース層１５０は、エピタキシャル層１０４にｎ型の不純物を注入することにより、形成されている。そしてエピタキシャル層１０４のうちｎ型ベース層１５０が形成されていない層は、ｐ−層１３２として、ｐ型ドレイン層１３０とｎ型ベース層１５０の間に位置している。
また、ｎ型ベース層１５０の表層には、ｎ型層１５１が形成されている。ｎ型層１５１は、ｎ型ベース層１５０に基準電圧を与えるために設けられており、下端がｎ型ベース層１５０に繋がっている。具体的には、ｎ型層１５１は、ｎ型ベース層１５０の表層のうちｐ型ソース層１４０が形成されていない領域に形成されている。ｎ型層１５１は、ｐ型ソース層１４０よりも深い。ｎ型層１５１の不純物濃度は、ｎ型ベース層１５０の不純物濃度よりも高い。
半導体基板１００には凹部１０８が形成されている。凹部１０８は、エピタキシャル層１０４に形成されており、下端がｎ型ベース層１５０よりも下に位置している。なお、凹部１０８の下端は、ｐ−層１３２に位置しており、ｐ型ドレイン層１３０には達していない。ゲート絶縁膜１１０は、凹部１０８の内壁及び底面に形成されている。ゲート電極１２０は、凹部１０８に埋め込まれている。ゲート電極１２０の上端は、半導体基板１００の表面よりも低くなっている。ｐ型ソース層１４０は、ｎ型ベース層１５０に、ｎ型ベース層１５０よりも浅く形成されている。ｐ型ソース層１４０は、平面視で凹部の隣に位置している。
エピタキシャル層１０４の表面には、素子分離膜（図示せず）が形成されている。この素子分離膜は、例えばＬＯＣＯＳ法により形成されている。平面視において、素子分離膜の内側には、ゲート電極１２０を埋め込むための凹部、及びｐ型ソース層１４０が形成されている。凹部１０８は溝状に形成されており、この溝の両脇に、ｐ型ソース層１４０が位置している。
上記したように、ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。ゲート電極１２０の上端と半導体基板１００の表面との高低差は、例えば３０ｎｍ以上１７０ｎｍ以下である。そして絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。
絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ（Non doped Silicate Glass）膜及びＳＯＧ（Spin on Glass）膜の少なくとも一つである。第１絶縁膜３４２は、ゲート電極１２０上に形成され、上面が半導体基板１００の表面よりも高い。第１絶縁膜３４２の膜厚は、例えば１８０ｎｍ以上２５０ｎｍ以下である。上記したように、ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。このため、第１絶縁膜３４２の上面のうち凹部１０８と重なる領域は窪んでいる。このくぼみの深さは、ゲート電極１２０の上端と半導体基板１００の表面との高低差よりも浅く、例えば１０ｎｍ以上１００ｎｍ以下である。第１絶縁膜３４２は、図２を用いて後述するように低酸素透過性絶縁膜３４４に屈曲部が形成されることを抑制する機能を有している。
低酸素透過性絶縁膜３４４は、第１絶縁膜３４２上に形成されており、第１絶縁膜３４２よりも酸素透過性が低い材料により形成されている。低酸素透過性絶縁膜３４４は、第１絶縁膜３４２よりも高融点の材料であるのが好ましく、例えばＳｉＮ膜、ＳｉＣ膜、及びＳｉＣＮ膜の少なくとも一つである。第１絶縁膜３４２がＮＳＧである場合、低酸素透過性絶縁膜３４４は、ＳｉＮ膜であるのが好ましい。この場合、低酸素透過性絶縁膜３４４の膜厚は、３ｎｍ以上７ｎｍ以下、好ましくは６ｎｍ以上７ｎｍ以下である。
さらに本実施形態では、低酸素透過性絶縁膜３４４上に第２絶縁膜３４６を有している。第２絶縁膜３４６は、低酸素透過性絶縁膜３４４よりも酸素透過性が高い材料により形成されている。第２絶縁膜３４６の厚さは、例えば５００ｎｍ以上９００ｎｍ以下である。第２絶縁膜３４６は、例えばＮＳＧ膜、ＢＰＳＧ膜、及びＳＯＧ膜の少なくとも一つである。第２絶縁膜３４６は、熱処理により流動して平坦化する膜であるのが好ましい。低酸素透過性絶縁膜３４４がＳｉＮである場合、第２絶縁膜３４６は、例えばＢＰＳＧ膜である。
半導体基板１００上及び絶縁層３４０上には、ソース配線２０４が形成されている。ソース配線２０４は、ｐ型ソース層１４０及びｎ型層１５１に接続している。なお、ゲート電極１２０上には絶縁層３４０が形成されているため、ソース配線２０４とゲート電極１２０との間は絶縁されている。なお、第２絶縁膜３４６は、ゲート電極１２０とソース配線２０４との絶縁性を確保するための必要な厚さを有している。
図２（ａ）は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４の位置を示す拡大図である。本実施形態では、図２（ａ）に示すように、ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。このため、第１絶縁膜３４２の底部は、凹部１０８の中に入り込んでいる。そして第１絶縁膜３４２の上面は、半導体基板１００の表面よりも上に位置している。第１絶縁膜３４２の表面には、半導体基板１００の表面とゲート電極１２０の上端との段差に起因した段差が形成されている。この段差の大きさｄ（すなわち、第１絶縁膜３４２にのうちゲート電極１２０の上に位置する部分と半導体基板１００上に位置する部分との高低差）は、第１絶縁膜３４２を十分厚くすることにより、例えば１００ｎｍ以下にすることができる。
図２（ｂ）は、比較例における第１絶縁膜３４２及び低酸素透過性絶縁膜３４４の位置を示す図である。本図に示す例では、第１絶縁膜３４２は、図２（ａ）よりも薄く、上面が、半導体基板１００の表面よりも下に位置している。この場合、第１絶縁膜３４２の表面に形成された段差ｄは、図２（ａ）に示した例と比較して大きい。また、符号αで示すように、低酸素透過性絶縁膜３４４に、急激な屈曲部が形成されてしまう。このような屈曲部が形成されると、この屈曲部において低酸素透過性絶縁膜３４４が薄くなったり、屈曲部に応力が集中してしまう。第１絶縁膜３４２を形成せずに低酸素透過性絶縁膜３４４を形成した場合も、同様である。これに対して図２（ａ）に示す例では、図２（ｂ）の符号αで示したような屈曲部が形成されていないため、上記した問題は生じない。
図３は、縦型ＭＯＳトランジスタ２０の平面図である。縦型ＭＯＳトランジスタ２０の一部には、センス用縦型トランジスタ２１が形成されている。センス用縦型トランジスタ２１は、縦型ＭＯＳトランジスタ２０の出力を制御するために用いられる。センス用縦型トランジスタ２１の出力電流は、縦型ＭＯＳトランジスタ２０の制御回路に入力される。この制御回路は、センス用縦型トランジスタ２１の出力電流に基づいて、縦型ＭＯＳトランジスタ２０を制御する。センス用縦型トランジスタ２１は、縦型ＭＯＳトランジスタ２０と同様の構成を有しているが、平面形状は小さい。縦型ＭＯＳトランジスタ２０のセンス用縦型トランジスタ２１に対する面積比は、例えば５００以上５００００以下である。
図４は、縦型ＭＯＳトランジスタ２０とセンス用縦型トランジスタ２１の関係を示す回路図である。本図に示すように、センス用縦型トランジスタ２１は縦型ＭＯＳトランジスタ２０に対して並列に設けられている。センス用縦型トランジスタ２１のソース電圧Ｖｓ２は、縦型ＭＯＳトランジスタ２０のソース電圧Ｖｓ１と同じ（接地電圧）である。
図５は、ゲート電極１２０、ｐ型ソース層１４０、及びｎ型層１５１の配置を示す平面図である。本図に示す例では、平面視において、ｐ型ソース層１４０の外形は、矩形である。そして、ｐ型ソース層１４０の内側にｎ型層１５１が形成されており、ｐ型ソース層１４０の外周にゲート絶縁膜１１０が形成されている。ｐ型ソース層１４０は格子点状に規則正しく配置されている。ゲート電極１２０は、ｐ型ソース層１４０の間を引き回されている。すなわち、ゲート電極１２０は格子の枠に沿う形状に引き回されている。そしてゲート電極１２０の間隙に、ｐ型ソース層１４０及びｎ型層１５１が配置されている。
また、縦型ＭＯＳトランジスタ２０の外周部には、ゲート配線１２２が形成されている。ゲート配線１２２は、半導体基板１００上に形成されている。上記したように、ゲート電極１２０は、半導体基板１００に形成された凹部の中に埋め込まれているが、ゲート電極１２０の端部１２１は、ゲート配線１２２の下に位置している。すなわちゲート配線１２２は、ゲート電極１２０の端部１２１を介して、ゲート電極１２０に接続している。なお、ゲート配線１２２も、ゲート電極１２０と同一の材料、例えばポリシリコンにより形成されている。なお、縦型ＭＯＳトランジスタ２０の平面レイアウトは、図５に示す例に限定されない。
図６〜図９は、図１に示した半導体装置の製造方法を示す断面図である。まず図６に示すように、ｐ＋型のサブ基板１０２を準備する。次いで、サブ基板１０２上に、ｐ−型のエピタキシャル層１０４を形成する。次いで、エピタキシャル層１０４の表層に、素子分離膜（不図示）を形成する。次いで、半導体基板１００に、ゲート電極１２０を埋め込むための凹部１０８を形成する。
次いで、半導体基板１００を熱酸化する。これにより、凹部１０８の内側壁及び底面に、ゲート絶縁膜１１０が形成される。なお、半導体基板１００の表面のうち素子分離膜（不図示）で覆われていない領域にも、熱酸化膜が形成される。次いで、凹部１０８の内部及び半導体基板１００上に、ポリシリコン膜を、例えばＣＶＤ法を用いて形成する。次いで、半導体基板１００上に位置するポリシリコン膜を、例えばエッチバックにより除去する。これにより、凹部１０８の内部にゲート電極１２０が埋め込まれる。この工程において、ゲート電極１２０の上端は、半導体基板１００の表面よりも低くなる。
次いで、半導体基板１００のエピタキシャル層１０４に、ｎ型の不純物をイオン注入する。これにより、ｎ型ベース層１５０が、ゲート電極１２０よりも浅く形成される。その後、ｎ型ベース層１５０にｐ型の不純物をイオン注入する。これにより、ｐ型ソース層１４０が形成される。さらに、ｎ型ベース層１５０にｎ型の不純物をイオン注入する。これにより、ｎ型層１５１が形成される。
次いで図７に示すように、ゲート電極１２０上及び半導体基板１００上（半導体基板１００上にゲート絶縁膜１１０が形成されている場合はその上）に、第１絶縁膜３４２，低酸素透過性絶縁膜３４４、及び第２絶縁膜３４６を、この順に形成する。これらの膜は、例えばプラズマＣＶＤ法又は熱ＣＶＤ法などのＣＶＤ法により形成される。例えば低酸素透過性絶縁膜３４４がＳｉＮ膜である場合、低酸素透過性絶縁膜３４４は、ＳｉＨ４及びＮＨ３を用いたプラズマＣＶＤ法、又はＳｉＨ２Ｃｌ２及びＮＨ３を用いた熱ＣＶＤ法により形成される。低酸素透過性絶縁膜３４４がＳｉＮ膜であるときなど、成膜時に水素が生じる場合、この水素が、半導体基板１００表面のダングリングボンドを終端させる。これにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。
この工程において、第１絶縁膜３４２がＮＳＧ膜であり、第２絶縁膜３４６がＢＰＳＧ膜である場合、第１絶縁膜３４２は、第２絶縁膜３４６に含まれる不純物が半導体基板１００に拡散することを抑制する。
またこの状態において、第２絶縁膜３４６の上面のうちゲート電極１２０の上に位置する部分は窪んでいる。
そこで、第２絶縁膜３４６がＢＰＳＧ膜で形成されている場合、第２絶縁膜３４６を水蒸気雰囲気中で熱処理する。これにより、第２絶縁膜３４６は流動し、上面が平坦化される。なお、低酸素透過性絶縁膜３４４が第２絶縁膜３４６よりも高融点である場合、この工程中に低酸素透過性絶縁膜３４４の膜厚の均一性は低下しない。
またこの工程において、図８に示すように、水蒸気中の酸素（図８中、破線矢印で示す）の一部は絶縁層３４０を介して半導体基板１００に到達する。これにより、ゲート絶縁膜１１０は緻密化される。従って、ＴＤＤＢ耐性は向上する。また、ゲート絶縁膜１１０のうち少なくとも凹部１０８の上端に位置する部分（すなわち開口部コーナーの近傍）はさらに厚くなり、丸められる。これにより、ゲート絶縁膜１１０のうち少なくとも凹部１０８の上端に位置する部分（すなわち開口部コーナーの近傍）に電界が集中することを抑制できる。
また、絶縁層３４０が酸素を透過しすぎると、ゲート絶縁膜１１０の膜厚にばらつきが生じる可能性が高くなる。ゲート絶縁膜１１０の膜厚にばらつきが生じると、縦型ＭＯＳトランジスタ２０の閾値電圧にばらつきが生じてしまう。これに対して本実施形態では、第１絶縁膜３４２上に低酸素透過性絶縁膜３４４を形成している。従って、絶縁層３４０が酸素を透過しすぎることを抑制できる。
次いで、図９に示すように、絶縁層３４０上にレジストパターン５０を形成する。ここで絶縁層３４０の第２絶縁膜３４６がＢＰＳＧ膜であり、第２絶縁膜３４６の上面が平坦化されている場合、レジストパターン５０を高い精度で形成できる。次いで、レジストパターン５０をマスクとして絶縁層３４０をエッチングする。これにより、絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する部分を除いて、除去される。
その後、レジストパターン５０を除去する。次いで、半導体基板１００上及び絶縁層３４０上に、金属膜（例えばＡｌ膜）を、例えばスパッタリング法を用いて形成する。これにより、ソース配線２０４が形成される。なお、必要に応じて、ソース配線２０４上にレジストパターンを形成し、このレジストパターンをマスクとしてソース配線２０４をエッチングする。これにより、ソース配線２０４のうち不要な部分は除去される。また、半導体基板１００の裏面にドレイン電極２０２を形成する。
次に、本実施形態の作用及び効果について説明する。本実施形態において、絶縁層３４０を形成した後、半導体基板１００及び絶縁層３４０は、酸化性の雰囲気（例えば水蒸気雰囲気）で処理される。これにより、酸化性ガスに含まれる酸素の一部は、絶縁層３４０を介して半導体基板１００に到達する。これにより、ゲート絶縁膜１１０は緻密化される。従って、ＴＤＤＢ耐性は向上する。ここで、絶縁層３４０が酸素を透過しすぎると、ゲート絶縁膜１１０の膜厚にばらつきが生じる可能性が高くなる。これに対して本実施形態では、第１絶縁膜３４２上に低酸素透過性絶縁膜３４４を形成している。従って、絶縁層３４０が酸素を透過しすぎることを抑制できる。
図１０は、第１絶縁膜３４２としてＮＳＧ膜を使用し、低酸素透過性絶縁膜３４４としてＳｉＮを使用し、第２絶縁膜３４６としてＢＰＳＧ膜を使用した場合における、ＴＤＤＢ耐性及び閾値電圧のばらつきの、低酸素透過性絶縁膜３４４の膜厚依存を示している。本図に示すように、低酸素透過性絶縁膜３４４の膜厚が薄いほど、ＴＤＤＢ耐性は向上している。具体的には、低酸素透過性絶縁膜３４４が７ｎｍ以下の場合、ＴＤＤＢ耐性は高くなっている。特に低酸素透過性絶縁膜３４４が６ｎｍ以下の場合、低酸素透過性絶縁膜３４４がない場合と同程度のＴＤＤＢ耐性を実現できる。一方、縦型ＭＯＳトランジスタ２０の閾値電圧のばらつきは、低酸素透過性絶縁膜３４４の膜厚が薄くなるにつれて大きくなっている。具体的には、低酸素透過性絶縁膜３４４の膜厚が６ｎｍを下回ると、閾値電圧のばらつきは大きくなっている。
以上のことから、低酸素透過性絶縁膜３４４としてＳｉＮを使用した場合、低酸素透過性絶縁膜３４４の膜厚は、６ｎｍ以上７ｎｍ以下であるのが好ましい。
（第２の実施形態）
図１１は、第２の実施形態に係る半導体装置１０の構成を示す断面図である。本実施形態に係る半導体装置１０は、縦型ＭＯＳトランジスタ２０がｎ型埋込層１５２を有している点を除いて、第１の実施形態に係る半導体装置１０と同様の構成である。
具体的には、半導体基板１００のうちｎ型層１５１の下方には、ｎ型埋込層１５２が形成されている。深さ方向で見た場合、ｎ型埋込層１５２は、ｎ型ベース層１５０の下に位置しており、ｎ型ベース層１５０に繋がっている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、ｎ型埋込層１５２により、耐圧向上の効果を得ることが出来る。
（第３の実施形態）
図１２は、第３の実施形態に係る半導体装置１０の構成を示す断面図である。本実施形態に係る半導体装置１０は、縦型ＭＯＳトランジスタ２０の代わりに ＩＧＢＴ（Insulated Gate Bipolar Transistor）２２を有している点を除いて、第１または第２の実施形態と同様である。ＩＧＢＴ２２は、縦型ＭＯＳトランジスタ２０におい て、ｐ型ドレイン層１３０とドレイン電極２０２の間に、ｎ型コレクタ層１３４を追加した構成を有している。
本実施形態では、サブ基板１０２はｎ型のシリコン基板であり、ｎ型コレクタ層１３４として機能する。また、ｐ型ドレイン層１３０及びｐ−層１３２は、サブ基板１０２上に、エピタキシャル成長法により形成されている。
本実施形態に係る半導体装置１０の製造方法は、サブ基板１０２としてｎ型のシリコン基板を用いる点、及びサブ基板１０２の上に、ｐ型ドレイン層１３０及びｐ−層１３２をこの順にエピタキシャル成長させる点を除いて、第１の実施形態に係る半導体装置１０の製造方法と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第４の実施形態）
図１３は、第４の実施形態に係る半導体装置１０を有する電子装置の回路構成を示す図である。この電子装置は、例えば図１４に示す車両に用いられており、電子装置２、電源４、及び負荷６を有している。電源４は例えば車両に搭載されているバッテリーである。負荷６は、例えば車両に搭載されている電子部品、例えば図１４に示すヘッドランプ４００である。そして電子装置２は、電源４から負荷６に供給する電力を制御している。
電子装置２は、回路基板（例えばプリント配線基板）上に半導体装置１０，１２，１４を搭載したものである。本図に示す例において、半導体装置１０は、縦型ＭＯＳトランジスタ２０を有している。半導体装置１２は、マイコンであり、回路基板の配線を介して半導体装置１４に接続している。半導体装置１４は、縦型ＭＯＳトランジスタ２０の制御回路を有している。半導体装置１２は、半導体装置１４を介して、半導体装置１０を制御している。詳細には、半導体装置１２は、半導体装置１４の制御回路に制御信号を入力する。そして半導体装置１４の制御回路は、半導体装置１２から入力された制御信号に従って、半導体装置１０が有する縦型ＭＯＳトランジスタ２０のゲート電極１２０に信号を入力する。縦型ＭＯＳトランジスタ２０が制御されることにより、電源４からの電力が、適宜負荷６に供給される。
なお、半導体装置１０及び半導体装置１４はＣｏＣ（Chip on Chip）構造を有していても良いし、ＳＩＰ（System In Package）構造を有していても良い。半導体装置１０及び１４がＣｏＣ構造を有する場合、図１５に示すように、半導体装置１０は、銀ペースト又はＤＡＦ（Die Attachment Film）を介して、配線基板４４０上に搭載されている。半導体装置１０と配線基板４４０は、ボンディングワイヤ４２６を介して互いに接続している。また半導体装置１０上には、半導体装置１４が銀ペースト又はＤＡＦを介して搭載されている。半導体装置１４は、ボンディングワイヤ４２２を介して配線基板４４０と接続し、かつボンディングワイヤ４２４を介して半導体装置１０に接続している。そして、半導体装置１０、半導体装置１４、及びボンディングワイヤ４２２，４２４，４２６は、封止樹脂４１０によって封止されている。なお、配線基板４４０の裏面には、複数のハンダボール４６０が取り付けられている。
（第５の実施形態）
図１６は、第５の実施形態に係る半導体装置１０の構成を示す断面図である。本実施形態において、半導体基板１００は、縦型ＭＯＳトランジスタ２０が形成されているパワー制御領域と、制御回路３０が形成されているロジック領域とを有している点を除いて、第１の実施形態に係る半導体装置１０と同様の構成である。制御回路３０は、図１５に示した半導体装置１４と同様の回路を有している。
制御回路３０は、縦型ＭＯＳトランジスタ２０のゲート電極１２０に入力される制御信号を生成している。制御回路３０は、プレーナ型のＭＯＳトランジスタ３１を有している。ＭＯＳトランジスタ３１は、ロジック領域に位置する半導体基板１００に形成されている。ＭＯＳトランジスタ３１は、ｐ型である場合、エピタキシャル層１０４に形成されたｎ型のウェル３２に形成されており、ゲート絶縁膜３４、ゲート電極３６、並びにソース及びドレインとなる不純物領域３８を有している。なお、ＭＯＳトランジスタ３１がｎ型である場合、ｐ型のエピタキシャル層１０４をそのままウェルとして使用しても良い。また不純物領域３８は、エクステンション領域を有していても良い。この場合、ゲート電極３６の側壁には、サイドウォールが形成される。
半導体基板１００上のうち制御回路３０が形成されている領域には、層間絶縁膜３００が形成されている。なお、層間絶縁膜３００は絶縁層３４０と同一工程で形成されても良いし、絶縁層３４０とは別工程で形成されても良い。層間絶縁膜３００が絶縁層３４０と同一工程で形成される場合、層間絶縁膜３００は、第１絶縁膜３４２、低酸素透過性絶縁膜３４４、及び第２絶縁膜３４６の積層構造を有していても良いし、第１絶縁膜３４２及び第２絶縁膜３４６のみで形成されても良い。層間絶縁膜３００が低酸素透過性絶縁膜３４４を有していると、以下の効果が得られる。まず、第２絶縁膜３４６がＢＰＳＧ膜である場合、第２絶縁膜３４６に含まれる不純物が第１絶縁膜３４２及びその下の層に向けて拡散することを抑制できる。また、制御回路３０に過度に酸素が供給されることを抑制できる。さらに、低酸素透過性絶縁膜３４４がＳｉＮ膜であるときなど、成膜時に水素が生じる場合、この水素が、制御回路３０においても、半導体基板１００表面のダングリングボンドを終端させる。
層間絶縁膜３００には、コンタクト３０４を埋め込むための接続孔が形成されている。コンタクト３０４は、配線３１４とＭＯＳトランジスタ３１とを接続しており、配線３１４と一体に形成されている。配線３１４及びコンタクト３０４は、ソース配線２０４と同一工程で形成されている。
図１７は、図１６に示した半導体装置１０を用いた電子装置の回路構成を示す図であり、第４の実施形態における図１３に対応している。本図に示す回路は、半導体装置１４の代わりに制御回路３０が用いられている点を除いて、図１３に示した回路と同様の構成である。縦型ＭＯＳトランジスタ２０及び制御回路３０は、半導体装置１０内に設けられている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、縦型ＭＯＳトランジスタ２０を制御する制御回路３０を、縦型ＭＯＳトランジスタ２０と同一の半導体基板１００に形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
２ 電子装置
４ 電源
６ 負荷
１０ 半導体装置
１２ 半導体装置
１４ 半導体装置
２０ 縦型ＭＯＳトランジスタ
２１ センス用縦型トランジスタ
２２ ＩＧＢＴ
３０ 制御回路
３１ ＭＯＳトランジスタ
３２ ウェル
３４ ゲート絶縁膜
３６ ゲート電極
３８ 不純物領域
５０ レジストパターン
１００ 半導体基板
１０２ サブ基板
１０４ エピタキシャル層
１０８ 凹部
１１０ ゲート絶縁膜
１２０ ゲート電極
１２１ 端部
１２２ ゲート配線
１３０ ｐ型ドレイン層
１３２ ｐ−層
１３４ ｎ型コレクタ層
１４０ ｐ型ソース層
１５０ ｎ型ベース層
１５１ ｎ型層
１５２ ｎ型埋込層
２０２ ドレイン電極
２０４ ソース配線
３００ 層間絶縁膜
３０４ コンタクト
３１４ 配線
３４０ 絶縁層
３４２ 第１絶縁膜
３４４ 低酸素透過性絶縁膜
３４６ 第２絶縁膜
４００ ヘッドランプ
４１０ 封止樹脂
４２２ ボンディングワイヤ
４２４ ボンディングワイヤ
４２６ ボンディングワイヤ
４４０ 配線基板
４６０ ハンダボール

Claims (13)

  1. 半導体基板と、
    前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、
    前記半導体基板の表面に形成された凹部の内壁に形成されたゲート絶縁膜と、
    前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、
    前記半導体基板の表面側に形成されたソース層と、
    前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第１絶縁膜と、
    前記第１絶縁膜上に形成され、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記低酸素透過性絶縁膜はＳｉＮ膜、ＳｉＣ膜、及びＳｉＣＮ膜の少なくとも一つである半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記低酸素透過性絶縁膜は、ＳｉＮ膜であり、その膜厚は、６ｎｍ以上７ｎｍ以下である半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記第１絶縁膜はＮＳＧ（Non doped Silicate Glass）膜、及びＳＯＧ（Spin on Glass）膜の少なくとも一つである半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記低酸素透過性絶縁膜上に形成され、前記低酸素透過性絶縁膜よりも酸素透過性が高い第２絶縁膜を備える半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第２絶縁膜は、ＮＳＧ膜、ＢＰＳＧ膜、及びＳＯＧ膜の少なくとも一つである半導体装置。
  7. 請求項１〜６のいずれか一項に記載の半導体装置において、
    前記第１絶縁膜は、前記ゲート電極上及びその周囲に位置する前記半導体基板上にも形成されており、
    前記ゲート電極上に位置する前記第１絶縁膜の表面と、前記半導体基板上に位置する前記第１絶縁膜の表面との高低差は、１００ｎｍ以下である半導体装置。
  8. 裏面側にドレイン層を有する半導体基板の表面に、凹部を形成する工程と、
    前記凹部の内壁にゲート絶縁膜を形成する工程と、
    前記凹部にゲート電極を、上端が前記半導体基板の表面よりも低くなるように埋め込む工程と、
    前記半導体基板の表面側にソース層を形成する工程と、
    前記ゲート電極上に、上面が前記半導体基板の表面よりも高い第１絶縁膜を形成する工程と、
    前記第１絶縁膜上に、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜を形成する工程と、
    前記低酸素透過性絶縁膜上及び前記半導体基板上から酸化性雰囲気で処理する工程と、
    を備える半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記低酸素透過性絶縁膜はＳｉＮ膜、ＳｉＣ膜、及びＳｉＣＮ膜の少なくとも一つである半導体装置の製造方法。
  10. 請求項８又は９に記載の半導体装置の製造方法において、
    前記第１絶縁膜はＮＳＧ（Non doped Silicate Glass）膜、及びＳＯＧ（Spin on Glass）膜の少なくとも一つである半導体装置の製造方法。
  11. 請求項８〜１０のいずれか一項に記載の半導体装置の製造方法において、
    前記低酸素透過性絶縁膜を形成する工程の後に、前記低酸素透過性絶縁膜上に、前記低酸素透過性絶縁膜よりも酸素透過性が高い第２絶縁膜を形成する工程を備える半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記第２絶縁膜はＮＳＧ（Non doped Silicate Glass）膜、ＢＰＳＧ（Boron Phosphorus Silicate Glass）膜、及びＳＯＧ（Spin on Glass）膜の少なくとも一つである半導体装置の製造方法。
  13. 電源から供給される電力によって駆動する負荷への電源供給を制御する半導体装置を備えた電子装置であって
    前記半導体装置は、
    半導体基板と、
    前記半導体基板に形成され、前記半導体基板の裏面側に位置するドレイン層と、
    前記半導体基板に形成された凹部の内壁に形成されたゲート絶縁膜と、
    前記凹部に埋め込まれ、上端が前記半導体基板の表面よりも低いゲート電極と、
    前記半導体基板の表面側に形成されたソース層と、
    前記ゲート電極上に形成され、上面が前記半導体基板の表面よりも高い第１絶縁膜と、
    前記第１絶縁膜上に形成され、前記第１絶縁膜よりも酸素透過性が低い低酸素透過性絶縁膜と、
    前記低酸素透過性絶縁膜上及び前記半導体基板上に形成された層間絶縁膜と、
    を備える電子装置。
JP2011143100A 2011-06-28 2011-06-28 半導体装置、半導体装置の製造方法、及び電子装置 Active JP5774921B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011143100A JP5774921B2 (ja) 2011-06-28 2011-06-28 半導体装置、半導体装置の製造方法、及び電子装置
TW101123050A TWI550866B (zh) 2011-06-28 2012-06-27 半導體裝置、半導體裝置之製造方法及電子裝置
US13/534,718 US8829604B2 (en) 2011-06-28 2012-06-27 Semiconductor device, method of manufacturing the semiconductor device, and electronic device
CN201610127269.5A CN105679677B (zh) 2011-06-28 2012-06-28 制造半导体器件的方法
CN201210219006.9A CN102856381B (zh) 2011-06-28 2012-06-28 半导体器件、制造半导体器件的方法以及电子装置
US14/455,544 US10008584B2 (en) 2011-06-28 2014-08-08 Semiconductor device, method of manufacturing the semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011143100A JP5774921B2 (ja) 2011-06-28 2011-06-28 半導体装置、半導体装置の製造方法、及び電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015048122A Division JP6080883B2 (ja) 2015-03-11 2015-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013012530A true JP2013012530A (ja) 2013-01-17
JP5774921B2 JP5774921B2 (ja) 2015-09-09

Family

ID=47389708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143100A Active JP5774921B2 (ja) 2011-06-28 2011-06-28 半導体装置、半導体装置の製造方法、及び電子装置

Country Status (4)

Country Link
US (2) US8829604B2 (ja)
JP (1) JP5774921B2 (ja)
CN (2) CN102856381B (ja)
TW (1) TWI550866B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
JPWO2017047284A1 (ja) * 2015-09-17 2018-02-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US9991130B2 (en) 2016-08-24 2018-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
WO2022208610A1 (ja) * 2021-03-29 2022-10-06 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489785A (zh) * 2013-09-03 2014-01-01 上海恺创电子有限公司 超级结半导体器件的元胞结构和工艺实现方法
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6602698B2 (ja) * 2016-03-11 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6697411B2 (ja) * 2017-03-29 2020-05-20 キオクシア株式会社 半導体装置の製造方法
JP2018182032A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102579972B1 (ko) * 2017-09-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6847887B2 (ja) * 2018-03-23 2021-03-24 株式会社東芝 半導体装置
US11011501B2 (en) * 2018-08-14 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
JP6970068B2 (ja) 2018-09-14 2021-11-24 株式会社東芝 半導体装置
US11251094B2 (en) 2020-02-07 2022-02-15 International Business Machines Corporation Oxygen vacancy passivation in high-k dielectrics for vertical transport field effect transistor
US20210376061A1 (en) * 2020-05-27 2021-12-02 Stmicroelectronics Pte Ltd Power mosfet with reduced current leakage and method of fabricating the power mosfet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158603A (ja) * 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
JP2004246315A (ja) * 2002-12-20 2004-09-02 Seiko Epson Corp 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2008192691A (ja) * 2007-02-01 2008-08-21 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165365A (ja) 1986-01-17 1987-07-21 Nec Corp 半導体装置
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
JP3878724B2 (ja) 1997-10-14 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3262162B2 (ja) 1998-12-14 2002-03-04 日本電気株式会社 半導体装置
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US7192812B2 (en) * 2002-12-20 2007-03-20 Seiko Epson Corporation Method for manufacturing electro-optical substrate
JP2005086140A (ja) * 2003-09-11 2005-03-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4892832B2 (ja) 2004-12-15 2012-03-07 富士電機株式会社 半導体装置の製造方法
JP4128574B2 (ja) * 2005-03-28 2008-07-30 富士通株式会社 半導体装置の製造方法
JP2006286720A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体装置およびその製造方法
JP2007311565A (ja) * 2006-05-18 2007-11-29 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN100483652C (zh) * 2006-08-18 2009-04-29 台湾茂矽电子股份有限公司 沟槽式功率半导体装置及其制作方法
JP5198760B2 (ja) 2006-12-08 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010245334A (ja) 2009-04-07 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158603A (ja) * 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
JP2004246315A (ja) * 2002-12-20 2004-09-02 Seiko Epson Corp 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2008192691A (ja) * 2007-02-01 2008-08-21 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2015144232A (ja) * 2013-12-27 2015-08-06 トヨタ自動車株式会社 半導体装置とその製造方法
US10014368B2 (en) 2013-12-27 2018-07-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
JPWO2017047284A1 (ja) * 2015-09-17 2018-02-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US9991130B2 (en) 2016-08-24 2018-06-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
WO2022208610A1 (ja) * 2021-03-29 2022-10-06 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法

Also Published As

Publication number Publication date
CN105679677B (zh) 2019-03-15
JP5774921B2 (ja) 2015-09-09
US20150024563A1 (en) 2015-01-22
CN105679677A (zh) 2016-06-15
TW201308603A (zh) 2013-02-16
US8829604B2 (en) 2014-09-09
US20130001677A1 (en) 2013-01-03
CN102856381B (zh) 2016-04-13
TWI550866B (zh) 2016-09-21
US10008584B2 (en) 2018-06-26
CN102856381A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5774921B2 (ja) 半導体装置、半導体装置の製造方法、及び電子装置
JP5959162B2 (ja) 半導体装置及び半導体装置の製造方法
US9299829B2 (en) Vertical transistor component
JP6478316B2 (ja) トレンチゲート構造を備えた半導体装置およびその製造方法
JP5844656B2 (ja) 半導体装置及び半導体装置の製造方法
JP6006918B2 (ja) 半導体装置、半導体装置の製造方法、及び電子装置
JP2014078689A (ja) 電力用半導体装置、および、電力用半導体装置の製造方法
JP2012238741A (ja) 半導体装置及びその製造方法
JP6080883B2 (ja) 半導体装置の製造方法
JP2013175596A (ja) 半導体装置およびその製造方法
JP2007142015A (ja) 半導体装置
JP5994238B2 (ja) 半導体装置の製造方法
JP2009277851A (ja) 半導体装置、半導体装置の製造方法及びパワーアンプ素子
JP2007324361A (ja) 半導体装置及びその製造方法
JP5185061B2 (ja) Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法
JP2010272672A (ja) 誘電体分離型半導体集積装置、及び半導体集積装置の製造方法
JP2007221078A (ja) 半導体装置
KR100368608B1 (ko) 반도체소자 및 그 제조방법
JP2023083120A (ja) 半導体装置およびその製造方法
JP6110900B2 (ja) 半導体装置の製造方法
JP2008034449A (ja) 半導体装置及びその製造方法
JP2009010008A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150702

R150 Certificate of patent or registration of utility model

Ref document number: 5774921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150