JP5994238B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5994238B2 JP5994238B2 JP2011258100A JP2011258100A JP5994238B2 JP 5994238 B2 JP5994238 B2 JP 5994238B2 JP 2011258100 A JP2011258100 A JP 2011258100A JP 2011258100 A JP2011258100 A JP 2011258100A JP 5994238 B2 JP5994238 B2 JP 5994238B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- locos oxide
- semiconductor
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 27
- 230000005684 electric field Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
提供することを目的とする。
図1に、本実施形態に係る半導体装置1の断面構成を示す。
半導体装置1は、シリコン基板11、BOX層(Buried Oxide:埋め込み酸化膜)12、N+埋め込み層13、N-活性層14、P型ボディ層15、LVPW(Low Voltage P-Well:低電圧P型ウェル)16、N+ソース領域17、P+バックゲートコンタクト層18、N型ドリフト層19、LVNW(Low Voltage N-well:低電圧N型ウェル)20、N+ドレイン領域21、LOCOS酸化膜22、ゲート絶縁膜23、ゲート電極24、および、サイドウォール25を備えている。図1の断面図はLDMOSトランジスタの構成を示している。
上記LOCOS酸化膜22は、前記半導体基板の表面に対してラテラル方向に終端しているエッジを有している。当該エッジには、少なくとも、LOCOS酸化膜22がチャネル領域と隣接してゲート幅方向に延伸するエッジ22aと、LOCOS酸化膜22がN+ドレイン領域21と隣接してドレイン幅方向に延伸するエッジ22bとが含まれている。
次に、半導体装置1の製造工程について説明する。
まず、図6(a)に示すように、シリコン基板11、BOX層12、N+埋め込み層13、および、N-活性層14がこの順で配置されたSOI基板を用意する。ここでは半導体装置1のNチャネル型LDMOSを製造する例を説明するので、例えば、N+埋め込み層13を、砒素をドーパントとする1×1019cm-2程度のキャリア濃度を有する層として形成し、N-活性層14を、リンをドーパントとする1×1015cm-2程度のキャリア濃度を有するとともに12μm程度の膜厚を有する層として形成する。BOX層12の膜厚は例えば1.0μm程度である。
図9に本実施形態の変形例に係る半導体装置41の断面構成を示す。
半導体装置41は、図1の半導体装置1において、N+ソース領域17をN+エミッタ領域51に、N+ドレイン領域21をP+コレクタ領域52に、それぞれ置き換えた構成である。図9の断面構成は、横型IGBTを構成している。これによっても、半導体装置1と同様に、LOCOS酸化膜22の直下のN型ドリフト層19の良好な耐圧および抵抗を得ることができる。
また、本発明は、Pチャネル型素子にも適用できるし、LDMOS、横型IGBTに限らず、耐圧および低抵抗を得たい任意の箇所にも適用可能である。
19 N型ドリフト層(半導体導電層)
22 LOCOS酸化膜
22a、22b エッジ
θ 角度
Claims (3)
- 半導体導電層上にLOCOS酸化膜を形成する半導体装置の製造方法であって、
表層に前記半導体導電層を有する半導体基板の前記半導体導電層上にバッファ熱酸化膜を形成する第1工程と、
前記バッファ熱酸化膜上にシリコン窒化膜を形成する第2工程と、
形成された前記シリコン窒化膜と前記バッファ熱酸化膜とを貫通して前記半導体導電層の表面を露出させる窓開けを行う第3工程と、
前記窓開けにより形成された窓を通して前記半導体導電層をエッチングすることなく選択熱酸化する第4工程と、
前記半導体導電層の選択熱酸化後に前記シリコン窒化膜および前記バッファ熱酸化膜を除去する第5工程とを備え、
前記第1工程において100nmの膜厚で前記バッファ熱酸化膜を形成し、前記第2工程において150nmの膜厚で前記シリコン窒化膜を形成し、当該膜厚のバッファ熱酸化膜およびシリコン窒化膜に対して前記第3工程および前記第4工程を実施することによって、前記LOCOS酸化膜の前記半導体基板の表面に対してラテラル方向に終端する少なくとも1つのエッジのプロファイルが、上面と下面とに15度の角度で挟まれて終端する形状をなし、
前記第1工程において60nmの膜厚で前記バッファ熱酸化膜を形成し、前記第2工程において200nmの膜厚で前記シリコン窒化膜を形成し、当該膜厚のバッファ熱酸化膜およびシリコン窒化膜に対して前記第3工程および前記第4工程を実施することによって、前記LOCOS酸化膜の前記半導体基板の表面に対してラテラル方向に終端する少なくとも1つのエッジのプロファイルが、上面と下面とに30度の角度で挟まれて終端する形状をなすことを特徴とする半導体装置の製造方法。 - 前記第1工程において60nm〜100nm範囲の任意の膜厚で前記バッファ熱酸化膜を形成し、前記第2工程において150nm〜200nm範囲の任意の膜厚で前記シリコン窒化膜を形成し、当該膜厚のバッファ熱酸化膜およびシリコン窒化膜に対して前記第3工程および前記第4工程を実施することによって、前記LOCOS酸化膜の前記半導体基板の表面に対してラテラル方向に終端する少なくとも1つのエッジのプロファイルが、上面と下面とに15度以上30度以下のいずれかの角度で挟まれて終端する形状をなすことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記LOCOS酸化膜を250nm〜400nmの範囲の膜厚に形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258100A JP5994238B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258100A JP5994238B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115144A JP2013115144A (ja) | 2013-06-10 |
JP5994238B2 true JP5994238B2 (ja) | 2016-09-21 |
Family
ID=48710439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258100A Expired - Fee Related JP5994238B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5994238B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158957B (zh) * | 2015-04-10 | 2019-05-17 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体场效应管及其制造方法 |
JP6828472B2 (ja) * | 2017-02-01 | 2021-02-10 | 富士電機株式会社 | 半導体装置 |
US20230253495A1 (en) * | 2022-02-04 | 2023-08-10 | Texas Instruments Incorporated | Bird's beak profile of field oxide region |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02309639A (ja) * | 1989-05-24 | 1990-12-25 | Fujitsu Ltd | 半導体装置の製造方法 |
US5378912A (en) * | 1993-11-10 | 1995-01-03 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
JPH098121A (ja) * | 1995-06-23 | 1997-01-10 | Sony Corp | 半導体装置及びその製造方法 |
JP2940448B2 (ja) * | 1995-09-28 | 1999-08-25 | 日本電気株式会社 | 半導体集積回路 |
JP3853916B2 (ja) * | 1997-07-31 | 2006-12-06 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JPH11274330A (ja) * | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置 |
JP4387984B2 (ja) * | 2005-05-30 | 2009-12-24 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2008182118A (ja) * | 2007-01-25 | 2008-08-07 | Denso Corp | 半導体装置及びその製造方法。 |
-
2011
- 2011-11-25 JP JP2011258100A patent/JP5994238B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013115144A (ja) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7345341B2 (en) | High voltage semiconductor devices and methods for fabricating the same | |
JP5959162B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
JP4988183B2 (ja) | 高耐圧トランジスタ | |
US8362558B2 (en) | Low on-resistance lateral double-diffused MOS device | |
JP6037085B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009038068A (ja) | 半導体装置およびその製造方法 | |
JP2008130983A (ja) | 半導体装置およびその製造方法 | |
CN109560079A (zh) | 集成电路及其制造方法 | |
JP5994238B2 (ja) | 半導体装置の製造方法 | |
US7948031B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
CN115274857B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
JP5457902B2 (ja) | 半導体装置及びその製造方法 | |
US8598651B2 (en) | Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof | |
JP5428121B2 (ja) | 半導体装置の製造方法 | |
US20100237413A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR101099559B1 (ko) | 파워 모스펫 제조방법 | |
US20220416093A1 (en) | Semiconductor device with embedded schottky diode and manufacturing method thereof | |
JP2012033841A (ja) | 半導体装置及びその製造方法 | |
JP2009117412A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2008153495A (ja) | 半導体装置及びその製造方法 | |
JP2006332231A (ja) | 半導体装置の製造方法 | |
JP6969543B2 (ja) | 半導体装置、cmos回路及び電子機器 | |
TWI397151B (zh) | 高壓半導體裝置的製造方法 | |
WO2011030735A1 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5994238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |