JP2018046248A - スイッチング素子の製造方法 - Google Patents
スイッチング素子の製造方法 Download PDFInfo
- Publication number
- JP2018046248A JP2018046248A JP2016181959A JP2016181959A JP2018046248A JP 2018046248 A JP2018046248 A JP 2018046248A JP 2016181959 A JP2016181959 A JP 2016181959A JP 2016181959 A JP2016181959 A JP 2016181959A JP 2018046248 A JP2018046248 A JP 2018046248A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- nitride semiconductor
- switching element
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 description 82
- 238000005530 etching Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 窒化物半導体層を有するスイッチング素子のチャネル抵抗を低減することが可能な技術を提供する。【解決手段】 スイッチング素子の製造方法であって、窒化物半導体基板上にｎ型窒化物半導体層を堆積する工程と、前記ｎ型窒化物半導体層上に第１ｐ型窒化物半導体層を堆積する工程と、前記第１ｐ型窒化物半導体層上に第１ゲート絶縁膜を堆積する工程と、前記第１ゲート絶縁膜上にゲート電極を堆積する工程と、前記ゲート電極上に第２ゲート絶縁膜を堆積する工程と、前記第２ゲート絶縁膜上に第２ｐ型窒化物半導体層を堆積する工程と、前記第１ゲート絶縁膜に隣接するチャネル部及び前記第２ゲート絶縁膜に隣接するチャネル部と導通可能なｎ型のソース領域を形成する工程を有する。【選択図】図１
Description
本明細書に開示の技術は、スイッチング素子の製造方法に関する。
特許文献１に、ＩｎとＧａを含む化合物半導体層を備えるスイッチング素子が開示されている。このスイッチング素子は、三角柱形状の化合物半導体層と、化合物半導体層の三角柱形状の２つの側面に積層されたゲート絶縁膜とゲート電極を有している。これらの２つの側面がチャネルとして機能する。
化合物半導体として窒化物半導体を用いるスイッチング素子が知られている。窒化物半導体層を備えるスイッチング素子の製造工程では、窒化物半導体層に対してエッチングによる形状加工が実施される。その後に、エッチングされた窒化物半導体層の表面にゲート絶縁膜とゲート電極が形成される。窒化物半導体層に対して熱酸化処理によりゲート絶縁膜を形成することは困難であるので、窒化物半導体層の表面に絶縁材料を堆積することによってゲート絶縁膜が形成される。エッチング後の窒化物半導体層の表面には凹凸や加工ダメージが存在しているので、エッチング後の窒化物半導体層の表面にゲート絶縁膜を堆積すると、ゲート絶縁膜と窒化物半導体層の界面に微小な凹凸や加工ダメージが残留する。その結果、スイッチング素子のチャネル抵抗が増大する。これに対し、本明細書では、窒化物半導体層を有するスイッチング素子のチャネル抵抗を低減することが可能な技術を提供する。
本明細書が開示するスイッチング素子の製造方法は、窒化物半導体基板上にｎ型窒化物半導体層を堆積する工程と、前記ｎ型窒化物半導体層上に第１ｐ型窒化物半導体層を堆積する工程と、前記第１ｐ型窒化物半導体層上に第１ゲート絶縁膜を堆積する工程と、前記第１ゲート絶縁膜上にゲート電極を堆積する工程と、前記ゲート電極上に第２ゲート絶縁膜を堆積する工程と、前記第２ゲート絶縁膜上に第２ｐ型窒化物半導体層を堆積する工程と、前記第１ゲート絶縁膜と前記第１ｐ型窒化物半導体層の界面、及び、前記第２ゲート絶縁膜と前記第２ｐ型窒化物半導体層の界面に隣接するｎ型のソース領域を形成する工程を有する。
この製造方法では、第１ｐ型窒化物半導体層、第１ゲート絶縁膜、ゲート電極、第２ゲート絶縁膜及び第２ｐ型窒化物半導体層の積層構造によって、２つのチャネル部が形成される。すなわち、第１ゲート絶縁膜と第１ｐ型窒化物半導体層の界面が第１のチャネル部であり、第２ゲート絶縁膜と第２ｐ型窒化物半導体層の界面が第２のチャネル部である。上記の積層構造は、各層を順に積層することで形成できるので、チャネル部を構成する部分のｐ型窒化物半導体層をエッチングする必要がない。このため、第１ｐ型窒化物半導体層と第１ゲート絶縁膜の界面、及び、第２ｐ型窒化物半導体層と第２ゲート絶縁膜の界面に、エッチングによる微小な凹凸やダメージが残存しない。したがって、各チャネル部に形成されるチャネルの抵抗が低い。また、この製造方法によれば、ゲート電極の上部と下部にチャネル部が形成されるので、高いチャネル密度を実現することができる。したがって、この製造方法によれば、チャネル抵抗が低いスイッチング素子を製造することができる。
図１〜５に示す実施形態のスイッチング素子１０は、ｎチャネル型のＭＯＳＦＥＴである。スイッチング素子１０は、半導体基板１２を有している。半導体基板１２は、ＧａＮ（窒化ガリウム）を主材料とするＧａＮ基板である。
図１、２に示すように、半導体基板１２の内部に、ゲート電極３０とゲート絶縁膜３２が埋め込まれている。図３は、半導体基板１２を上側から見た場合のゲート電極３０の範囲を示している。図３に示すように、ゲート電極３０は、上側から見た場合に、リング部３０ａと引出部３０ｂを有している。リング部３０ａは、リング状に伸びており、その中央に貫通孔３０ｄを有している。図１、２に示すように、貫通孔３０ｄは、ゲート電極３０をその上面から下面まで貫通している。図３に示すように、引出部３０ｂは、リング部３０ａからその外側に向かって直線状に伸びている。図１、２に示すように、ゲート電極３０の表面は、ゲート絶縁膜３２によって覆われている。ゲート絶縁膜３２によって、ゲート電極３０が半導体基板１２から絶縁されている。
半導体基板１２の下面１２ｂは、ドレイン電極５０によって覆われている。
半導体基板１２は、その内部に、ドレイン領域２０、ドリフト領域２２、ボディ層２４、及びソース領域２６を有している。
ドレイン領域２０は、ｎ型不純物濃度が高いｎ型領域である。ドレイン領域２０は、半導体基板１２の下面１２ｂに臨む範囲に配置されており、半導体基板１２の下面１２ｂに沿って横方向に伸びている。ドレイン領域２０は、ドレイン電極５０に対してオーミック接触している。
ドリフト領域２２は、ドレイン領域２０よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２２は、ドレイン領域２０上に配置されている。ドリフト領域２２は、主要部２２ａとアパーチャ部２２ｂを有している。主要部２２ａは、ドレイン領域２０に接しており、ドレイン領域２０に沿って横方向に伸びている。アパーチャ部２２ｂは、主要部２２ａから上方向に向かって伸びている。図１、２、４に示すように、アパーチャ部２２ｂは、ゲート電極３０の貫通孔３０ｄ内を通って半導体基板１２の上面１２ａまで伸びている。アパーチャ部２２ｂは、貫通孔３０ｄ内でゲート絶縁膜３２に接している。
図１、２に示すように、ボディ層２４は、ｐ型領域である。ボディ層２４は、ドリフト領域２２の主要部２２ａ上に配置されている。ボディ層２４は、ゲート電極３０よりも下側に配置されている下層部２４ａと、ゲート電極３０よりも上側に配置されている上層部２４ｂを有している。ボディ層２４の下層部２４ａは、ゲート電極３０の下側に位置するゲート絶縁膜３２に接している。下層部２４ａとゲート絶縁膜３２との界面２５ａには、製造工程に起因する凹凸やダメージが少ない。界面２５ａ近傍の下層部２４ａには、スイッチング素子１０がオンするときにチャネルが形成される。以下では、界面２５ａ近傍の下層部２４ａを、下側チャネル部２５ａという場合がある。ボディ層２４の上層部２４ｂは、半導体基板１２の上面１２ａに臨む範囲に配置されている。ボディ層２４の上層部２４ｂは、ゲート電極３０の上側に位置するゲート絶縁膜３２に接している。上層部２４ｂとゲート絶縁膜３２との界面２５ｂには、製造工程に起因する凹凸やダメージが少ない。界面２５ｂ近傍の上層部２４ｂには、スイッチング素子１０がオンするときにチャネルが形成される。以下では、界面２５ｂ近傍の上層部２４ｂを、上側チャネル部２５ｂという場合がある。
ソース領域２６は、ドリフト領域２２よりもｎ型不純物濃度が高いｎ型領域である。ソース領域２６は、半導体基板１２の上面１２ａに臨む範囲に配置されている。図４に示すように、ソース領域２６は、ゲート電極３０のリング部３０ａの外周縁に沿って伸びている。図１、２に示すように、ソース領域２６は、半導体基板１２の上面１２ａに臨む位置から下方向に伸びており、リング部３０ａの外周縁を覆うゲート絶縁膜３２に接している。ソース領域２６は、上側チャネル部２５ｂと下側チャネル部２５ａに接続されている。ソース領域２６は、ボディ層２４によってドリフト領域２２から分離されている。
半導体基板１２の上面１２ａには、層間絶縁膜４０、ソース電極４２及びゲート配線３４が配置されている。
層間絶縁膜４０は、半導体基板１２の上面１２ａにおいて、ボディ層２４の上層部２４ｂ及びドリフト領域２２のアパーチャ部２２ｂを覆っている。
ソース電極４２は、ソース領域２６上に配置されている。図５に示すように、ソース電極４２は、ゲート電極３０のリング部３０ａの外周縁に沿って（すなわち、図４に示すソース領域２６に沿って）伸びている。ソース電極４２は、ソース領域２６に対してオーミック接触している。
図５に示すように、ゲート配線３４は、ゲート電極３０の引出部３０ｂの上方に配置されている。図２に示すように、ゲート配線３４が存在する範囲において、半導体基板１２の上面１２ａにコンタクトホール６０が設けられている。コンタクトホール６０は、半導体基板１２の上面１２ａからゲート電極３０の引出部３０ｂまで伸びている。コンタクトホール６０の内面は、層間絶縁膜４０によって覆われている。ゲート配線３４は、コンタクトホール６０内に充填された金属により構成されており、ゲート電極３０の引出部３０ｂに接続されている。
スイッチング素子１０は、ドレイン電極５０に対してソース電極４２よりも高い電位が印加された状態で使用される。ゲート配線３４を介してゲート電極３０に閾値以上の電位が印加されると、上側チャネル部２５ｂ及び下側チャネル部２５ａにおいて、ボディ層２４がｐ型からｎ型に反転し、チャネルが形成される。すると、上側チャネル部２５ｂ及び下側チャネル部２５ａに形成されたチャネルを介して、ソース領域２６とドリフト領域２２のアパーチャ部２２ｂとが接続される。すると、ソース領域２６から、チャネル（すなわち、上側チャネル部２５ｂ及び下側チャネル部２５ａ）、ドリフト領域２２を介してドレイン領域２０へ電子が流れる。すなわち、スイッチング素子１０がオンする。ゲート電極３０の電位を閾値よりも低い電位まで引き下げると、チャネルが消失し、電子の流れが停止する。すなわち、スイッチング素子１０がオフする。上述したように、スイッチング素子１０では、上側チャネル部２５ｂ及び下側チャネル部２５ａに、製造工程に起因する凹凸やダメージが少ない。このため、上側チャネル部２５ｂ及び下側チャネル部２５ａに形成されるチャネルの抵抗が小さい。また、このスイッチング素子１０では、ゲート電極３０の上側と下側の両方にチャネルが形成される。したがって、チャネル密度が高い。このように、チャネル密度が高いとともに各チャネルにおける抵抗が小さいので、スイッチング素子１０のチャネル抵抗は小さい。
次に、スイッチング素子１０の製造方法について説明する。まず、図６に示すように、ｎ型のドレイン領域２０を有する半導体基板を準備する。ドレイン領域２０は、ＧａＮ半導体により構成されている。半導体基板の下面１２ｂには、ドレイン電極５０が設けられている。
次に、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）等によって、ドレイン領域２０上に、ｎ型のＧａＮ半導体により構成されているドリフト領域２２の主要部２２ａを堆積する。ドリフト領域２２のｎ型不純物濃度は、ドレイン領域２０のｎ型不純物濃度よりも低く調整される。
次に、図８に示すように、ＣＶＤ等によって、主要部２２ａ上に、ｐ型のＧａＮ半導体により構成されているボディ層２４の下層部２４ａを堆積する。
次に、図９に示すように、ゲート絶縁膜３２の下部膜３２ａ（ゲート電極３０よりも下側に位置する部分のゲート絶縁膜３２）とゲート電極３０を形成する。より詳細には、まず、ＣＶＤ等によって、ボディ層２４の下層部２４ａ上に、絶縁体（例えば、酸化シリコン（ＳｉＯ２））を堆積することで、ゲート絶縁膜３２の下部膜３２ａを形成する。この段階では下層部２４ａの表面全域がゲート絶縁膜３２の下部膜３２ａによって覆われる。次に、ゲート絶縁膜３２の下部膜３２ａ上にポリシリコン等を堆積することで、ゲート電極３０を形成する。この段階では、下部膜３２ａの表面全域が、ゲート電極３０に覆われる。次に、図９に示すように、エッチングによって、ゲート電極３０とゲート絶縁膜３２の下部膜３２ａの不要な部分を除去する。この方法によれば、図９に示すように残存するゲート絶縁膜３２の下部膜３２ａとボディ層２４の下層部２４ａとの界面２５ａがエッチングに曝されない。したがって、界面２５ａに、エッチングによるダメージや微小な凹凸が生じない。したがって、界面２５ａ（すなわち、下側チャネル部２５ａ）に形成されるチャネルの抵抗は極めて低い。
次に、図１０に示すように、ゲート電極３０の上面及び側面にゲート絶縁膜３２の上部膜３２ｂを形成する。より詳細には、まず、ＣＶＤ等によって、半導体基板の表面全域に絶縁体（例えば、酸化シリコン）を堆積することによって、ゲート絶縁膜３２の上部膜３２ｂを形成する。次に、上部膜３２ｂを選択的にエッチングすることで、図１０に示すように、上部膜３２ｂの不要な部分（例えば、ボディ層２４の下層部２４ａを覆う部分）を除去する。上部膜３２ｂと下部膜３２ａによって、ゲート絶縁膜３２が構成される。
次に、図１１に示すように、ＣＶＤ等によって、半導体基板の表面全域に、ｐ型のＧａＮ半導体によって構成されている上層部２４ｂを堆積する。上層部２４ｂと下層部２４ａによって、ボディ層２４が構成される。このように上層部２４ｂを形成することで、ボディ層２４の内部にゲート電極３０及びゲート絶縁膜３２が埋め込まれた構造が得られる。なお、ここでは、ＥＬＯ(Epitaxial lateral Overgrowth、S. Bohyama et al., Jpn. J. Appl. Phys. 41(2002) 75参照)を用いることで、ボディ層２４の上層部２４ｂを好適に形成することができる。ＥＬＯを用いると、上層部２４ｂが、ゲート絶縁膜３２が存在しない範囲内のボディ層２４（下層部２４ａ）の表面から成長し、ゲート絶縁膜３２の高さを超えたところで横方向にも成長する。このため、ゲート絶縁膜３２の上部膜３２ｂ上にボディ層２４の上層部２４ｂを形成することができる。この方法によれば、転移欠陥が少なく結晶性の高い上層部２４ｂを形成することができる。但し、上層部２４ｂの形成方法はＥＬＯに限定されず、他の堆積方法によって上層部２４ｂを形成してもよい。ゲート絶縁膜３２の上部膜３２ｂ上に直接ボディ層２４の上層部２４ｂが形成されるので、これらの界面２５ｂにはダメージや微小な凹凸が生じ難い。したがって、界面２５ｂ（すなわち、上側チャネル部２５ｂ）に形成されるチャネルの抵抗は極めて低い。
次に、図１２に示すように、半導体基板の表面に選択的にｎ型不純物（例えば、シリコン（Ｓｉ））を注入し、その後活性化アニールを実施することによって、ボディ層２４の一部をｎ型に反転させる。これによって、ソース領域２６とドリフト領域２２のアパーチャ部２２ｂを形成する。次に、図１３、１４に示すように、半導体基板の上面１２ａに絶縁体（例えば、酸化シリコン）を堆積することで、層間絶縁膜４０を形成する。なお、ゲート電極３０の引出部３０ｂの上部には、図１４に示すように、層間絶縁膜４０の形成前にコンタクトホール６０を形成しておく。層間絶縁膜４０の形成時に、コンタクトホール６０が層間絶縁膜４０によって埋め込まれる。次に、ソース電極４２及びゲート配線３４を形成すべき範囲の層間絶縁膜４０を除去し、その後、図１、２に示すように、金属（チタン（Ｔｉ）、アルミニウム（Ａｌ）等）を堆積することによって、ソース電極４２とゲート配線３４を形成する。以上の工程によって、スイッチング素子１０が完成する。
以上に説明したように、本実施形態のスイッチング素子１０の製造方法では、ボディ層２４の下層部２４ａとゲート絶縁膜３２との界面２５ａ、及び、ボディ層２４の上層部２４ｂとゲート絶縁膜３２との界面２５ｂが、エッチングに曝されない。したがって、界面２５ａ、２５ｂにエッチングに起因する微小な凹凸やダメージが生じない。このため、下側チャネル部２５ａ及び上側チャネル部２５ｂにおけるチャネルの抵抗が低い。また、この方法によれば、ゲート電極３０の上下両側にチャネル部（下側チャネル部２５ａ及び上側チャネル部２５ｂ）を形成することができ、高いチャネル密度を実現することができる。したがって、この製造方法によれば、チャネル抵抗が低いスイッチング素子１０を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：スイッチング素子
１２ ：半導体基板
２０ ：ドレイン領域
２２ ：ドリフト領域
２４ ：ボディ層
２５ａ ：下側チャネル部
２５ｂ ：上側チャネル部
２６ ：ソース領域
３０ ：ゲート電極
３２ ：ゲート絶縁膜
３４ ：ゲート配線
４０ ：層間絶縁膜
４２ ：ソース電極
５０ ：ドレイン電極
１２ ：半導体基板
２０ ：ドレイン領域
２２ ：ドリフト領域
２４ ：ボディ層
２５ａ ：下側チャネル部
２５ｂ ：上側チャネル部
２６ ：ソース領域
３０ ：ゲート電極
３２ ：ゲート絶縁膜
３４ ：ゲート配線
４０ ：層間絶縁膜
４２ ：ソース電極
５０ ：ドレイン電極
Claims (1)
- スイッチング素子の製造方法であって、
窒化物半導体基板上にｎ型窒化物半導体層を堆積する工程と、
前記ｎ型窒化物半導体層上に第１ｐ型窒化物半導体層を堆積する工程と、
前記第１ｐ型窒化物半導体層上に第１ゲート絶縁膜を堆積する工程と、
前記第１ゲート絶縁膜上にゲート電極を堆積する工程と、
前記ゲート電極上に第２ゲート絶縁膜を堆積する工程と、
前記第２ゲート絶縁膜上に第２ｐ型窒化物半導体層を堆積する工程と、
前記第１ゲート絶縁膜と前記第１ｐ型窒化物半導体層の界面、及び、前記第２ゲート絶縁膜と前記第２ｐ型窒化物半導体層の界面に隣接するｎ型のソース領域を形成する工程、
を有する製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181959A JP6680161B2 (ja) | 2016-09-16 | 2016-09-16 | スイッチング素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181959A JP6680161B2 (ja) | 2016-09-16 | 2016-09-16 | スイッチング素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018046248A true JP2018046248A (ja) | 2018-03-22 |
| JP6680161B2 JP6680161B2 (ja) | 2020-04-15 |
Family
ID=61695166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016181959A Active JP6680161B2 (ja) | 2016-09-16 | 2016-09-16 | スイッチング素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6680161B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103057A (ja) * | 1997-03-17 | 1999-04-13 | Toshiba Corp | 半導体装置 |
| JP2002158356A (ja) * | 2000-11-21 | 2002-05-31 | Fuji Electric Co Ltd | Ｍｉｓ半導体装置およびその製造方法 |
| JP2006140368A (ja) * | 2004-11-15 | 2006-06-01 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2008053312A (ja) * | 2006-08-22 | 2008-03-06 | Toyota Motor Corp | 半導体装置 |
| JP2008103636A (ja) * | 2006-10-20 | 2008-05-01 | Sumitomo Electric Ind Ltd | 縦型トランジスタ、および縦型トランジスタを作製する方法 |
| JP2014135494A (ja) * | 2013-01-14 | 2014-07-24 | Samsung Electronics Co Ltd | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 |
-
2016
- 2016-09-16 JP JP2016181959A patent/JP6680161B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103057A (ja) * | 1997-03-17 | 1999-04-13 | Toshiba Corp | 半導体装置 |
| JP2002158356A (ja) * | 2000-11-21 | 2002-05-31 | Fuji Electric Co Ltd | Ｍｉｓ半導体装置およびその製造方法 |
| JP2006140368A (ja) * | 2004-11-15 | 2006-06-01 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2008053312A (ja) * | 2006-08-22 | 2008-03-06 | Toyota Motor Corp | 半導体装置 |
| JP2008103636A (ja) * | 2006-10-20 | 2008-05-01 | Sumitomo Electric Ind Ltd | 縦型トランジスタ、および縦型トランジスタを作製する方法 |
| JP2014135494A (ja) * | 2013-01-14 | 2014-07-24 | Samsung Electronics Co Ltd | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6680161B2 (ja) | 2020-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US10014368B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6661637B2 (ja) | Ｉｉｉ−ｎデバイスの凹部に形成されるオーミックコンタクト | |
| US10566192B2 (en) | Transistor structure having buried island regions | |
| US9536966B2 (en) | Gate structures for III-N devices | |
| WO2007016477A2 (en) | Normally off iii-nitride semiconductor device having a programmable gate | |
| US20160043000A1 (en) | Semiconductor Device Having Field-Effect Structures with Different Gate Materials, and Method for Manufacturing Thereof | |
| CN105940498B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| US20160240648A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI650861B (zh) | 半導體裝置及其製造方法 | |
| US20150034903A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US10381469B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ | |
| US20200312997A1 (en) | Semiconductor device | |
| US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
| US10707342B2 (en) | Transistor having at least one transistor cell with a field electrode | |
| JP6804690B2 (ja) | 半導体装置 | |
| JP2007053226A (ja) | 半導体装置およびその製造方法 | |
| JP6680161B2 (ja) | スイッチング素子の製造方法 | |
| US20140346592A1 (en) | Semiconductor device | |
| JP6294208B2 (ja) | トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法 | |
| WO2018054377A1 (zh) | 高电子迁移率晶体管及制备方法 | |
| JP7115145B2 (ja) | 半導体装置の製造方法 | |
| JP2019040961A (ja) | 窒化物半導体装置 | |
| JP2019062051A (ja) | 窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200302 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6680161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |