JP6294208B2 - トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法 - Google Patents

Description

本明細書に開示の技術は、トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法に関する。絶縁ゲート型スイッチング素子には、ＭＯＳＦＥＴやＩＧＢＴ等が含まれる。

特許文献１には、ＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴは、トレンチゲート電極（すなわち、トレンチ内に配置されたゲート電極）を有している。ＭＯＳＦＥＴがオンする際には、トレンチの側面近傍の半導体領域にチャネルが形成され、チャネルに沿ってキャリアが流れる。トレンチの側面の平坦性が悪いと、その側面によってチャネルを流れるキャリアが散乱されるので、チャネル移動度が低下する。この散乱は、ラフネス散乱と呼ばれる。特許文献１では、半導体基板の表面を平坦化した後にその表面にトレンチを形成することで、トレンチの側面を平坦化する。これによって、チャネル移動度を向上させる。

特開２０１３−６９８５４号公報

絶縁ゲート型スイッチング素子においては、チャネル移動度のさらなる向上が望まれている。したがって、本明細書では、トレンチの側面をより平坦化することが可能な技術を提供する。

本明細書が開示する方法では、トレンチゲート電極を有する絶縁ゲート型スイッチング素子を製造する。この方法は、トレンチを形成する工程と、保護膜を形成する工程と、熱処理する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程を有する。トレンチを形成する工程では、表面がｃ面であるＳｉＣ基板の前記表面に、側面がｍ面に沿って伸びるトレンチを形成する。保護膜を形成する工程では、炭素を含んでおり、前記表面の少なくとも一部を覆っている保護膜を形成する。熱処理する工程では、前記表面の少なくとも一部が前記保護膜に覆われており、前記側面が露出している状態で、前記ＳｉＣ基板を熱処理する。ゲート絶縁膜を形成する工程では、前記熱処理よりも後に、前記側面にゲート絶縁膜を形成する。ゲート電極を形成する工程では、前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する。

なお、本明細書において、「側面がｍ面に沿って伸びる」は、側面とｍ面とが成す角度が１０°以下であることを意味する。

上記の方法では、ＳｉＣ基板の表面にトレンチを形成する。トレンチを形成した段階では、トレンチの側面に加工荒れが生じるため、トレンチの側面の平坦性が悪い。この方法では、トレンチを形成した後に、ＳｉＣ基板の表面の少なくとも一部が保護膜に覆われており、トレンチの側面が露出している状態で、ＳｉＣ基板を熱処理する。ＳｉＣ基板を熱処理すると、マイグレーションによってＳｉＣ基板の表面状態が変化する。ｍ面に沿って伸びるトレンチの側面は、熱処理時にマイグレーションによって平坦化される。他方、一般的には、ＳｉＣ基板を熱処理すると、マイグレーションによって、ＳｉＣ基板のｃ面にステップバンチングと呼ばれる段差が形成される。しかしながら、本明細書が開示する方法では、ｃ面であるＳｉＣ基板の表面の少なくとも一部が、炭素を含む保護膜で覆われている。保護膜によって、ＳｉＣ基板の表面にステップバンチングが形成されることを防止することができる。このため、表面が平坦であり、かつ、トレンチの側面が平坦なＳｉＣ基板が得られる。その後、トレンチ内にゲート絶縁膜とゲート電極が形成されることで、トレンチゲート電極が完成する。この方法によれば、トレンチの側面が平坦であり、高いチャネル移動度を有する絶縁ゲート型スイッチング素子を製造することができる。

ＭＯＳＦＥＴ１０の縦断面図（図２のＩ−Ｉ線における断面図）。 ＭＯＳＦＥＴ１０の上面１２ａにおけるトレンチ１４の配置を示す平面図。 加工前のＳｉＣ基板１２の縦断面図。 ＭＯＳＦＥＴ１０の製造工程を示すフローチャート。 イオン注入工程Ｓ２の説明図。 トレンチ形成工程Ｓ４の説明図。 保護膜形成工程Ｓ６の第１段階の説明図。 保護膜形成工程Ｓ６の第２段階の説明図。 熱処理工程Ｓ１０の説明図。 ゲート絶縁膜形成工程Ｓ１２の説明図。 ゲート電極形成工程Ｓ１４の説明図。

図１に示すＭＯＳＦＥＴ１０は、ＳｉＣ基板１２を有している。ＳｉＣ基板１２は、４ＨＳｉＣにより構成されている。ＳｉＣ基板１２の結晶構造は六方晶である。ＳｉＣ基板１２の厚み方向は六方晶のｃ軸と一致している。したがって、ＳｉＣ基板１２の上面１２ａ及び下面１２ｂは、ｃ面である。より詳細には、上面１２ａはシリコン面（０００１面）であり、下面１２ｂはカーボン面（０００−１面）である。ＳｉＣ基板１２の上面１２ａには、上部電極５０が形成されている。ＳｉＣ基板１２の下面１２ｂには、下部電極５２が形成されている。

ＳｉＣ基板１２の上面１２ａには、複数のトレンチ１４が形成されている。図１に示す断面において、トレンチ１４は、ＳｉＣ基板１２の厚み方向（すなわち、ｃ軸の方向）に伸びている。また、図２に示すように上面１２ａを平面視したときには、各トレンチ１４は、ａ２軸の方向に伸びている。したがって、各トレンチ１４の各側面１４ａは、ｍ面（１０−１０面）と略平行である。

各トレンチ１４の側面１４ａ及び底面１４ｂは、酸化シリコンからなるゲート絶縁膜１６によって覆われている。各トレンチ１４の内部には、ポリシリコンからなるゲート電極１８が配置されている。各ゲート電極１８は、ゲート絶縁膜１６によってＳｉＣ基板１２から絶縁されている。各ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。各ゲート電極１８は、層間絶縁膜２０によって上部電極５０から絶縁されている。

ＳｉＣ基板１２の内部には、ソース領域２２、ボディ領域２４、ドリフト領域２６及びドレイン領域２８が形成されている。

ソース領域２２は、ｎ型領域である。ソース領域２２は、ＳｉＣ基板１２の上面１２ａに露出しており、上部電極５０に接続されている。ソース領域２２は、ゲート絶縁膜１６に接している。

ボディ領域２４は、ｐ型領域である。ボディ領域２４は、ソース領域２２が形成されていない位置においてＳｉＣ基板１２の上面１２ａに露出しており、上部電極５０に接続されている。また、ボディ領域２４は、ソース領域２２の下側でゲート絶縁膜１６に接している。

ドリフト領域２６は、ソース領域２２よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４の下側でゲート絶縁膜１６に接している。

ドレイン領域２８は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。ドレイン領域２８は、ドリフト領域２６の下側に形成されている。ドレイン領域２８は、ＳｉＣ基板１２の下面１２ｂに露出しており、下部電極５２に接続されている。

ゲート電極１８に所定の電位を印加すると、ゲート絶縁膜１６近傍のボディ領域２４がｎ型に反転する。これによって、図１に示すように、チャネル３０が形成される。さらに、下部電極５２と上部電極５０の間に下部電極５２がプラスとなる電圧を印加すると、ソース領域２２から、チャネル３０とドリフト領域２６を介して、ドレイン領域２８に向かって電子が流れる。すなわち、ＭＯＳＦＥＴ１０がオンする。

上記の通り、チャネル３０は、ゲート絶縁膜１６近傍のボディ領域２４に形成される。すなわち、チャネル３０は、ゲート絶縁膜１６とボディ領域２４の界面（すなわち、トレンチ１４の側面１４ａ）に隣接するように形成される。したがって、電子がチャネル３０を流れる際には、電子が側面１４ａに沿って流れる。仮に側面１４ａが荒れているとすると、電子が荒れた側面１４ａによって散乱される。すなわち、ラフネス散乱が起こる。このため、側面１４ａが荒れていると、チャネル移動度が低くなる。しかしながら、後述するように、本実施形態のＭＯＳＦＥＴ１０では、製造工程において側面１４ａが平坦化されている。このため、ラフネス散乱が生じ難い。したがって、ＭＯＳＦＥＴ１０のチャネル移動度は高い。

次に、ＭＯＳＦＥＴ１０の製造工程について説明する。まず、図３に示すように、上面１２ａがｃ面であるＳｉＣ基板１２を用意する。この段階では、ＳｉＣ基板１２の全体が、ドリフト領域２６と略同じｎ型不純物濃度を有するｎ型半導体領域である。この製造方法では、図４に示すフローチャートに従って、ＳｉＣ基板１２に対して加工を行う。

イオン注入工程Ｓ２では、上面１２ａ側からＳｉＣ基板１２に不純物を注入する。より詳細には、図５に示すように、ボディ領域２４を形成すべき領域にｐ型不純物を注入する。また、ソース領域２２を形成すべき領域にｎ型不純物を注入する。

トレンチ形成工程Ｓ４では、異方性エッチングによって、図６に示すようにＳｉＣ基板１２の上面１２ａにトレンチ１４を形成する。トレンチ１４は、図示しないマスクを用いて、ＳｉＣ基板１２の上面１２ａを部分的にエッチングすることによって形成する。トレンチ１４は、側面１４ａがＳｉＣ基板１２のｍ面と略平行となるように形成する。また、ソース領域２２に相当する領域（すなわち、イオン注入工程Ｓ２でｎ型不純物が注入された領域）とボディ領域２４に相当する領域（すなわち、イオン注入工程Ｓ２でｐ型不純物が注入された領域）を貫通するように、トレンチ１４を形成する。エッチングによってトレンチ１４を形成すると、トレンチ１４の側面１４ａが荒れた状態となる。この段階では、トレンチ１４の側面１４ａの表面粗さＲａは、約１．５ｎｍである。

保護膜形成工程Ｓ６は、２段階に分けて実施する。第１段階では、図７に示すように、ＳｉＣ基板１２の上面１２ａ及びトレンチ１４の内面（すなわち、側面１４ａと底面１４ｂ）に、保護膜６０を成長させる。保護膜６０は、グラファイトにより構成された膜である。保護膜６０の膜厚は、上面１２ａ上では厚く、トレンチ１４内では薄い。スパッタリングやプラズマＣＶＤによって、このように膜厚を変化させて保護膜６０を形成することができる。

保護膜形成工程Ｓ６の第２段階では、Ｏ_２プラズマエッチング等の等方性エッチングによって、保護膜６０をエッチングする。ここでは、図８に示すように、トレンチ１４内の保護膜６０を除去して、側面１４ａ及び底面１４ｂを露出させる。また、ＳｉＣ基板１２の上面１２ａには、保護膜６０を残存させる。エッチング前において上面１２ａの保護膜６０はトレンチ１４内の保護膜６０よりも厚いので、このように上面１２ａの保護膜６０を残存させることができる。エッチング後に、ＳｉＣ基板１２の上面１２ａの略全体が保護膜６０に覆われ、トレンチ１４の側面１４ａ及び底面１４ｂが露出した状態が得られる。

熱処理工程Ｓ１０では、アルゴン等の不活性ガス雰囲気下で、１５００℃以上の温度でＳｉＣ基板１２を熱処理する。熱処理時に、ＳｉＣ基板の露出している表面でマイグレーションが起きる。他方、炭素を含む保護膜６０によって覆われているＳｉＣ基板の表面では、マイグレーションが抑制される。トレンチ１４の側面１４ａは露出しているので、トレンチ１４の側面１４ａでマイグレーションが起きる。側面１４ａはｍ面であるので、側面１４ａはマイグレーションにより平坦化される。具体的には、側面１４ａの表面粗さＲａは、熱処理後に約０．４ｎｍとなる。また、ＳｉＣ基板１２の上面１２ａは、保護膜６０によって覆われているので、上面１２ａではマイグレーションはほとんど起こらない。これによって、上面１２ａにステップバンチングが形成されることを防止することができる。また、保護膜６０によって、上面１２ａからシリコンが雰囲気中に抜けてしまうことが抑制される。また、熱処理を行うことで、イオン注入工程で注入されたｎ型不純物とｐ型不純物が活性化する。これによって、図９に示すように、ソース領域２２とボディ領域２４が形成される。熱処理後に、Ｏ_２アッシングにより、保護膜６０を除去する。

ゲート絶縁膜形成工程Ｓ１２では、熱酸化またはＣＶＤによって、図１０に示すようにトレンチ１４の内面（すなわち、側面１４ａと底面１４ｂ）にゲート絶縁膜１６を形成する。ここでは、ＳｉＣ基板１２の上面１２ａにもゲート絶縁膜１６が形成される。

ゲート電極形成工程Ｓ１４では、不純物がドープされたポリシリコンをトレンチ１４の内部に堆積することによって、図１１に示すようにゲート電極１８を形成する。

その後、上面側加工工程Ｓ１６で、上面１２ａ上のゲート絶縁膜１６を除去し、図１に示す層間絶縁膜２０及び上部電極５０を形成する。次に、下面側加工工程Ｓ１８で、ドレイン領域２８と下部電極５２を形成する。これによって、図１に示すＭＯＳＦＥＴ１０が完成する。

以上に説明したように、この製造方法では、上面１２ａ（すなわち、ｃ面）と側面１４ａ（すなわち、ｍ面）の特性の差を考慮して、側面１４ａを平坦化するとともに上面１２ａが粗面化することを防止する。すなわち、側面１４ａは熱処理によって平坦化する特性を有するので、側面１４ａが露出した状態で熱処理を行うことで、側面１４ａを平坦化する。また、上面１２ａは熱処理によってステップバンチングが形成されて粗面化する特性を有するので、上面１２ａが保護膜６０で覆われた状態で熱処理を行うことで、上面１２ａの粗面化を防止する。したがって、この方法によれば、上面１２ａと側面１４ａが平坦なＭＯＳＦＥＴ１０を製造することができる。上面１２ａが平坦であるので、上部電極５０を好適にソース領域２２及びボディ領域２４に接触させることができる。また、側面１４ａが平坦であるので、ＭＯＳＦＥＴ１０の高いチャネル移動度を実現することができる。

なお、上述した実施形態では、ＳｉＣ基板１２の上面１２ａがシリコン面であったが、上面１２ａがカーボン面であってもよい。

また、上述した実施形態では、保護膜６０はグラファイトにより構成されていたが、保護膜６０の材料としては炭素を含む種々の材料を採用することができる。例えば、保護膜６０が、ダイヤモンドライクカーボンにより構成されていてもよい。また、保護膜６０は、上述した熱処理に耐える耐熱性を有しているが、１８００℃以上の耐熱性を有することが好ましい。

また、上述した実施形態では、ＳｉＣ基板１２の上面１２ａの全体が保護膜６０に覆われた状態でＳｉＣ基板１２の熱処理を行った。しかしながら、熱処理時に、上面１２ａの一部が保護膜６０に覆われていなくてもよい。このような構成でも、保護膜６０に覆われている範囲の上面１２ａの平坦性を確保することができる。

また、上述した実施形態では、ボディ領域２４をイオン注入により形成したが、ボディ領域２４をエピタキシャル成長により形成してもよい。

また、上述した実施形態では、ｎチャネル型のＭＯＳＦＥＴ１０の製造方法について説明したが、実施形態の技術を用いて、ｐチャネル型のＭＯＳＦＥＴやＩＧＢＴを製造してもよい。

また、上述した実施形態では、トレンチ１４の側面１４ａがｍ面と略平行であったが、側面１４ａがｍ面に対して１０°以内の角度で傾斜していてもよい。このように側面１４ａがｍ面に対して少し傾斜していても、熱処理により側面１４ａを平坦化することができる。

また、上述した実施形態では、トレンチ１４を形成した後に保護膜６０を形成したが、保護膜６０を形成した後にトレンチ１４を形成してもよい。

以下に、本明細書に開示の製造方法の構成を記載する。本明細書に開示の一例に係る製造方法では、保護膜を形成する工程がトレンチを形成した後に実施される。保護膜を形成する工程は、ＳｉＣ基板の表面に保護膜を形成するとともにトレンチの側面にＳｉＣ基板の表面の保護膜よりも薄い保護膜を形成する工程と、トレンチの側面の保護膜が除去されるとともにＳｉＣ基板の表面の保護膜が残存するように保護膜をエッチングする工程を有する。このような構成によれば、ＳｉＣ基板の表面が保護膜に覆われており、トレンチの側面が露出している状態を容易に得ることができる。

本明細書に開示の一例に係る製造方法では、熱処理よりも前に、ＳｉＣ基板に不純物を注入する工程をさらに有する。熱処理では、ＳｉＣ基板に注入された不純物を活性化させる。このような構成によれば、熱処理時に不純物を活性化させることができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：ＭＯＳＦＥＴ
１２：ＳｉＣ基板
１２ａ：上面
１２ｂ：下面
１４：トレンチ
１４ａ：側面
１４ｂ：底面
１６：ゲート絶縁膜
１８：ゲート電極
２０：層間絶縁膜
２２：ソース領域
２４：ボディ領域
２６：ドリフト領域
２８：ドレイン領域
３０：チャネル
５０：上部電極
５２：下部電極
６０：保護膜

Claims (2)

1. トレンチゲート電極を有する絶縁ゲート型スイッチング素子を製造する方法であって、
   表面がｃ面であるＳｉＣ基板の前記表面に、側面がｍ面に沿って伸びるトレンチを形成する工程と、
   前記トレンチを形成した後に、炭素を含んでおり、前記表面の少なくとも一部を覆っている保護膜を形成する工程と、
   前記表面の少なくとも一部が前記保護膜に覆われており、前記側面が露出している状態で、前記ＳｉＣ基板を熱処理する工程と、
   前記熱処理よりも後に、前記側面にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する工程、
   を有し、
   前記保護膜を形成する工程が、前記表面に前記保護膜を形成するとともに前記側面に前記表面の前記保護膜よりも薄い前記保護膜を形成する工程と、前記側面の前記保護膜が除去されるとともに前記表面の前記保護膜が残存するように前記保護膜をエッチングする工程を有する、
   方法。
2. 前記熱処理よりも前に、前記ＳｉＣ基板に不純物を注入する工程をさらに有し、
   前記熱処理において、前記不純物を活性化させる、
   請求項１の方法。

Images