CN110752257A - 一种mos栅控晶闸管及其制造方法 - Google Patents
一种mos栅控晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN110752257A CN110752257A CN201911037622.0A CN201911037622A CN110752257A CN 110752257 A CN110752257 A CN 110752257A CN 201911037622 A CN201911037622 A CN 201911037622A CN 110752257 A CN110752257 A CN 110752257A
- Authority
- CN
- China
- Prior art keywords
- region
- type well
- grid
- gate
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 21
- 230000008569 process Effects 0.000 abstract description 19
- 239000003990 capacitor Substances 0.000 abstract description 16
- 238000004146 energy storage Methods 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。本发明主要是在相同元胞宽度下减小多晶硅栅极面积，从而在不牺牲器件导通及阻断特性的情况下，减小了器件的栅阳电容，具有高dv/dt抗性，可靠性高等优点，同时与现有MOS栅控晶闸管工艺兼容，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题。
Description
技术领域
本发明涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。
背景技术
功率半导体器件作为开关器件，可以应用于电力电子领域和脉冲功率领域两个方面。在脉冲功率领域中，经常利用电容或电感储能的方式并结合半导体开关器件产生瞬态电压或电流脉冲。为了满足脉冲功率应用的要求，一般要求开关器件具备极高的峰值电流能力，电流上升率(di/dt)和电压上升率(dv/dt)。
MOS场控晶闸管(MOS Controlled Thyristor，简称：MCT)具有电流密度大，开态功耗低，开启速度快等优点，很适合应用于脉冲功率领域，但仍存在需要优化的地方。在利用电容储能方式产生电流脉冲时，由于充电电容充电速度较快，器件阳极电压上升率(dv/dt)很大，因此在高dv/dt上升沿的条件下，从栅极到阳极的电容会产生很大的瞬时位移电流
流过器件栅极。如果此时器件栅阴极串联电阻较大，就会在栅极上产生一个较大的电压，如果该电压超过器件的阈值电压，就会使器件误开启，导致脉冲放电系统失效。
发明内容
本发明所要解决的，就是针对上述问题，提出一种具有较低栅阳电容,dv/dt耐量高的MOS栅控晶闸管及其制作方法，以解决常规的MCT在储能电容充电过程中遇到的误开启问题，从而提高器件和脉冲系统的可靠性。
为实现上述目的，本发明采用如下技术方案：
一种MOS栅控晶闸管，其元胞结构包括由P+阳极(31)和位于P+阳极(31)下表面的阳极金属(32)构成的阳极结构、位于阳极结构顶部的N-漂移区(21)和位于N-漂移区(21)顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区(21)上层的两端，且以N-漂移区(21)的垂直中线呈对称分布，每部分包括具有凸起结构(29)的P型阱区(25)、N型阱区(26)、N+源区(27)、P+源区(28)和阴极金属(30)；所述P型阱区(25)设置在漂移区顶部；所述N型阱区(26)位于P型阱区(25)上层；所述N+源区(27)和P+源区(28)并列设置并均位于N型阱区(26)上层，P型阱区(25)、N+源区(27)和P+源区(28)上表面与阴极金属(30)连接；所述P型阱区(25)通过凸起结构(29)与阴极金属(30)连接；所述栅极结构由位于N-漂移区(21)顶部的栅氧化层(22)、位于栅氧化层(22)顶部的多晶硅栅极(23)和位于N-衬底(21)上层的P+岛区(24)构成；所述栅氧化层(22)和多晶硅栅极(23)分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构(221)，第一多晶硅结构(222)组成的第一栅极结构和由第二栅氧结构(222)，第二多晶硅结构(232)的组成的第二栅极结构，分裂栅结构以N-漂移区(21)的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区(28)、N型阱区(26)和P型阱区(25)上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区(24)之间的N-漂移区(21)上表面；P+岛区(24)上表面的两端分别与两侧的分离栅结构的部分底部接触。
本发明的技术方案，主要是将传统的栅极结构分为相互分离的两部分，从而减小了器件栅极通过栅氧化层与衬底接触的面积，使栅阳电容明显减小；为了缓解阻断状态下的栅极边缘的电场集中现象，本发明的方案采用在栅极下方设置P+岛区24，从而保证了器件的阻断特性与传统MCT器件基本一致。
还提供了一种MOS栅控晶闸管的制造方法，包括以下步骤：
第一步：采用衬底硅片制造结终端，形成N-漂移区(21)；
第二步：在N-漂移区(21)上表面热氧化生长场氧化层，光刻并刻蚀所述场氧化层，形成属于栅极结构的场氧结构；
第三步：在N-漂移区(21)上表面所述场氧结构两侧表面生长二氧化硅，形成栅氧化层(22)，在栅氧化层(22)和场氧结构上表面淀积N型导电多晶硅；
第四步：进行多晶硅光刻和刻蚀，将多晶硅位于场氧结构上方中间部位刻蚀掉一块，形成相互分离的第一多晶硅结构(231)和第二多晶硅结构(232)。
第五步：在N-漂移区(21)上表面注入P型杂质并推结，形成P型阱区(25)，P型阱区(25)的上表面与栅氧化层(21)接触，与场氧结构横向上存在间隔；
第六步：在P型阱区(25)中注入N型杂质形成N型阱区(26)，在注入N型杂质时P型阱区(25)上光刻有凸起结构(29)，凸起结构(29)的P型阱区(25)中未注入N型杂质；
第七步：在N型阱区(26)部分区域中注入N型杂质形成N+源区(27)；
第八步：刻蚀属于栅极结构的场氧，使栅极结构下方的N-漂移区(21)上表面裸露；
第九步：在N型阱区(26)和N-漂移区(21)上表面部分区域中注入P型杂质形成P+源区(28)和P+岛区(24)，P+岛区(24)的上表面与栅氧化层(22)接触；
第十步：在N+源区(27)上表面和P+源区(28)上表面部分区域淀积金属，形成阴极金属(30)；P型阱区(25)通过凸起结构(29)与阴极金属(30)底部相连；
第十一步：对N-漂移区(21)下表面进行减薄、抛光处理，注入P型杂质并进行离子激活退火，形成P阳极区(31)；
第十二步：背金，在阳极区底部形成阳极金属(32)。
本发明的有益效果为，提供了一种具有较低栅阳电容，dv/dt耐量高的MOS栅极晶闸管及其制造方法，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题，同时本发明提供的制造方法与传统MCT兼容，不需要额外的光刻板。
附图说明
图1是常规MOS栅控晶闸管的结构示意图；
图2是实施例中一种MOS栅控晶闸管的结构示意图；
图3是实施例的工艺流程中N-漂移区的示意图；
图4是实施例的工艺流程中在N-漂移区上制作场氧结构的示意图；
图5是实施例的工艺流程中在N-漂移区上制作栅电极的示意图；
图6是实施例的工艺流程中在N-漂移区上制作P型阱区的示意图；
图7是实施例的工艺流程中在P型阱区中制作N型阱区的示意图；
图8是实施例的工艺流程中在N型阱区中制作N+源区的示意图；
图9是实施例的工艺流程中刻蚀栅极结构中场氧的示意图；
图10是实施例的工艺流程中在N型阱区和N-漂移区中制作P+源区和P+岛区的示意图；
图11是实施例的工艺流程中制作阴极金属层的示意图；
图12是实施例的工艺流程中在N-漂移区下表面制作P阳极区的示意图；
图13是实施例的工艺流程中在P阳极区上淀积阳极金属层的示意图；
图14是实施例与常规MCT器件IV曲线对比示意图；
图15是实施例与常规MCT器件BV曲线对比示意图；
图16是MCT器件dv/dt引起栅极误开启原理示意图；
图17是MCT器件dv/dt耐量的仿真电路示意图；
图18是实施例与常规MCT器件dv/dt耐量仿真结果示意图；
图19是实施例与常规MCT器件栅阳电容示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
图1为常规MOS栅控晶闸管的结构示意图，图2为本发明实施例中一种MOS栅控晶闸管的结构示意图，两者均利用利用器件内部晶闸管导通获得高的电流上升率di/dt和峰值电流，满足脉冲功率应用的条件。但是在实际应用中，由于栅极存在到地的寄生电阻，使得器件栅极电压在高dv/dt和栅阳电容的耦合下升高，超过器件阈值电压从而产生误开启，脉冲系统失效。理论表明，当栅阳电容减小时，器件通过dv/dt感生出的栅极电压就会减小，从而降低器件误开启的概率。
本发明与常规的MOS栅控晶闸管相比，由于采用了分裂栅的结构，减小了器件栅极通过栅氧化层与衬底接触的面积，使栅氧电容明显减小。在脉冲功率应用时，储能电容充电过程中，在dv/dt的作用下产生的栅极电流就会减小，从而栅阴极串联电阻上产生的压降减小，降低了器件栅极电压超过阈值电压造成误开启的可靠性。因此本发明可以有效提高MCT的dv/dt抗性和可靠性。在栅极下方新增P+岛区，可以缓解阻断状态下的栅极边缘的电场集中现象，保证了器件的阻断特性与传统MCT器件基本一致。
图3到图13表示制作过程的示意图，图13和图14分别表示的是本发明与常规MCT器件IV和BV曲线对比示意图。从图中可以看到，本发明相比与传统MCT器件IV和BV曲线并无明显区别，这也说明本发明的器件结构上的改变，不会牺牲MCT的导通和阻断能力。
下面结合附图具体分析MCT器件在脉冲功率应用时，由于储能电容充电导致阴阳极高dv/dt造成栅极误开启的原理：
如图15所示，为MCT器件dv/dt引起栅极误开启原理示意图。当脉冲系统开始给储能电容充电时，电容两端的电压开始上升，由于MCT器件阴阳极直接与电容相连，因此器件阳极电压会与电容电压同步上升，由于充电速度很快，可以近似为线性上升。此时，由于栅极与阳极之间有寄生电容Cga，因此在高dv/dt的作用下，会产生位移电流
该电流会通过栅阴极电阻流向阴极(即图上的IG)，因此在栅阴极电阻上会产生压降VG＝IG·RGK,当器件栅阴极串联电阻较大时，很小的栅电流IG就会使栅极电压大于器件阈值电压，造成器件误开启，电容中储存的能量很快通过器件泄放，电容充电失败。在栅阴极串联电阻不变的情况下，减小位移电流可以有效减小栅极电压，在dv/dt一定的情况下，减小器件栅极与阳极之间的寄生电容Cga可以使位移电流减小，从而减小栅极电压上升，防止器件误开启。器件栅极与阳极之间的电容可以类似等效为一个由多晶硅栅，场氧，栅氧和衬底共同构成的一个平板电容器，这个电容器的极板面积越小，寄生电容Cga也就越小。由于本发明的结构显著减小了栅极面积，使栅阳极寄生电容Cga明显减小，从而相同条件下dv/dt耐量更高，有效解决了器件误开启的问题。
如图16所示，是MCT器件dv/dt耐量的仿真电路示意图。为了简化电路，仿真中直接对器件阴阳极两端施加一个1000V脉冲电压，上升沿为1us，即dv/dt为1000V/us，限流电阻R1取10Ω，M1为MCT器件，RGK为器件栅阴极串联电阻10KΩ。仿真结果如图17所示，本发明与常规MCT器件元胞宽度均为100um，面积均为1CM2。从图中可以看出，本发明栅极结构的MCT器件在阳极dv/dt为1000V/us时成功阻断电压，而传统MCT器件在相同条件下发生了误开启，未能进入阻断状态。仿真结果说明本发明的器件确实比常规MCT器件具有更高的dv/dt耐量和可靠性。
为了进一步说明新结构的优越性，对器件栅阳极寄生电容Cga进行了仿真分析，结果如图18所示。本发明与常规MCT器件元胞宽度均为100um，面积均为1CM2。从图中可以看到，本发明栅极结构的MCT器件栅阳极寄生电容Cga明显小于传统MCT器件，降低幅度达70％，此结果充分说明了本发明栅极结构明显减小了MCT器件的栅阳极寄生电容Cga，从而提高了MCT器件dv/dt耐量，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题。
以图2所示的器件结构示意图为例，其制作方法包括以下步骤：
第一步：采用衬底硅片制造结终端，形成N-漂移区21；
第二步：在N-漂移区21上表面热氧化生长场氧化层，光刻并刻蚀所述场氧化层，形成属于栅极结构的场氧结构；
第三步：在N-漂移区21上表面所述场氧结构两侧表面生长二氧化硅，形成栅氧化层22，在栅氧化层22和场氧结构上表面淀积N型导电多晶硅；
第四步：进行多晶硅光刻和刻蚀，将多晶硅位于场氧结构上方中间部位刻蚀掉一块，形成相互分离的第一栅极结构231和第二栅极结构232。
第五步：在N-漂移区21上表面注入P型杂质并推结，形成P型阱区25，P型阱区25的上表面与栅氧化层21接触，与场氧结构横向上存在间隔；
第六步：在P型阱区25中注入N型杂质形成N型阱区26，在注入N型杂质时P型阱区25上光刻有遮蔽区域29，遮蔽区域29的P型阱区25中未注入N型杂质；
第七步：在N型阱区29部分区域中注入N型杂质形成N+源区27；
第八步：刻蚀属于栅极结构的场氧，使栅极结构下方的N-漂移区21上表面裸露；
第九步：在N型阱区29和N-漂移区21上表面部分区域中注入P型杂质形成P+源区27和P+岛区，P+岛区24的上表面与栅氧化层21接触；
第十步：在N+源区27上表面和P+源区28上表面部分区域淀积金属，形成阴极金属30；P型阱区25的顶部与阴极金属30底部通过短路结构29相连；
第十一步：对N-漂移区21下表面进行减薄、抛光处理，注入P型杂质并进行离子激活退火，形成P阳极区31；
第十二步：背金，在阳极区底部形成阳极金属32。
应当指出的是，本发明所提出的一种MOS栅控晶闸管栅极结构的制造方法与传统制造方法兼容，挖掉多晶硅中间部分的工艺与元胞多晶刻蚀同时进行，P+岛区的注入和P+源区同时进行，不需要额外增加光刻次数，仅需要对多晶硅光刻版图形进行细微的调整即可；场氧结构的热氧生长可与结终端制造同步进行，在刻蚀P+场环注入孔时同时光刻并刻蚀，不增加工艺成本。
Claims (2)
1.一种MOS栅控晶闸管，其元胞结构包括由P+阳极(31)和位于P+阳极(31)下表面的阳极金属(32)构成的阳极结构、位于阳极结构顶部的N-漂移区(21)和位于N-漂移区(21)顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区(21)上层的两端，且以N-漂移区(21)的垂直中线呈对称分布，每部分包括具有凸起结构(29)的P型阱区(25)、N型阱区(26)、N+源区(27)、P+源区(28)和阴极金属(30)；所述P型阱区(25)设置在漂移区顶部；所述N型阱区(26)位于P型阱区(25)上层；所述N+源区(27)和P+源区(28)并列设置并均位于N型阱区(26)上层，P型阱区(25)、N+源区(27)和P+源区(28)上表面与阴极金属(30)连接；所述P型阱区(25)通过凸起结构(29)与阴极金属(30)连接；所述栅极结构由位于N-漂移区(21)顶部的栅氧化层(22)、位于栅氧化层(22)顶部的多晶硅栅极(23)和位于N-衬底(21)上层的P+岛区(24)构成；所述栅氧化层(22)和多晶硅栅极(23)分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构(221)，第一多晶硅结构(222)组成的第一栅极结构和由第二栅氧结构(222)，第二多晶硅结构(232)的组成的第二栅极结构，分裂栅结构以N-漂移区(21)的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区(28)、N型阱区(26)和P型阱区(25)上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区(24)之间的N-漂移区(21)上表面；P+岛区(24)上表面的两端分别与两侧的分离栅结构的部分底部接触。
2.一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：
第一步：采用衬底硅片制造结终端，形成N-漂移区(21)；
第二步：在N-漂移区(21)上表面热氧化生长场氧化层，光刻并刻蚀所述场氧化层，形成属于栅极结构的场氧结构；
第三步：在N-漂移区(21)上表面所述场氧结构两侧表面生长二氧化硅，形成栅氧化层(22)，在栅氧化层(22)和场氧结构上表面淀积N型导电多晶硅；
第四步：进行多晶硅光刻和刻蚀，将多晶硅位于场氧结构上方中间部位刻蚀掉一块，形成相互分离的第一多晶硅结构(231)和第二多晶硅结构(232)。
第五步：在N-漂移区(21)上表面注入P型杂质并推结，形成P型阱区(25)，P型阱区(25)的上表面与栅氧化层(21)接触，与场氧结构横向上存在间隔；
第六步：在P型阱区(25)中注入N型杂质形成N型阱区(26)，在注入N型杂质时P型阱区(25)上光刻有凸起结构(29)，凸起结构(29)的P型阱区(25)中未注入N型杂质；
第七步：在N型阱区(26)部分区域中注入N型杂质形成N+源区(27)；
第八步：刻蚀属于栅极结构的场氧，使栅极结构下方的N-漂移区(21)上表面裸露；
第九步：在N型阱区(26)和N-漂移区(21)上表面部分区域中注入P型杂质形成P+源区(28)和P+岛区(24)，P+岛区(24)的上表面与栅氧化层(22)接触；
第十步：在N+源区(27)上表面和P+源区(28)上表面部分区域淀积金属，形成阴极金属(30)；P型阱区(25)通过凸起结构(29)与阴极金属(30)底部相连；
第十一步：对N-漂移区(21)下表面进行减薄、抛光处理，注入P型杂质并进行离子激活退火，形成P阳极区(31)；
第十二步：背金，在阳极区底部形成阳极金属(32)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911037622.0A CN110752257B (zh) | 2019-10-29 | 2019-10-29 | 一种mos栅控晶闸管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911037622.0A CN110752257B (zh) | 2019-10-29 | 2019-10-29 | 一种mos栅控晶闸管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110752257A true CN110752257A (zh) | 2020-02-04 |
| CN110752257B CN110752257B (zh) | 2020-11-27 |
Family
ID=69280757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911037622.0A Active CN110752257B (zh) | 2019-10-29 | 2019-10-29 | 一种mos栅控晶闸管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110752257B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675267A (zh) * | 2021-08-24 | 2021-11-19 | 电子科技大学 | 一种mos栅控晶闸管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5698867A (en) * | 1991-04-11 | 1997-12-16 | Asea Brown Boveri Ltd. | Turn-off, MOS-controlled, power semiconductor component |
| CN103579323A (zh) * | 2013-11-14 | 2014-02-12 | 电子科技大学 | 一种宽元胞绝缘栅双极型晶体管 |
| CN104022149A (zh) * | 2014-06-19 | 2014-09-03 | 电子科技大学 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
-
2019
- 2019-10-29 CN CN201911037622.0A patent/CN110752257B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| US5698867A (en) * | 1991-04-11 | 1997-12-16 | Asea Brown Boveri Ltd. | Turn-off, MOS-controlled, power semiconductor component |
| CN103579323A (zh) * | 2013-11-14 | 2014-02-12 | 电子科技大学 | 一种宽元胞绝缘栅双极型晶体管 |
| CN104022149A (zh) * | 2014-06-19 | 2014-09-03 | 电子科技大学 | 一种集成反向pin管的mos场控晶闸管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675267A (zh) * | 2021-08-24 | 2021-11-19 | 电子科技大学 | 一种mos栅控晶闸管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110752257B (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9634130B2 (en) | Semiconductor device | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| US11398472B2 (en) | RC IGBT with an IGBT section and a diode section | |
| CN112563326B (zh) | 一种具有寄生二极管的mos栅控晶闸管及其制造方法 | |
| JPH10178176A (ja) | トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ | |
| CN103219364A (zh) | 半导体装置及其制造方法 | |
| JPH0697428A (ja) | スィッチオフ能力を有するｍｏｓ制御パワー半導体装置およびその製造方法 | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| WO2019195192A2 (en) | Enhancements to cell layout and fabrication techniques for mos-gated devices | |
| CN114664929A (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| US11139391B2 (en) | IGBT device | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN110752257B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN217009199U (zh) | 一种超结功率半导体晶体管器件 | |
| US20240162295A1 (en) | Gate-commuted thyristor cell with a base region having a varying thickness | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| CN112563325B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN113437143B (zh) | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |