JP5375974B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5375974B2
JP5375974B2 JP2011545880A JP2011545880A JP5375974B2 JP 5375974 B2 JP5375974 B2 JP 5375974B2 JP 2011545880 A JP2011545880 A JP 2011545880A JP 2011545880 A JP2011545880 A JP 2011545880A JP 5375974 B2 JP5375974 B2 JP 5375974B2
Authority
JP
Japan
Prior art keywords
mask
semiconductor substrate
region
charged particles
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011545880A
Other languages
English (en)
Other versions
JPWO2011074075A1 (ja
Inventor
真也 岩崎
陽 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2011074075A1 publication Critical patent/JPWO2011074075A1/ja
Application granted granted Critical
Publication of JP5375974B2 publication Critical patent/JP5375974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
半導体基板にヘリウムイオン等の荷電粒子を注入することによって、半導体基板中に結晶欠陥を形成する技術が知られている。結晶欠陥が形成された領域は、キャリアライフタイムが短い低ライフタイム領域となる。例えば、日本国特許公開公報２００８−１９２７３７（以下、特許文献１という）に開示されているＩＧＢＴとダイオードの一体型の半導体装置では、ダイオードのドリフト領域内に低ライフタイム領域が形成されている。ダイオードのドリフト領域内に低ライフタイム領域が形成されることで、ダイオードの逆回復特性を向上させることができる。
従来の製造方法では、低ライフタイム領域を有する半導体装置は、以下のように製造される。すなわち、半導体基板の表面にパターニングされたレジスト層を形成し、その後、半導体基板にｎ型またはｐ型の不純物イオンを注入する（不純物イオン注入工程）。これによって、半導体基板のレジスト層に覆われていない領域にｎ型またはｐ型の半導体領域が形成される。レジスト層は、不純物イオン注入工程の後に除去される。次に、荷電粒子照射装置と半導体基板の間にマスクプレートを配置した状態で、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する（荷電粒子注入工程）。マスクプレートには、開口部または薄肉部が形成されている。照射された荷電粒子は、開口部または薄肉部を通過して、半導体基板に注入される。これにより、半導体基板に低ライフタイム領域が形成される。例えば、上述した特許文献１の半導体装置では、不純物イオン注入工程によってダイオードのカソード領域（ｎ＋領域）が形成され、荷電粒子注入工程によってダイオードの低ライフタイム領域が形成される。
上述した特許文献１の半導体装置を製造する際には、所定の範囲内の半導体基板の表面近傍にｎ型不純物イオンを注入することでカソード領域が形成される。また、ｎ型不純物イオンを注入する範囲と同一の範囲内の深い位置に荷電粒子を注入することで、低ライフタイム領域が形成される。低ライフタイム領域とカソード領域の相対位置（半導体基板の表面に対して平行な方向の位置）が設計値からずれると、半導体装置の特性が設計値からずれる。例えば、低ライフタイム領域の位置が設計値よりもＩＧＢＴ側にずれた場合（すなわち、ＩＧＢＴのドリフト領域内に結晶欠陥が形成された場合）には、ＩＧＢＴのオン電圧が上昇してしまう。また、低ライフタイム領域の位置が設計値よりもダイオード側にずれた場合には、逆電流が低ライフタイム領域を迂回して流れやすくなるので、ダイオードの逆回復時に生じる逆電流が大きくなる。
上述した従来の製造方法では、不純物イオン注入工程で用いられるマスク（レジスト層）と荷電粒子注入工程で用いられるマスク（マスクプレート）が異なるため、不純物イオンが注入される範囲と荷電粒子が注入される範囲の相対位置にずれが生じる場合がある。半導体装置の量産時に、不純物イオンが注入される範囲と荷電粒子が注入される範囲との相対位置にずれが生じると、半導体装置の特性が安定しないという問題が生じる。
本明細書に開示の技術は、上述した実情に鑑みて創作されたものであり、不純物イオンが注入される範囲と荷電粒子が注入される範囲との相対位置のずれを抑制することができる半導体装置の製造方法を提供する。
本明細書により提供される製造方法は、不純物イオン注入工程と、荷電粒子注入工程を有する。不純物イオン注入工程では、厚さが薄い第１部分と第１部分より厚さが厚い第２部分を有するマスク、または、貫通孔からなる第１部分と所定の厚さの第２部分を有するマスクを不純物イオン照射装置と半導体基板の間に配置した状態で、不純物イオン照射装置から半導体基板に向けてｎ型またはｐ型の不純物イオンを照射する。これによって、第１部分を通過した不純物イオンが半導体基板に注入される。荷電粒子注入工程では、不純物イオン注入工程で使用するマスクと同一のマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する。これによって、第１部分と第２部分の少なくとも一方を通過した荷電粒子が半導体基板に注入され、荷電粒子が注入された範囲の半導体基板中にキャリアライフタイムが短縮化された低ライフタイム領域が形成される。不純物イオン注入工程と荷電粒子注入工程の何れか一方を開始してから、不純物イオン注入工程と荷電粒子注入工程の両方が完了するまで、マスクと半導体基板の間の相対位置は変更されない。
なお、不純物イオン注入工程が実行された後に荷電粒子注入工程が実行されてもよいし、荷電粒子注入工程が実行された後に不純物イオン注入工程が実行されてもよい。
また、本明細書において、「注入」とは、半導体基板に向けて照射された不純物イオンや荷電粒子が、半導体基板の内部で停止することを意味する。したがって、半導体基板に向けて照射された不純物イオンや荷電粒子が半導体基板を通過（貫通）することは、「注入」には該当しない。
この製造方法では、同一のマスクを用いて不純物イオン注入工程と荷電粒子注入工程が実行され、不純物イオン注入工程と荷電粒子注入工程の間でマスクと半導体基板の間の相対位置が変更されない。したがって、不純物イオンが注入される範囲と荷電粒子が注入される範囲の相対位置のずれが生じることが抑制される。このため、安定した品質で半導体装置を量産することができる。
上述した製造方法では、ＩＧＢＴとダイオードを有する縦型の半導体装置を製造してもよい。不純物イオン注入工程では、第１部分を通過したｎ型不純物イオンがダイオードのカソード領域に対応する領域に注入されてもよい。荷電粒子注入工程では、第１部分を通過した荷電粒子がダイオードのドリフト領域に対応する領域に注入されてもよい。
このような構成によれば、半導体基板を平面視したときにカソード領域と略一致する範囲に低ライフタイム領域を形成することができる。半導体装置を量産したときに、ダイオード及びＩＧＢＴの特性にばらつきが生じ難い。
上述した何れかの製造方法では、不純物イオン注入工程では、マスクの第２部分に向けて照射された不純物イオンがマスクの内部で停止してもよい。荷電粒子注入工程では、マスクの第１部分に向けて照射された荷電粒子が第１部分を通過して半導体基板に注入され、マスクの第２部分に向けて照射された荷電粒子がマスクの内部で停止してもよい。
若しくは、上述した何れかの製造方法では、不純物イオン注入工程では、マスクの第２部分に向けて照射された不純物イオンがマスクの内部で停止してもよい。荷電粒子注入工程では、マスクの第１部分に向けて照射された荷電粒子が第１部分を通過して半導体基板に注入され、マスクの第２部分に向けて照射された荷電粒子が第２部分を通過して半導体基板に注入されてもよい。
マスクの第２部分に向けて照射された荷電粒子が第２部分を通過すると、マスクの第２部分に対応する範囲の半導体基板にも荷電粒子が注入される。但し、第１部分を通過する荷電粒子と比較して、第２部分を通過する荷電粒子はマスクを通過するときに多くのエネルギーを失う。このため、第２部分を通過した荷電粒子が半導体基板中で停止する位置は、第１部分を通過した荷電粒子が半導体基板中で停止する位置よりも浅い位置となる。したがって、この製造方法によれば、第１部分に対応する範囲の半導体基板には深い位置に低ライフタイム領域を形成し、第２部分に対応する範囲の半導体基板には浅い位置に低ライフタイム領域を形成することができる。また、この製造方法では、第１部分と第２部分のいずれでも、荷電粒子注入工程で照射される荷電粒子がマスクを通過する。第１部分及び第２部分の内部で荷電粒子が停止しないので、マスクがダメージを受け難い。したがって、マスクの耐久性の低下を抑制することができる。
また、ＩＧＢＴとダイオードを有する縦型の半導体装置を製造する場合には、上述した製造方法が以下の構成を有していてもよい。不純物イオン注入工程では、第１部分を通過したｐ型不純物イオンが、ＩＧＢＴのコレクタ領域に対応する領域に注入される。荷電粒子注入工程では、第２部分を通過した荷電粒子が、ダイオードのドリフト領域に対応する領域に注入される。
このような構成によれば、半導体基板を平面視したときにコレクタ領域と重ならない範囲に正確に低ライフタイム領域を形成することができる。半導体装置を量産したときに、ダイオード及びＩＧＢＴの特性にばらつきが生じ難い。
上述した本明細書により提供される製造方法では、不純物イオン注入工程では、マスクの第２部分に向けて照射された不純物イオンがマスクの内部で停止し、荷電粒子注入工程では、マスクの第１部分に向けて照射された荷電粒子がマスクと半導体基板を通過し、マスクの第２部分に向けて照射された荷電粒子が第２部分を通過して半導体基板に注入されてもよい。
このような構成によれば、荷電粒子はマスクの第１部分に対応する範囲の半導体基板を通過するので、マスクの第１部分に対応する範囲の半導体基板には低ライフタイム領域は形成されない。一方、マスクの第２部分に対応する範囲の半導体基板には荷電粒子が注入される。したがって、第２部分に対応する範囲の半導体基板に選択的に低ライフタイム領域を形成することができる。また、この製造方法では、第１部分と第２部分のいずれにおいても照射された荷電粒子がマスクを通過する。第１部分及び第２部分の内部で荷電粒子が停止しないので、マスクがダメージを受け難い。したがって、マスクの耐久性の低下を抑制することができる。
上述した何れかの製造方法は、マスクを半導体基板に固定するマスク固定工程をさらに有していてもよい。マスク固定工程の後に、不純物イオン注入工程及び荷電粒子注入工程を行うことができる。
第１実施例の製造方法により製造される半導体装置１０の断面図。 第１実施例の製造方法を示すフローチャート。 ステップＳ２実行後の半導体ウエハ１００の拡大断面図。 ステップＳ４実行後の半導体ウエハ１００の断面図。 シリコンマスク１０４を固定した状態における半導体ウエハ１００の断面図。 ｎ型不純物イオンを選択的に注入する工程の説明図。 荷電粒子を選択的に注入する工程の説明図。 第２実施例の製造方法により製造される半導体装置２００の断面図。 第２実施例の製造方法を示すフローチャート。 第２実施例の製造方法における荷電粒子を注入する工程の説明図。 第３実施例の製造方法により製造される半導体装置３００の断面図。 第３実施例の製造方法を示すフローチャート。 第３実施例の製造方法における不純物イオンを選択的に注入する工程の説明図。 第４実施例の製造方法における荷電粒子を注入する工程の説明図。 変形例のシリコンマスク４０４を示す図。 変形例のシリコンマスク固定方法を示す図。 変形例のシリコンマスク固定方法を示す図。 変形例のシリコンマスク６０４を示す図。 変形例の製造方法を示すフローチャート。 変形例の製造方法を示すフローチャート。
（第１実施例）
第１実施例に係る半導体装置の製造方法について説明する。第１実施例の製造方法では、図１に示す半導体装置１０を製造する。
（半導体装置の構造）
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。
ダイオード領域２０内の半導体基板１２の上面には、アノード電極２２が形成されている。ＩＧＢＴ領域４０内の半導体基板１２の上面には、エミッタ電極４２が形成されている。半導体基板１２の下面には、共通電極６０が形成されている。
ダイオード領域２０には、アノード層２６、ダイオードドリフト層２８、カソード層３０が形成されている。
アノード層２６は、ｐ型である。アノード層２６は、アノードコンタクト領域２６ａと低濃度アノード層２６ｂを備えている。アノードコンタクト領域２６ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。アノードコンタクト領域２６ａは、不純物濃度が高い。アノードコンタクト領域２６ａは、アノード電極２２に対してオーミック接続されている。低濃度アノード層２６ｂは、アノードコンタクト領域２６ａの下側及び側方に形成されており、アノードコンタクト領域２６ａを覆っている。低濃度アノード層２６ｂの不純物濃度は、アノードコンタクト領域２６ａより低い。
ダイオードドリフト層２８は、アノード層２６の下側に形成されている。ダイオードドリフト層２８は、ｎ型であり、不純物濃度が低い。
カソード層３０は、ダイオードドリフト層２８の下側に形成されている。カソード層３０は、半導体基板１２の下面に露出する範囲に形成されている。カソード層３０は、ｎ型であり、不純物濃度が高い。カソード層３０は、共通電極６０に対してオーミック接続されている。
アノード層２６、ダイオードドリフト層２８、及び、カソード層３０によってダイオードが形成されている。
ＩＧＢＴ領域４０には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４等が形成されている。
ＩＧＢＴ領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜５６が形成されている。各トレンチの内部に、ゲート電極５４が形成されている。ゲート電極５４の上面は絶縁膜５８により覆われている。ゲート電極５４は、エミッタ電極４２から絶縁されている。
エミッタ領域４４は、半導体基板１２の上面に露出する範囲に、島状に形成されている。エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。エミッタ領域４４は、ｎ型であり、不純物濃度が高い。エミッタ領域４４は、エミッタ電極４２に対してオーミック接続されている。
ボディ層４８は、ｐ型である。ボディ層４８は、ボディコンタクト領域４８ａと低濃度ボディ層４８ｂを備えている。ボディコンタクト領域４８ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。ボディコンタクト領域４８ａは、２つのエミッタ領域４４の間に形成されている。ボディコンタクト領域４８ａは、不純物濃度が高い。ボディコンタクト領域４８ａは、エミッタ電極４２に対してオーミック接続されている。低濃度ボディ層４８ｂは、エミッタ領域４４及びボディコンタクト領域４８ａの下側に形成されている。低濃度ボディ層４８ｂの不純物濃度は、ボディコンタクト領域４８ａよりも低い。低濃度ボディ層４８ｂによって、エミッタ領域４４がＩＧＢＴドリフト層５０から分離されている。ゲート電極５４は、エミッタ領域４４とＩＧＢＴドリフト層５０を分離している範囲の低濃度ボディ層４８ｂにゲート絶縁膜５６を介して対向している。
ＩＧＢＴドリフト層５０は、ボディ層４８の下側に形成されている。ＩＧＢＴドリフト層５０は、ｎ型である。ＩＧＢＴドリフト層５０は、ドリフト層５０ａとバッファ層５０ｂを備えている。ドリフト層５０ａは、ボディ層４８の下側に形成されている。ドリフト層５０ａは、不純物濃度が低い。ドリフト層５０ａは、ダイオードドリフト層２８と略同じ不純物濃度を有しており、ダイオードドリフト層２８と連続する層である。バッファ層５０ｂは、ドリフト層５０ａの下側に形成されている。バッファ層５０ｂは、ドリフト層５０ａよりも不純物濃度が高い。
コレクタ層５２は、ＩＧＢＴドリフト層５０の下側に形成されている。コレクタ層５２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ層５２は、ｐ型であり、不純物濃度が高い。コレクタ層５２は、共通電極６０に対してオーミック接続されている。
エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４によってＩＧＢＴが形成されている。
ダイオード領域２０とＩＧＢＴ領域４０の間には、分離領域７０が形成されている。分離領域７０は、半導体基板１２の上面からアノード層２６の下端及びボディ層４８の下端より深い深さまでの範囲に形成されている。より詳細には、分離領域７０は、半導体基板１２の上面からゲート電極５４の下端より深い深さまでの範囲に形成されている。分離領域７０は、アノード層２６及びボディ層４８に接している。分離領域７０は、ｐ型である。分離領域７０の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。
分離領域７０の下側では、ダイオードドリフト層２８とドリフト層５０ａが連続している。ダイオード領域２０のカソード層３０は、分離領域７０の下側まで延出されており、ＩＧＢＴ領域４０のコレクタ層５２は、分離領域７０の下側まで延出されている。カソード層３０は、分離領域７０の下側で、コレクタ層５２と接している。すなわち、カソード層３０とコレクタ層５２の境界７２が、分離領域７０の下側に位置している。図１に示す境界部分の断面構造は、ダイオード領域２０とＩＧＢＴ領域４０の間に沿って延設されている。すなわち、ダイオード領域２０とＩＧＢＴ領域４０の間において、境界７２は分離領域７０に沿って伸びている。
ダイオードドリフト層２８内には、ダイオード低ライフタイム領域３９が形成されている。ダイオード低ライフタイム領域３９内には、半導体基板１２に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。ダイオード低ライフタイム領域３９内の結晶欠陥密度は、その周囲のダイオードドリフト層２８に比べて極めて高い。ダイオード低ライフタイム領域３９は、アノード層２６の近傍の深さであり、分離領域７０の下端より深い深さに形成されている。参照番号３９ａは、ダイオード低ライフタイム領域３９のＩＧＢＴ領域４０側の端部を示している。端部３９ａより外側（ＩＧＢＴ領域４０側）においては、結晶欠陥が半導体基板１２の下面側（図１の下方向）に向かって分布している。これは、荷電粒子を打ち込む際に、マスクの貫通孔（開口部）の外周近傍において荷電粒子の打ち込み深さが変化するためである。深さ方向に沿って分布している結晶欠陥は密度が低く、半導体装置１０の特性にほとんど影響を与えない。
（半導体装置のダイオードの動作）
半導体装置１０のダイオードの動作について説明する。アノード電極２２と共通電極６０の間に、アノード電極２２がプラスとなる電圧（すなわち、順電圧）を印加すると、ダイオードがオンする。すなわち、アノード電極２２から、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０を経由して、共通電極６０に電流が流れる。
ダイオードに印加される電圧が順電圧から逆電圧に切り換えられると、ダイオードが逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層２８内に存在していたホールがアノード電極２２に排出され、順電圧印加時にダイオードドリフト層２８内に存在していた電子が共通電極６０に排出される。これによって、ダイオードに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。ダイオード低ライフタイム領域３９内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層２８内のキャリアの多くが、ダイオード低ライフタイム領域３９内で再結合により消滅する。したがって、半導体装置１０では、逆回復動作時に生じる逆電流が抑制される。
（半導体装置のＩＧＢＴの動作）
半導体装置１０のＩＧＢＴの動作について説明する。エミッタ電極４２と共通電極６０の間に共通電極６０がプラスとなる電圧を印加し、ゲート電極５４にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加すると、ＩＧＢＴがオンする。すなわち、ゲート電極５４へのオン電位の印加により、ゲート絶縁膜５６に接する範囲の低濃度ボディ層４８ｂにチャネルが形成される。すると、電子が、エミッタ電極４２から、エミッタ領域４４、チャネル、ＩＧＢＴドリフト層５０、及び、コレクタ層５２を介して、共通電極６０に流れる。また、ホールが、共通電極６０から、コレクタ層５２、ＩＧＢＴドリフト層５０、低濃度ボディ層４８ｂ、及び、ボディコンタクト領域４８ａを介して、エミッタ電極４２に流れる。すなわち、共通電極６０からエミッタ電極４２に電流が流れる。
ゲート電極５４に印加する電位を、オン電位からオフ電位に切り換えると、ＩＧＢＴがターンオフする。すなわち、オン時にＩＧＢＴドリフト層５０内に存在していたホールが共通電極６０に排出され、オン時にＩＧＢＴドリフト層５０内に存在していた電子がエミッタ電極４２に排出される。これによって、ＩＧＢＴに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ＩＧＢＴに流れる電流は略ゼロとなる。
第１実施例の半導体装置１０では、カソード層３０とコレクタ層５２の境界７２の略真上にダイオード低ライフタイム領域３９の端部３９ａが位置している。製造誤差により端部３９ａの位置がＩＧＢＴ領域４０側にずれると、ボディ層４８近傍のドリフト層５０ａ内に結晶欠陥が形成される。この場合、ＩＧＢＴがオンしたときにドリフト層５０ａ内でキャリアの再結合が促進されるので、ＩＧＢＴのオン電圧が上昇する。一方、製造誤差により端部３９ａの位置がダイオード領域２０側にずれると、ダイオードが逆回復動作をするときに、逆電流がダイオード低ライフタイム領域３９を迂回して流れ易くなる。このため、逆電流が大きくなる。
（半導体装置１０の製造方法）
第１実施例の製造方法では、端部３９ａと境界７２の位置ずれを抑制することができる。以下に、第１実施例の製造方法について説明する。
図２は、第１実施例の製造方法のフローチャートを示している。半導体装置１０は、低濃度にｎ型不純物を含有するシリコンからなる半導体ウエハ（以下では、半導体ウエハ１００という）から製造される。
ステップＳ２では、半導体ウエハ１００に、半導体装置１０の上面側の構造（すなわち、アノード層２６、エミッタ領域４４、ボディ層４８、分離領域７０、ゲート電極５４、アノード電極２２、及び、エミッタ電極４２）を形成する。上面側の構造の形成方法は従来公知であるので、その詳細については説明を省略する。上面側の構造を形成することで、半導体ウエハ１００が図３に示す断面構造となる。
ステップＳ４では、半導体ウエハ１００の下面の中央を研磨することによって、図４に示すように下面の中央に凹部を形成する。これによって、半導体ウエハ１００の中央部１００ａを薄くする。図３に示す構造は、中央部１００ａに形成されている。
ステップＳ６では、半導体ウエハ１００の中央部１００ａの下面全体にｎ型不純物イオンとｐ型不純物イオンを注入する。ｎ型不純物イオンを注入する際には、ｎ型不純物イオンがバッファ層５０ｂに相当する深さに停止するように不純物イオンの照射エネルギーを調節する。ｐ型不純物イオンを注入する際には、ｐ型不純物イオンがコレクタ層５２に相当する深さ（すなわち、半導体ウエハ１００の中央部１００ａの下面近傍の深さ）に停止するように不純物イオンの照射エネルギーを調節する注入する。
ステップＳ８では、図５に示すように、半導体ウエハ１００の下面にシリコンマスク１０４を固定する。シリコンマスク１０４は、半導体ウエハ１００の外周部１００ｂの下面に接着される。なお、シリコンマスク１０４には貫通孔１０４ａが形成されている。以下では、シリコンマスク１０４の貫通孔１０４ａ以外の部分を、マスク部１０４ｂという。ステップＳ８では、半導体ウエハ１００を平面視したときに、カソード層３０を形成すべき領域と貫通孔１０４ａが一致するように、位置を調整してシリコンマスク１０４を半導体ウエハ１００に接着する。
ステップＳ１０では、図６に示すように、不純物イオン照射装置９０からシリコンマスク１０４が接着された状態の半導体ウエハ１００の下面に向けてｎ型不純物イオンを照射する。貫通孔１０４ａに向けて照射されたｎ型不純物イオンは、貫通孔１０４ａを通過して半導体ウエハ１００の中央部１００ａの下面に注入される。すなわち、カソード層３０を形成すべき範囲にｎ型不純物イオンが注入される。ステップＳ１０では、貫通孔１０４ａを通過したｎ型不純物イオンがカソード層３０に相当する深さ（すなわち、半導体ウエハ１００の中央部１００ａの下面近傍の深さ）に停止するように不純物イオンの照射エネルギーを調節する。一方、マスク部１０４ｂに向けて照射されたｎ型不純物イオンは、マスク部１０４ｂ内で停止する。したがって、半導体ウエハ１００の中央部１００ａの下面のうち、貫通孔１０４ａに対応する範囲（カソード層３０を形成すべき範囲）にのみｎ型不純物イオンが注入される。ステップＳ１０では、ステップＳ６で半導体ウエハ１００に注入されたｐ型不純物イオンよりも高濃度にｎ型不純物イオンを注入する。
ステップＳ１２では、図７に示すように、荷電粒子照射装置９２からシリコンマスク１０４が接着された状態の半導体ウエハ１００の下面に向けて、荷電粒子（本実施例ではヘリウムイオン）を照射する。ステップＳ１２は、ステップＳ１０からシリコンマスク１０４と半導体ウエハ１００の間の相対位置を変更しないで実行される。貫通孔１０４ａに向けて照射された荷電粒子は、貫通孔１０４ａを通過して半導体ウエハ１００の中央部１００ａの下面に注入される。すなわち、ステップＳ１０でｎ型不純物が注入された範囲と同じ範囲（半導体ウエハ１００の平面方向の範囲）に荷電粒子が注入される。ステップＳ１２では、貫通孔１０４ａを通過した荷電粒子がダイオード低ライフタイム領域３９に相当する深さに停止するように荷電粒子の照射エネルギーを調節する。一方、マスク部１０４ｂに向けて照射された荷電粒子は、マスク部１０４ｂ内で停止する。したがって、半導体ウエハ１００の中央部１００ａの下面のうち、貫通孔１０４ａに対応する範囲にのみ荷電粒子が注入される。注入された荷電粒子は、停止位置近傍に結晶欠陥を形成する。これによって、半導体ウエハ１００内にダイオード低ライフタイム領域３９が形成される。
ステップＳ１４では、シリコンマスク１０４を半導体ウエハ１００から取り外す。
ステップＳ１６では、半導体ウエハ１００の下面をレーザアニール装置により局所的に加熱する。これによって、ステップＳ６及びステップＳ１０で注入された不純物イオンが活性化し、図１に示すようにカソード層３０、コレクタ層５２、及び、バッファ層５０ｂが形成される。すなわち、ステップＳ１０におけるｎ型不純物イオンの注入濃度がステップＳ６におけるｐ型不純物イオンの注入濃度よりも高いので、ステップＳ１０でｎ型不純物イオンが注入された領域は不純物イオンが活性化することによってｎ型のカソード領域となる。ステップＳ６でｐ型不純物イオンを注入された領域のうちステップＳ１０でｎ型不純物イオンが注入されなかった領域（マスク部１０４ｂによってマスクされていた領域）は、不純物イオンが活性化することによってｐ型のコレクタ領域となる。また、ステップＳ６でｎ型不純物イオンが注入された領域のうちのＩＧＢＴ領域４０内の領域は、不純物イオンが活性化することによってｎ型のバッファ層５０ｂとなる。
ステップＳ１８では、半導体ウエハ１００の中央部１００ａの下面に共通電極６０を形成する。ステップＳ１８の後に半導体ウエハ１００をダイシングすることで、半導体装置１０が完成する。
以上に説明したように、ステップＳ１０とステップＳ１２は、半導体ウエハ１００とシリコンマスク１０４の相対位置を変更することなく実行される。したがって、ステップＳ１０でｎ型不純物イオンが注入される範囲は、ステップＳ１２で荷電粒子が注入される範囲と略一致する。すなわち、ダイオード低ライフタイム領域３９とカソード層３０の相対位置がずれることが防止される。言い換えると、ダイオード低ライフタイム領域３９の端部３９ａがカソード層３０とコレクタ層５２の境界７２の略真上に位置するように半導体装置１０を製造することができる。したがって、この製造方法に半導体装置１０を量産すると、ＩＧＢＴのオン電圧のばらつきを抑制することができるとともに、ダイオードの逆回復特性のばらつきを抑制することができる。
（第２実施例）
次に、第２実施例の半導体装置の製造方法について説明する。図８は、第２実施例の製造方法により製造される半導体装置２００を示している。図８に示すように、第２実施例の半導体装置２００のドリフト層５０ａには、ＩＧＢＴ低ライフタイム領域５９が形成されている。ＩＧＢＴ低ライフタイム領域５９は、荷電粒子が注入されることによって結晶欠陥が形成された領域である。ＩＧＢＴ低ライフタイム領域５９のキャリアライフタイムは、その周囲のドリフト層５０ａのキャリアライフタイムよりも短い。ＩＧＢＴ低ライフタイム領域５９は、バッファ層５０ｂ近傍のドリフト層５０ａ内に形成されている。このように、バッファ層５０ｂ近傍のドリフト層５０ａ内にＩＧＢＴ低ライフタイム領域５９が形成されていると、ＩＧＢＴがターンオフするときにドリフト層５０ａ内でキャリアが再結合し易くなる。したがって、ＩＧＢＴのターンオフ時に生じる逆電流を抑制することができ、ＩＧＢＴのターンオフ速度を向上させることができる。第２実施例の半導体装置２００のその他の構造は、第１実施例の半導体装置１０と等しい。
第２実施例の半導体装置２００の製造方法について説明する。図９は、第２実施例の製造方法を示すフローチャートである。図９のステップＳ２２〜Ｓ３０は、第１実施例の製造方法のステップＳ２〜Ｓ１０と同様にして実行される。ステップＳ３２では、図１０に示すように、荷電粒子照射装置９２からシリコンマスク２０４が接着された状態の半導体ウエハ２００の下面に向けて荷電粒子が照射される。なお、ステップＳ３２は、ステップＳ３０からシリコンマスク２０４と半導体ウエハ２００の間の位置関係を変更しないで実行される。また、第２実施例で使用されるシリコンマスク２０４のマスク部２０４ｂは、第１実施例で使用されるシリコンマスク１０４のマスク部１０４ｂより薄い。ステップＳ３２では、貫通孔２０４ａを通過した荷電粒子がダイオード低ライフタイム領域３９に相当する深さで停止するように荷電粒子の照射エネルギーを調節する。また、シリコンマスク２０４のマスク部２０４ｂの厚さは、マスク部２０４ｂに向けて照射された荷電粒子がマスク部２０４ｂを貫通（通過）し、半導体ウエハ２０２のＩＧＢＴ低ライフタイム領域５９に相当する深さで停止するように調整されている。したがって、ダイオード領域２０ではダイオード低ライフタイム領域３９が形成され、ＩＧＢＴ領域４０ではＩＧＢＴ低ライフタイム領域５９が形成される。
ステップＳ３４〜Ｓ３８は、第１実施例のステップＳ１４〜Ｓ１８と同様にして実行される。これによって、半導体装置２００が完成する。
以上に説明したように、第２実施例の製造方法では、シリコンマスク２０４のマスク部２０４ｂが、荷電粒子が貫通できる厚さとなっている。このため、マスク部２０４ｂを貫通した荷電粒子がＩＧＢＴ領域４０に注入されてＩＧＢＴ低ライフタイム領域５９が形成される。ステップＳ３２でダイオード低ライフタイム領域３９とＩＧＢＴ低ライフタイム領域５９を同時に形成することができる。また、ステップＳ３０とステップＳ３２において半導体ウエハ２０２とシリコンマスク２０４の相対位置が変更されないので、ダイオード低ライフタイム領域３９、ＩＧＢＴ低ライフタイム領域５９、及び、カソード層３０の相対位置がずれることが防止される。これにより、半導体装置２００の量産時に半導体装置２００の特性にばらつきが生じることが抑制される。
また、第２実施例の製造方法では、照射された全ての荷電粒子がシリコンマスク２０４を通過する。シリコンマスク２０４の内部で荷電粒子が停止しないので、シリコンマスク２０４がダメージを受け難い。したがって、シリコンマスク２０４の耐久性の低下を抑制することができる。
（第３実施例）
次に、第３実施例の半導体装置の製造方法について説明する。図１１は、第３実施例の製造方法により製造される半導体装置３００を示している。図１１に示すように、第３実施例の半導体装置３００では、ダイオード低ライフタイム領域３９の端部３９ａよりＩＧＢＴ領域４０側の領域において、結晶欠陥が半導体基板１２の上面側（図１１の上方向）に向かって分布している。第３実施例の半導体装置３００のその他の構造は、第１実施例の半導体装置１０と略等しい。
第３実施例の半導体装置３００の製造方法について説明する。図１２は、第３実施例の製造方法を示すフローチャートである。図１２のステップＳ４２〜Ｓ４４は、第１実施例の製造方法のステップＳ２〜Ｓ４と同様にして実行される。
ステップＳ４６では、半導体ウエハの下面全体にｎ型不純物イオンを注入する。ｎ型不純物イオンを注入する際には、ｎ型不純物イオンがカソード層３０に相当する深さに停止するように不純物イオンの照射エネルギーを調節する。
ステップＳ４８では、第１実施例の製造方法と同様にして、半導体ウエハ３０２の下面にシリコンマスク３０４を接着する。なお、ステップＳ４８では、図１３に示すように、半導体ウエハ３０２を平面視したときに、コレクタ層５２を形成すべき領域とシリコンマスク３０４の貫通孔３０４ａが一致するように、位置を調整してシリコンマスク３０４を半導体ウエハ３０２に接着する。
ステップＳ５０では、図１３に示すように、不純物イオン照射装置９０からシリコンマスク３０４が接着された状態の半導体ウエハ３００の下面に向けて不純物イオンを照射する。
ステップＳ５０では、最初に、ｎ型不純物イオンを照射する。貫通孔３０４ａに向けて照射されたｎ型不純物イオンは、貫通孔３０４ａを通過して半導体ウエハに注入される。ここでは、貫通孔３０４ａを通過したｎ型不純物イオンがバッファ層５０ｂに相当する深さに停止するように不純物イオンの照射エネルギーを調節する。一方、マスク部３０４ｂに向けて照射されたｎ型不純物イオンは、マスク部３０４ｂ内で停止する。したがって、バッファ層５０ｂを形成すべき範囲にのみｎ型不純物イオンが注入される。なお、ステップＳ５０のｎ型不純物イオンの注入では、ステップＳ４６で注入したｎ型不純物イオンよりも低濃度にｎ型不純物イオンを注入する。
次に、ｐ型不純物イオンを照射する。貫通孔３０４ａに向けて照射されたｐ型不純物イオンは、貫通孔３０４ａを通過して半導体ウエハに注入される。ここでは、貫通孔３０４ａを通過したｐ型不純物イオンがコレクタ層５２に相当する深さに停止するように不純物イオンの照射エネルギーを調節する。一方、マスク部３０４ｂに向けて照射されたｐ型不純物イオンは、マスク部３０４ｂ内で停止する。したがって、コレクタ層５２を形成すべき範囲にのみｐ型不純物イオンが注入される。なお、ステップＳ５０のｐ型不純物イオンの注入では、ステップＳ４６で注入したｎ型不純物イオンよりも高濃度にｐ型不純物イオンを注入する。
ステップＳ５２では、図１４に示すように、荷電粒子照射装置９２からシリコンマスク３０４が接着された状態の半導体ウエハ３０２の下面に向けて荷電粒子が照射される。なお、ステップＳ５２は、ステップＳ５０からシリコンマスク３０４と半導体ウエハ３０２の間の位置関係を変更しないで実行される。ステップＳ５２では、貫通孔３０４ａを通過した荷電粒子が半導体ウエハ３０２を貫通（通過）するとともに、マスク部３０４ｂに向けて照射された荷電粒子がマスク部３０４ｂを貫通（通過）して、半導体ウエハ３０２のダイオード低ライフタイム層３９に相当する深さで停止するように、荷電粒子の照射エネルギーを調節する。したがって、マスク部３０４ｂに向かって照射された荷電粒子は、ダイオードドリフト層２８内で停止する。これによって、低ライフタイム領域３９が形成される。一方、開口部３０４ａに向かって照射された荷電粒子は、半導体ウエハ３０２を貫通する。荷電粒子は、半導体ウエハ３０２の内部で停止する際にはその停止位置に結晶欠陥を生成するが、半導体ウエハ３０２の内部を通過する際にはほとんど結晶欠陥を生成しない。したがって、開口部３０４ａに対応する範囲の半導体基板３０２内には、結晶欠陥がほとんど形成されない。したがって、図１４に示すように、ダイオード領域２０側の半導体ウエハ３０２内にのみ低ライフタイム領域３９が形成される。
ステップＳ５４は、第１実施例のステップＳ１４と同様に実行される。
ステップＳ５６では、半導体ウエハの下面をレーザアニール装置により局所的に加熱する。これによって、ステップＳ４６及びステップＳ５０で半導体ウエハ３０２に注入された不純物イオンが活性化し、図１１に示すようにカソード層３０、コレクタ層５２、及び、バッファ層５０ｂが形成される。すなわち、ステップＳ５０におけるｐ型不純物イオンの注入濃度がステップＳ４６におけるｎ型不純物イオンの注入濃度よりも高いので、ステップＳ５０でｐ型不純物イオンが注入された領域は不純物イオンが活性化することによってｐ型のコレクタ層５２となる。ステップＳ４６でｎ型不純物イオンを注入された領域のうちステップＳ５０でｐ型不純物イオンが注入されなかった領域（マスク部３０４ｂによってマスクされていた領域）は、不純物イオンが活性化することによってｎ型のカソード層３０となる。また、ステップＳ５０でｎ型不純物イオンが注入された領域は、不純物イオンが活性化することによってｎ型のバッファ層５０ｂとなる。
ステップＳ５８は、第１実施例のステップＳ１８と同様に実行される。これによって、半導体装置３００が完成する。
以上に説明したように、第３実施例の製造方法では、同一のシリコンマスク３０４によって、ステップＳ５０で不純物イオンが注入される領域と、ステップＳ５２でヘリウムイオンが注入される領域が画定される。ステップＳ５０とステップＳ５２において半導体ウエハ３０２とシリコンマスク３０４の相対位置が変更されないので、ダイオード低ライフタイム領域３９、カソード層３０、バッファ層５０ｂ、及び、コレクタ層５２の相対位置がずれることが防止される。これにより、半導体装置３００の量産時に半導体装置３００の特性にばらつきが生じることが抑制される。
また、第３実施例の製造方法では、照射された全ての荷電粒子がシリコンマスク３０４を通過する。シリコンマスク３０４の内部で荷電粒子が停止しないので、シリコンマスク３０４がダメージを受け難い。したがって、シリコンマスク３０４の耐久性の低下を抑制することができる。
なお、上述した第３実施例では、バッファ層５０ｂを形成したが、バッファ層５０ｂが不要である場合にはバッファ層５０ｂを形成しなくてもよい。この場合、ステップＳ５０におけるｎ型不純物イオンの注入を省略することができる。
また、上述した第１〜第３実施例では、貫通孔とマスク部を有するシリコンマスクを使用したが、図１５に示すように、薄肉部４０４ａと厚肉部４０４ｂを有するシリコンマスク４０４を使用してもよい。シリコンマスク４０４を使用する場合には、照射された不純物イオンが薄肉部４０４ａを貫通するが厚肉部４０４ｂを貫通しないように不純物イオン注入工程を実行することで、第１〜第３実施例と同様に半導体装置を製造することができる。
また、上述した第１〜第３実施例では、シリコンマスクを半導体ウエハに接着したが、他の方法によりシリコンマスクを半導体ウエハに固定してもよい。例えば、図１６に示すように固定治具５００によってシリコンマスク１０４を半導体ウエハ１００に固定してもよい。また、図１７に示すように、半導体ウエハ１００とシリコンマスク１０４の接合面に酸化シリコン膜１０６を形成しておき、酸化シリコン膜１０６の表面をＡｒプラズマ照射により活性化させた後に酸化シリコン膜１０６同士を互いに接合して、半導体ウエハ１００とシリコンマスク１０４を接合してもよい。この場合、酸化シリコン膜１０６をエッチングすることで、シリコンマスク１０４を半導体ウエハ１００から取り外すことができる。
また、上述した第１〜第３実施例では、半導体ウエハの下面に凹部を形成したが、図１８に示すように、半導体ウエハ６００の下面を平坦とし、シリコンマスク６０４の上面に凹部を形成してもよい。このような構成によっても、半導体ウエハ６００の中央部の下面にキズが付くことを防止することができる。
また、上述した第１〜第３実施例では、半導体ウエハの下面全体への不純物イオン注入工程（ステップＳ６、Ｓ２６、Ｓ４６）、シリコンマスクを介した不純物イオン注入工程（ステップＳ１０、Ｓ３０、Ｓ５０）、荷電粒子の注入工程（ステップＳ１２、Ｓ３２、Ｓ５２）の順に各工程を実行した。しかしながら、これらの工程の順序は適宜変更することができる。例えば、第１実施例と同様の半導体装置を製造する場合には、図１９または図２０に示す順序で工程を実行してもよい。
また、上述した第１〜第３実施例では、シリコンマスクを用いて不純物イオン及び荷電粒子の注入範囲を選択したが、厚いレジスト層を半導体ウエハの表面に形成することによってこれらの注入範囲を選択してもよい。

Claims (6)

  1. 半導体装置の製造方法であって、
    厚さが薄い第１部分と前記第１部分より厚さが厚い第２部分を有するマスク、または、貫通孔からなる第１部分と所定の厚さの第２部分を有するマスクを半導体基板に固定する固定工程と、
    前記固定工程で固定した前記マスクを通して不純物イオン照射装置から前記半導体基板に向けてｎ型またはｐ型の不純物イオンを照射することによって、前記第１部分を通過した前記不純物イオンが前記半導体基板に注入される不純物イオン注入工程と、
    前記固定工程で固定した前記マスクを通して荷電粒子照射装置から前記半導体基板に向けて荷電粒子を照射することによって、前記第１部分と前記第２部分の少なくとも一方を通過した前記荷電粒子が前記半導体基板に注入され、前記荷電粒子が注入された範囲の前記半導体基板中にキャリアライフタイムが短縮化された低ライフタイム領域が形成される荷電粒子注入工程と、
    前記マスクを前記半導体基板から取り外す取り外し工程、
    を有しており、
    前記不純物イオン注入工程と前記荷電粒子注入工程の何れか一方を開始してから、前記不純物イオン注入工程と前記荷電粒子注入工程の両方が完了するまで、前記マスクと前記半導体基板の間の相対位置が変更されない製造方法。
  2. 前記半導体装置は、ＩＧＢＴとダイオードを有する縦型の半導体装置であって、
    前記不純物イオン注入工程では、前記第１部分を通過した前記ｎ型不純物イオンが、前記ダイオードのカソード領域に対応する領域に注入され、
    前記荷電粒子注入工程では、前記第１部分を通過した前記荷電粒子が、前記ダイオードのドリフト領域に対応する領域に注入される、
    請求項１に記載の製造方法。
  3. 前記不純物イオン注入工程では、前記マスクの前記第２部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
    前記荷電粒子注入工程では、前記マスクの前記第１部分に向けて照射された前記荷電粒子が前記第１部分を通過して前記半導体基板に注入され、前記マスクの前記第２部分に向けて照射された前記荷電粒子が前記マスクの内部で停止する、
    請求項１または２に記載の製造方法。
  4. 前記不純物イオン注入工程では、前記マスクの前記第２部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
    前記荷電粒子注入工程では、前記マスクの前記第１部分に向けて照射された前記荷電粒子が前記第１部分を通過して前記半導体基板に注入され、前記マスクの前記第２部分に向けて照射された前記荷電粒子が前記第２部分を通過して前記半導体基板に注入される、
    請求項１または２に記載の製造方法。
  5. 前記半導体装置は、ＩＧＢＴとダイオードを有する縦型の半導体装置であって、
    前記不純物イオン注入工程では、前記第１部分を通過した前記ｐ型不純物イオンが前記ＩＧＢＴのコレクタ領域に対応する領域に注入され、
    前記荷電粒子注入工程では、前記第２部分を通過した前記荷電粒子が前記ダイオードのドリフト領域に対応する領域に注入される、
    請求項１に記載の製造方法。
  6. 前記不純物イオン注入工程では、前記マスクの前記第２部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
    前記荷電粒子注入工程では、前記マスクの前記第１部分に向けて照射された前記荷電粒子が前記第１部分と前記半導体基板を通過し、前記マスクの前記第２部分に向けて照射された前記荷電粒子が前記第２部分を通過して前記半導体基板に注入される、
    請求項１または５に記載の製造方法。
JP2011545880A 2009-12-15 2009-12-15 半導体装置の製造方法 Expired - Fee Related JP5375974B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/070911 WO2011074075A1 (ja) 2009-12-15 2009-12-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011074075A1 JPWO2011074075A1 (ja) 2013-04-25
JP5375974B2 true JP5375974B2 (ja) 2013-12-25

Family

ID=44166872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545880A Expired - Fee Related JP5375974B2 (ja) 2009-12-15 2009-12-15 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8334193B2 (ja)
EP (1) EP2515328B1 (ja)
JP (1) JP5375974B2 (ja)
KR (1) KR101298886B1 (ja)
CN (1) CN102396056B (ja)
WO (1) WO2011074075A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
WO2012063342A1 (ja) * 2010-11-10 2012-05-18 トヨタ自動車株式会社 半導体装置の製造方法
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6338416B2 (ja) * 2014-03-27 2018-06-06 住重アテックス株式会社 イオン照射方法およびイオン照射に用いる固定装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
CN105244274B (zh) 2015-11-19 2018-12-14 株洲中车时代电气股份有限公司 一种逆导型igbt器件及其制作方法
JP6732645B2 (ja) * 2016-12-07 2020-07-29 住重アテックス株式会社 固定装置およびイオン照射方法
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP2022167435A (ja) * 2021-04-23 2022-11-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126682A (ja) * 1988-11-07 1990-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04214674A (ja) * 1990-12-12 1992-08-05 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタの製造方法
JPH08227895A (ja) * 1995-02-20 1996-09-03 Rohm Co Ltd 半導体装置およびその製法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947225A (en) * 1986-04-28 1990-08-07 Rockwell International Corporation Sub-micron devices with method for forming sub-micron contacts
US5171696A (en) 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH07135214A (ja) * 1993-11-11 1995-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP4167313B2 (ja) 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
DE19835528A1 (de) * 1998-08-06 2000-02-10 Asea Brown Boveri Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6541346B2 (en) * 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
JP2005045124A (ja) * 2003-07-24 2005-02-17 Sony Corp ステンシルマスク、荷電粒子照射装置及び方法
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007103770A (ja) 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP2008004867A (ja) 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP5092312B2 (ja) 2006-08-10 2012-12-05 株式会社デンソー ダイオード
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置
DE102007056938A1 (de) 2007-11-24 2009-05-28 Katz, Elisabeth Vorrichtung zur Online-Analyse von Schlämmen und Suspensionen
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP4788734B2 (ja) 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
WO2011027473A1 (ja) 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2011030454A1 (ja) 2009-09-14 2011-03-17 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP4957840B2 (ja) 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126682A (ja) * 1988-11-07 1990-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04214674A (ja) * 1990-12-12 1992-08-05 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタの製造方法
JPH08227895A (ja) * 1995-02-20 1996-09-03 Rohm Co Ltd 半導体装置およびその製法

Also Published As

Publication number Publication date
JPWO2011074075A1 (ja) 2013-04-25
EP2515328B1 (en) 2016-05-04
WO2011074075A1 (ja) 2011-06-23
EP2515328A1 (en) 2012-10-24
CN102396056B (zh) 2014-03-12
CN102396056A (zh) 2012-03-28
US8334193B2 (en) 2012-12-18
KR20110116251A (ko) 2011-10-25
EP2515328A4 (en) 2013-06-12
US20120015508A1 (en) 2012-01-19
KR101298886B1 (ko) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5375974B2 (ja) 半導体装置の製造方法
KR101218459B1 (ko) 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
JP5282822B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
US8748236B2 (en) Method for manufacturing semiconductor device
JP5499692B2 (ja) 半導体装置及びその製造方法
WO2011030454A1 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2016162807A (ja) 半導体装置とその製造方法
US20180053655A1 (en) Method for manufacturing semiconductor device
JP2011100762A (ja) 半導体装置の製造方法
JP2002534811A (ja) ドーピングされた領域を分離するためのトレンチを備えた半導体装置
US7906416B2 (en) Method for manufacturing semiconductor device
JP6665713B2 (ja) 半導体装置
US4216029A (en) Method of making static induction transistor logic
US20100181596A1 (en) Semiconductor device and manufacturing method thereof
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
JP2005175174A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
JP6816624B2 (ja) 半導体装置の製造方法
JP5751106B2 (ja) 半導体装置の製造方法
JP6569564B2 (ja) 半導体装置の製造方法
JP2010171259A (ja) 半導体装置の製造方法
JP5609078B2 (ja) 半導体装置の製造方法
JP2011108915A (ja) 半導体装置の製造方法
JP2023176902A (ja) 半導体装置の製造方法
JP2017112333A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130315

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R151 Written notification of patent or utility model registration

Ref document number: 5375974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees