JP5375974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5375974B2 JP5375974B2 JP2011545880A JP2011545880A JP5375974B2 JP 5375974 B2 JP5375974 B2 JP 5375974B2 JP 2011545880 A JP2011545880 A JP 2011545880A JP 2011545880 A JP2011545880 A JP 2011545880A JP 5375974 B2 JP5375974 B2 JP 5375974B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor substrate
- region
- charged particles
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P10/00—Bonding of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
また、本明細書において、「注入」とは、半導体基板に向けて照射された不純物イオンや荷電粒子が、半導体基板の内部で停止することを意味する。したがって、半導体基板に向けて照射された不純物イオンや荷電粒子が半導体基板を通過(貫通)することは、「注入」には該当しない。
第1実施例に係る半導体装置の製造方法について説明する。第1実施例の製造方法では、図1に示す半導体装置10を製造する。
図1に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。
半導体装置10のダイオードの動作について説明する。アノード電極22と共通電極60の間に、アノード電極22がプラスとなる電圧(すなわち、順電圧)を印加すると、ダイオードがオンする。すなわち、アノード電極22から、アノード層26、ダイオードドリフト層28、及び、カソード層30を経由して、共通電極60に電流が流れる。
半導体装置10のIGBTの動作について説明する。エミッタ電極42と共通電極60の間に共通電極60がプラスとなる電圧を印加し、ゲート電極54にオン電位(チャネルが形成されるのに必要な電位以上の電位)を印加すると、IGBTがオンする。すなわち、ゲート電極54へのオン電位の印加により、ゲート絶縁膜56に接する範囲の低濃度ボディ層48bにチャネルが形成される。すると、電子が、エミッタ電極42から、エミッタ領域44、チャネル、IGBTドリフト層50、及び、コレクタ層52を介して、共通電極60に流れる。また、ホールが、共通電極60から、コレクタ層52、IGBTドリフト層50、低濃度ボディ層48b、及び、ボディコンタクト領域48aを介して、エミッタ電極42に流れる。すなわち、共通電極60からエミッタ電極42に電流が流れる。
第1実施例の製造方法では、端部39aと境界72の位置ずれを抑制することができる。以下に、第1実施例の製造方法について説明する。
次に、第2実施例の半導体装置の製造方法について説明する。図8は、第2実施例の製造方法により製造される半導体装置200を示している。図8に示すように、第2実施例の半導体装置200のドリフト層50aには、IGBT低ライフタイム領域59が形成されている。IGBT低ライフタイム領域59は、荷電粒子が注入されることによって結晶欠陥が形成された領域である。IGBT低ライフタイム領域59のキャリアライフタイムは、その周囲のドリフト層50aのキャリアライフタイムよりも短い。IGBT低ライフタイム領域59は、バッファ層50b近傍のドリフト層50a内に形成されている。このように、バッファ層50b近傍のドリフト層50a内にIGBT低ライフタイム領域59が形成されていると、IGBTがターンオフするときにドリフト層50a内でキャリアが再結合し易くなる。したがって、IGBTのターンオフ時に生じる逆電流を抑制することができ、IGBTのターンオフ速度を向上させることができる。第2実施例の半導体装置200のその他の構造は、第1実施例の半導体装置10と等しい。
また、第2実施例の製造方法では、照射された全ての荷電粒子がシリコンマスク204を通過する。シリコンマスク204の内部で荷電粒子が停止しないので、シリコンマスク204がダメージを受け難い。したがって、シリコンマスク204の耐久性の低下を抑制することができる。
次に、第3実施例の半導体装置の製造方法について説明する。図11は、第3実施例の製造方法により製造される半導体装置300を示している。図11に示すように、第3実施例の半導体装置300では、ダイオード低ライフタイム領域39の端部39aよりIGBT領域40側の領域において、結晶欠陥が半導体基板12の上面側(図11の上方向)に向かって分布している。第3実施例の半導体装置300のその他の構造は、第1実施例の半導体装置10と略等しい。
ステップS50では、最初に、n型不純物イオンを照射する。貫通孔304aに向けて照射されたn型不純物イオンは、貫通孔304aを通過して半導体ウエハに注入される。ここでは、貫通孔304aを通過したn型不純物イオンがバッファ層50bに相当する深さに停止するように不純物イオンの照射エネルギーを調節する。一方、マスク部304bに向けて照射されたn型不純物イオンは、マスク部304b内で停止する。したがって、バッファ層50bを形成すべき範囲にのみn型不純物イオンが注入される。なお、ステップS50のn型不純物イオンの注入では、ステップS46で注入したn型不純物イオンよりも低濃度にn型不純物イオンを注入する。
次に、p型不純物イオンを照射する。貫通孔304aに向けて照射されたp型不純物イオンは、貫通孔304aを通過して半導体ウエハに注入される。ここでは、貫通孔304aを通過したp型不純物イオンがコレクタ層52に相当する深さに停止するように不純物イオンの照射エネルギーを調節する。一方、マスク部304bに向けて照射されたp型不純物イオンは、マスク部304b内で停止する。したがって、コレクタ層52を形成すべき範囲にのみp型不純物イオンが注入される。なお、ステップS50のp型不純物イオンの注入では、ステップS46で注入したn型不純物イオンよりも高濃度にp型不純物イオンを注入する。
ステップS56では、半導体ウエハの下面をレーザアニール装置により局所的に加熱する。これによって、ステップS46及びステップS50で半導体ウエハ302に注入された不純物イオンが活性化し、図11に示すようにカソード層30、コレクタ層52、及び、バッファ層50bが形成される。すなわち、ステップS50におけるp型不純物イオンの注入濃度がステップS46におけるn型不純物イオンの注入濃度よりも高いので、ステップS50でp型不純物イオンが注入された領域は不純物イオンが活性化することによってp型のコレクタ層52となる。ステップS46でn型不純物イオンを注入された領域のうちステップS50でp型不純物イオンが注入されなかった領域(マスク部304bによってマスクされていた領域)は、不純物イオンが活性化することによってn型のカソード層30となる。また、ステップS50でn型不純物イオンが注入された領域は、不純物イオンが活性化することによってn型のバッファ層50bとなる。
ステップS58は、第1実施例のステップS18と同様に実行される。これによって、半導体装置300が完成する。
また、第3実施例の製造方法では、照射された全ての荷電粒子がシリコンマスク304を通過する。シリコンマスク304の内部で荷電粒子が停止しないので、シリコンマスク304がダメージを受け難い。したがって、シリコンマスク304の耐久性の低下を抑制することができる。
Claims (6)
- 半導体装置の製造方法であって、
厚さが薄い第1部分と前記第1部分より厚さが厚い第2部分を有するマスク、または、貫通孔からなる第1部分と所定の厚さの第2部分を有するマスクを半導体基板に固定する固定工程と、
前記固定工程で固定した前記マスクを通して不純物イオン照射装置から前記半導体基板に向けてn型またはp型の不純物イオンを照射することによって、前記第1部分を通過した前記不純物イオンが前記半導体基板に注入される不純物イオン注入工程と、
前記固定工程で固定した前記マスクを通して荷電粒子照射装置から前記半導体基板に向けて荷電粒子を照射することによって、前記第1部分と前記第2部分の少なくとも一方を通過した前記荷電粒子が前記半導体基板に注入され、前記荷電粒子が注入された範囲の前記半導体基板中にキャリアライフタイムが短縮化された低ライフタイム領域が形成される荷電粒子注入工程と、
前記マスクを前記半導体基板から取り外す取り外し工程、
を有しており、
前記不純物イオン注入工程と前記荷電粒子注入工程の何れか一方を開始してから、前記不純物イオン注入工程と前記荷電粒子注入工程の両方が完了するまで、前記マスクと前記半導体基板の間の相対位置が変更されない製造方法。 - 前記半導体装置は、IGBTとダイオードを有する縦型の半導体装置であって、
前記不純物イオン注入工程では、前記第1部分を通過した前記n型不純物イオンが、前記ダイオードのカソード領域に対応する領域に注入され、
前記荷電粒子注入工程では、前記第1部分を通過した前記荷電粒子が、前記ダイオードのドリフト領域に対応する領域に注入される、
請求項1に記載の製造方法。 - 前記不純物イオン注入工程では、前記マスクの前記第2部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
前記荷電粒子注入工程では、前記マスクの前記第1部分に向けて照射された前記荷電粒子が前記第1部分を通過して前記半導体基板に注入され、前記マスクの前記第2部分に向けて照射された前記荷電粒子が前記マスクの内部で停止する、
請求項1または2に記載の製造方法。 - 前記不純物イオン注入工程では、前記マスクの前記第2部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
前記荷電粒子注入工程では、前記マスクの前記第1部分に向けて照射された前記荷電粒子が前記第1部分を通過して前記半導体基板に注入され、前記マスクの前記第2部分に向けて照射された前記荷電粒子が前記第2部分を通過して前記半導体基板に注入される、
請求項1または2に記載の製造方法。 - 前記半導体装置は、IGBTとダイオードを有する縦型の半導体装置であって、
前記不純物イオン注入工程では、前記第1部分を通過した前記p型不純物イオンが前記IGBTのコレクタ領域に対応する領域に注入され、
前記荷電粒子注入工程では、前記第2部分を通過した前記荷電粒子が前記ダイオードのドリフト領域に対応する領域に注入される、
請求項1に記載の製造方法。 - 前記不純物イオン注入工程では、前記マスクの前記第2部分に向けて照射された前記不純物イオンが前記マスクの内部で停止し、
前記荷電粒子注入工程では、前記マスクの前記第1部分に向けて照射された前記荷電粒子が前記第1部分と前記半導体基板を通過し、前記マスクの前記第2部分に向けて照射された前記荷電粒子が前記第2部分を通過して前記半導体基板に注入される、
請求項1または5に記載の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/070911 WO2011074075A1 (ja) | 2009-12-15 | 2009-12-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011074075A1 JPWO2011074075A1 (ja) | 2013-04-25 |
| JP5375974B2 true JP5375974B2 (ja) | 2013-12-25 |
Family
ID=44166872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011545880A Expired - Fee Related JP5375974B2 (ja) | 2009-12-15 | 2009-12-15 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8334193B2 (ja) |
| EP (1) | EP2515328B1 (ja) |
| JP (1) | JP5375974B2 (ja) |
| KR (1) | KR101298886B1 (ja) |
| CN (1) | CN102396056B (ja) |
| WO (1) | WO2011074075A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5605073B2 (ja) * | 2010-08-17 | 2014-10-15 | 株式会社デンソー | 半導体装置 |
| JP5472462B2 (ja) * | 2010-11-10 | 2014-04-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2013201206A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 遮蔽板、半導体装置の製造方法、半導体装置 |
| CN104285298A (zh) * | 2012-09-13 | 2015-01-14 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US9337058B2 (en) * | 2013-03-06 | 2016-05-10 | Toyota Jidosha Kabushiki Kaisha | Method for reducing nonuniformity of forward voltage of semiconductor wafer |
| JP6119593B2 (ja) * | 2013-12-17 | 2017-04-26 | トヨタ自動車株式会社 | 半導体装置 |
| JP6338416B2 (ja) * | 2014-03-27 | 2018-06-06 | 住重アテックス株式会社 | イオン照射方法およびイオン照射に用いる固定装置 |
| JP2016029685A (ja) * | 2014-07-25 | 2016-03-03 | 株式会社東芝 | 半導体装置 |
| CN105244274B (zh) | 2015-11-19 | 2018-12-14 | 株洲中车时代电气股份有限公司 | 一种逆导型igbt器件及其制作方法 |
| JP6732645B2 (ja) * | 2016-12-07 | 2020-07-29 | 住重アテックス株式会社 | 固定装置およびイオン照射方法 |
| JP7395844B2 (ja) * | 2019-05-14 | 2023-12-12 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP2022167435A (ja) * | 2021-04-23 | 2022-11-04 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126682A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04214674A (ja) * | 1990-12-12 | 1992-08-05 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JPH08227895A (ja) * | 1995-02-20 | 1996-09-03 | Rohm Co Ltd | 半導体装置およびその製法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947225A (en) * | 1986-04-28 | 1990-08-07 | Rockwell International Corporation | Sub-micron devices with method for forming sub-micron contacts |
| US5171696A (en) | 1988-11-07 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JPH07135214A (ja) * | 1993-11-11 | 1995-05-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| EP0694960B1 (en) * | 1994-07-25 | 2002-07-03 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the localized reduction of the lifetime of charge carriers |
| JPH09121052A (ja) * | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP3538505B2 (ja) | 1996-05-22 | 2004-06-14 | 富士電機デバイステクノロジー株式会社 | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
| JP4167313B2 (ja) | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| DE19835528A1 (de) * | 1998-08-06 | 2000-02-10 | Asea Brown Boveri | Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement |
| US6303508B1 (en) * | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| US6828632B2 (en) * | 2002-07-18 | 2004-12-07 | Micron Technology, Inc. | Stable PD-SOI devices and methods |
| JP2005045124A (ja) * | 2003-07-24 | 2005-02-17 | Sony Corp | ステンシルマスク、荷電粒子照射装置及び方法 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4791704B2 (ja) | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
| JP2007103770A (ja) | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2007184486A (ja) | 2006-01-10 | 2007-07-19 | Denso Corp | 半導体装置 |
| JP4857948B2 (ja) * | 2006-06-26 | 2012-01-18 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2008004867A (ja) | 2006-06-26 | 2008-01-10 | Denso Corp | 半導体装置の製造方法 |
| JP5092312B2 (ja) | 2006-08-10 | 2012-12-05 | 株式会社デンソー | ダイオード |
| JP2008091705A (ja) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2008192737A (ja) | 2007-02-02 | 2008-08-21 | Denso Corp | 半導体装置 |
| JP5320679B2 (ja) | 2007-02-28 | 2013-10-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2008235405A (ja) | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
| DE102007056938A1 (de) | 2007-11-24 | 2009-05-28 | Katz, Elisabeth | Vorrichtung zur Online-Analyse von Schlämmen und Suspensionen |
| JP4840370B2 (ja) | 2008-01-16 | 2011-12-21 | トヨタ自動車株式会社 | 半導体装置とその半導体装置を備えている給電装置の駆動方法 |
| JP4788734B2 (ja) | 2008-05-09 | 2011-10-05 | トヨタ自動車株式会社 | 半導体装置 |
| US8507352B2 (en) * | 2008-12-10 | 2013-08-13 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
| WO2011027473A1 (ja) | 2009-09-07 | 2011-03-10 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
| JP5282823B2 (ja) | 2009-09-14 | 2013-09-04 | トヨタ自動車株式会社 | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 |
| JP4957840B2 (ja) | 2010-02-05 | 2012-06-20 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
-
2009
- 2009-12-15 JP JP2011545880A patent/JP5375974B2/ja not_active Expired - Fee Related
- 2009-12-15 EP EP09852269.1A patent/EP2515328B1/en not_active Not-in-force
- 2009-12-15 KR KR1020117022689A patent/KR101298886B1/ko not_active Expired - Fee Related
- 2009-12-15 CN CN200980158708.7A patent/CN102396056B/zh not_active Expired - Fee Related
- 2009-12-15 WO PCT/JP2009/070911 patent/WO2011074075A1/ja not_active Ceased
-
2011
- 2011-09-23 US US13/242,789 patent/US8334193B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126682A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH04214674A (ja) * | 1990-12-12 | 1992-08-05 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JPH08227895A (ja) * | 1995-02-20 | 1996-09-03 | Rohm Co Ltd | 半導体装置およびその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102396056B (zh) | 2014-03-12 |
| US8334193B2 (en) | 2012-12-18 |
| WO2011074075A1 (ja) | 2011-06-23 |
| KR101298886B1 (ko) | 2013-08-21 |
| CN102396056A (zh) | 2012-03-28 |
| EP2515328B1 (en) | 2016-05-04 |
| EP2515328A1 (en) | 2012-10-24 |
| EP2515328A4 (en) | 2013-06-12 |
| JPWO2011074075A1 (ja) | 2013-04-25 |
| US20120015508A1 (en) | 2012-01-19 |
| KR20110116251A (ko) | 2011-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5375974B2 (ja) | 半導体装置の製造方法 | |
| KR101218459B1 (ko) | 다이오드 영역과 igbt 영역을 갖는 반도체 기판을 구비하는 반도체 장치 | |
| JP5282822B2 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
| JP5499692B2 (ja) | 半導体装置及びその製造方法 | |
| US8748236B2 (en) | Method for manufacturing semiconductor device | |
| CN103208492A (zh) | 半导体装置 | |
| JP2016162807A (ja) | 半導体装置とその製造方法 | |
| JPWO2011030454A1 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
| JP2011100762A (ja) | 半導体装置の製造方法 | |
| JP2002534811A (ja) | ドーピングされた領域を分離するためのトレンチを備えた半導体装置 | |
| US20100181596A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6665713B2 (ja) | 半導体装置 | |
| US20160005843A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2011027473A1 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
| JP6569564B2 (ja) | 半導体装置の製造方法 | |
| JP5751106B2 (ja) | 半導体装置の製造方法 | |
| JP5609078B2 (ja) | 半導体装置の製造方法 | |
| JP6816624B2 (ja) | 半導体装置の製造方法 | |
| JP2007220724A (ja) | 薄板型igbtの製造方法及び薄板型igbt | |
| JP2011108915A (ja) | 半導体装置の製造方法 | |
| JP2023176902A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130315 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5375974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |