TWI632597B - 增強源極／汲極區之表面摻雜濃度之方法 - Google Patents

增強源極／汲極區之表面摻雜濃度之方法 Download PDF

Info

Publication number
TWI632597B
TWI632597B TW106102899A TW106102899A TWI632597B TW I632597 B TWI632597 B TW I632597B TW 106102899 A TW106102899 A TW 106102899A TW 106102899 A TW106102899 A TW 106102899A TW I632597 B TWI632597 B TW I632597B
Authority
TW
Taiwan
Prior art keywords
region
diffusion
type
layer
species
Prior art date
Application number
TW106102899A
Other languages
English (en)
Other versions
TW201738942A (zh
Inventor
史帝文 本利
夫馬爾 卡米尼
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201738942A publication Critical patent/TW201738942A/zh
Application granted granted Critical
Publication of TWI632597B publication Critical patent/TWI632597B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Abstract

一種增強源極/汲極區之表面擴散物種濃度之方法，包括提供用於積體電路的基板。在該基板之表面上形成用於半導體裝置的n型及p型S/D區中之一者。暴露該S/D區之頂面。沉積擴散層於該S/D區之該頂面上面，該擴散層具有一濃度的擴散物種。加熱該擴散層以使該擴散物種擴散進入該S/D區以增強該擴散物種緊鄰該S/D區頂面的濃度。從該S/D區之該頂面移除該擴散層。在移除該擴散層後，立即沉積金屬層於該S/D區之該頂面上面。從該金屬層形成電接觸在該S/D區之該頂面上面。

Description

增強源極/汲極區之表面摻雜濃度之方法
本發明係有關於半導體裝置及其製法。更特別的是，本發明有關於增強源極/汲極區之表面物種(例如，摻雜物及/或合金元素(alloying element))濃度的各種方法。
隨著持續微小化以及對於超高密度積體電路之速度及機能的要求遞增，諸如電晶體、二極體、電容器之類的半導體裝置需要持續減少此類裝置之間的寄生電阻以滿足效能要求。寄生電阻的主要貢獻者為積體電路中在裝置之源極及汲極處的接觸電阻。為了減少接觸電阻，在裝置之源極及汲極(源極/汲極或S/D)區的頂面處需要高濃度的摻雜物(或摻雜物物種)，例如磷(P)、砷(As)、硼(B)或其類似者。
另外，隨著尖端積體電路技術愈來愈小地縮放，鍺(及其他合金元素物種)在裝置表面之源極/汲極區的濃度有愈來愈高的趨勢，部份原因為應變。這在p型場效電晶體(p-FET)裝置的含鍺通道尤其如此。
通常，通過各種習知技術將半導體裝置的S/D區磊晶成長為一系列的半導體層以形成S/D區磊晶堆疊，例如金屬有機化學氣相沉積或其類似者。不過，S/D區可由各種其他習知技術形成，例如植入、電漿、單層摻雜或其類似者。
一般是在S/D區形成製程期間原位引進摻雜物物種。例如，在磊晶成長製程期間可將各種摻雜物引進S/D區磊晶堆疊。不過，要原位摻雜有充分濃度的S/D區以滿足最先進的裝置要求相當困難，特別是純鍺(Ge)、或有高百分比之鍺的矽鍺(SiGe)。
在初始源極/汲極形成製程後，已先將離子植入摻雜物物種用來進一步增強S/D區中的摻雜物濃度。不過，高摻雜物植入劑量可能導致在S/D區中產生非晶化及差排(dislocation)，然後這需要後續的高溫退火以減少結晶體損傷。此類高溫退火可能不合意地驅使摻雜物物種濃度遠離S/D區的表面以及更改延伸區的接面梯度(junction gradient)。另外，離子植入不是完全共形的製程，這可能導致裝置之間有問題重重的效能變化，這會隨著間距減少及形貌增加而惡化。
另外，半導體裝置的製造有各種步驟，這些步驟經常需要使用高溫而且是在S/D區形成後出現。例如，在閘極形成期間，常使用高溫退火步驟。這些附加退火步驟也會使摻雜物不合意地擴散遠離半導體S/D區的接觸表面而使效能降級。
因此，亟須一種能增強源極/汲極區之表面摻雜物物種濃度以便減少接觸電阻的方法。也需要增強鍺及其他合金元素物種在源極/汲極區中的表面濃度。此外，需要一種方法能增加此類表面摻雜物物種濃度而不損傷S/D區以及S/D區不需要後續高溫退火。更一般地，需要最小化S/D區在形成後經受的退火步驟數目，以防止物種向外擴散。
本發明藉由提供一種優於且可替代先前技術的方法，其利用固態擴散物種源，例如其中有預定濃度之擴散物種的擴散層，以就在形成接觸(例如，矽化)之前輸送該擴散物種至半導體裝置的源極/汲極區。利用固態擴散技術，可增強擴散物種(例如，摻雜物或合金元素)緊鄰源極/汲極區表面的濃度而不損傷S/D區。此外，由於就在形成電接觸之前完成S/D區的擴散，因此將可能擴散及改變擴散物種在S/D區表面附近之濃度的額外退火程序保持在最低限度。
為了清楚起見，在此界定擴散物種為可從原始材料(例如，擴散層)擴散進入半導體材料(例如，半導體基板)的任何元素或化合物。擴散物種可為n型摻雜物、p型摻雜物、合金元素，例如鍺或其類似者。
根據本發明的一或更多態樣，一種增強S/D區之表面擴散物種濃度的方法包括：提供用於積體電路的基板。在該基板之表面上形成用於半導體裝置的n型及p 型S/D區中之一者。暴露該S/D區之頂面。在該S/D區之頂面上面沉積擴散層(例如，摻矽酸鹽玻璃，特別是摻硼矽酸鹽玻璃(BSG)或摻磷矽酸鹽玻璃(PSG))，該擴散層具有預定濃度的擴散物種。加熱該擴散層以使該擴散物種擴散進入該S/D區以增強緊鄰該S/D區之頂面的擴散物種濃度。然後，從該S/D區之頂面移除該擴散層。在移除該擴散層後，立即在該S/D區之頂面上面沉積金屬層。從該金屬層形成電接觸在該S/D區之頂面上面。
在本發明的另一示範具體實施例中，一種方法包括：提供用於積體電路的基板。在該基板之表面上形成用作半導體裝置之源極的第一S/D區以及用作汲極的第二S/D區。暴露該等S/D區之頂面。在該等S/D區之頂面上面沉積擴散層，該擴散層具有預定濃度的擴散物種。加熱該擴散層以使該擴散物種擴散進入該等S/D區以增強該擴散物種緊鄰該等S/D區之頂面的濃度。從該等S/D區之頂面移除該擴散層。在移除該擴散層後，立即在該等S/D區之頂面上面沉積金屬層。然後，從該金屬層形成電接觸在該等S/D區之頂面上面。
在本發明的另一示範具體實施例中，一種方法包括：提供用於積體電路的基板。形成用於多個半導體裝置的多個n型及p型S/D區。單獨暴露該n型及該p型S/D區中之一種的頂面。沉積擴散層於該一種S/D區的該等頂面上面，該擴散層具有預定濃度的第一擴散物種。加熱該擴散層以使該第一擴散物種擴散進入該一種S/D區以 增強該第一擴散物種緊鄰該一種S/D區之該等頂面的濃度。從該一種S/D區之該等頂面移除該擴散層。就在移除該擴散層後，沉積金屬層於該一種S/D區的該等頂面上面。然後，從該金屬層形成電接觸在該一種S/D區之該等頂面上面。
100‧‧‧結構
102‧‧‧基板
104‧‧‧n型部份
106‧‧‧p型部份
108‧‧‧淺溝槽隔離(STI)區
110‧‧‧p型S/D區
112‧‧‧n型S/D區
114‧‧‧通道
116‧‧‧通道
118‧‧‧閘極
120‧‧‧間隔體
122‧‧‧介電層
124‧‧‧工作金屬層
126‧‧‧互連金屬
128‧‧‧蝕刻遮罩帽體、氮化物帽體
130‧‧‧p-FET部份
132‧‧‧n-FET部份
134‧‧‧氮化物襯墊層、氮化物層、襯墊層
136‧‧‧氧化物層
138‧‧‧微小部份
140‧‧‧阻擋遮罩
142‧‧‧頂面、表面
144‧‧‧第一擴散層、擴散層
146‧‧‧第一擴散物種、擴散物種
148‧‧‧金屬層
150‧‧‧矽化物
152‧‧‧填充金屬
154‧‧‧電介質遮蔽層
156‧‧‧阻擋層
158‧‧‧頂面、表面
160‧‧‧第二擴散層、擴散層
162‧‧‧第二擴散物種、擴散物種
164‧‧‧第二金屬層、金屬層
166‧‧‧第二矽化物
168‧‧‧第二填充金屬、填充金屬
從以下結合附圖的詳細說明可更加了解本發明。
第1圖的簡化側視圖根據本發明圖示用於積體電路之結構的示範具體實施例，就在形成電接觸之前，其具有在結構之p-FET部份上的p型S/D區以及在結構之n-FET部份上的n型S/D區；第2圖的簡化視圖根據本發明圖示在S/D區上面之數個氮化物襯墊層部份被暴露的第1圖結構；第3圖的簡化視圖根據本發明圖示有阻擋遮罩設置於結構之p-FET部份上面的第2圖結構；第4圖的簡化視圖根據本發明圖示n型S/D區頂面被暴露的第3圖結構；第5圖的簡化視圖根據本發明圖示阻擋遮罩被移除的第4圖結構；第6圖的簡化視圖根據本發明圖示有第一擴散層設置於結構上面的第5圖結構；第7圖的簡化視圖根據本發明圖示有n型擴散物種擴散進入結構之n型S/D區頂面的第6圖結構； 第8圖的簡化視圖根據本發明圖示有用以減小蕭特基阻障高度之n型金屬接觸襯墊之固態矽化物金屬層設置於於結構上的第7圖結構；第9圖的簡化視圖根據本發明圖示有填充金屬設置於結構之n型S/D區上的第8圖結構；第10圖的簡化視圖根據本發明圖示有電介質遮蔽層設置於結構上的第9圖結構；第11圖的簡化視圖根據本發明圖示有阻擋遮罩層設置於結構之n-FET部份上的第10圖結構；第12圖的簡化視圖根據本發明圖示填充金屬從結構之p-FET部份移除的第11圖結構；第13圖的簡化視圖根據本發明圖示p型S/D區之頂面被暴露的第12圖結構；第14圖的簡化視圖根據本發明圖示阻擋遮罩被移除的第13圖結構；第15圖的簡化視圖根據本發明圖示有第二擴散層設置於結構上的第14圖結構；第16圖的簡化視圖根據本發明圖示有p型擴散物種擴散進入結構之p型S/D區頂面的第15圖結構；第17圖的簡化視圖根據本發明圖示有用以減小蕭特基阻障高度之p型金屬接觸襯墊之固態矽化物第二金屬層設置於結構上的第16圖結構；第18圖的簡化視圖根據本發明圖示有第二填充金屬設置於結構上的第17圖結構；以及 第19圖的簡化視圖根據本發明圖示結構經平坦化成可暴露在結構之p-FET部份及n-FET部份兩者上之填充金屬以完成電接觸之形成的第18圖結構。
此時描述一些示範具體實施例供整體了解揭示於本文的方法、系統及裝置之結構、功能、製造及用途的原理。這些具體實施例的一或更多實施例圖示於附圖。熟諳此藝者應瞭解，具體描述於本文及圖示於附圖的方法、系統及裝置均為非限定性示範具體實施例而且本發明的範疇單獨由申請專利範圍界定。在說明一示範具體實施例時所圖示及描述的特徵可與其他具體實施例的特徵結合。此類修改及變更旨在被包括在本發明的範疇內。
第1圖至第19圖根據本發明圖示使表面擴散物種濃度擴散進入源極/汲極區的各種示範具體實施例。
第1圖的簡化視圖根據本發明圖示積體電路之結構100在製造中間階段的示範具體實施例。更特別的是，結構100為就在形成電接觸之前的習知金屬氧化物半導體場效電晶體(MOSFET)裝置。要緊的是，應注意，即使結構100為MOSFET裝置，結構100可為有任意多個半導體裝置在其上的許多不同類型積體電路。例如，結構100可包括finFET、絕緣體上覆矽(SOI)晶圓、多個半導體通道材料或其類似者。
結構100包括基板102。基板102有用淺溝槽隔離(STI)區108電隔離的輕濃度摻雜n型部份104與輕濃 度摻雜p型部份106。在基板102之n型部份104的上表面上，通過諸如磊晶、植入、電漿、單層摻雜之類的各種眾所周知技術形成及設置多個p型S/D區110。另外，在基板102之p型部份106的上表面上，也成長及設置多個n型S/D區112。
通常，p型S/D區110及n型S/D區112用作MOSFET裝置的源極及/或汲極區。不過，該等S/D區也可用作其他類型之半導體裝置的主動區，例如二極體、電容器或其類似者。此外，即使此特別示範具體實施例顯示有4個p型及4個n型S/D區，然而本發明可應用於任意多個S/D區，例如，從單一n型或p型S/D區，到數萬個S/D區及更多。
在此具體實施例中，由於該等S/D區用作MOSFET裝置的源極及汲極，所以基板在該等p型S/D區110之間的區域為p型電晶體的通道114。此外，基板在該等n型S/D區112之間的區域為n型電晶體的通道116。
覆於通道114及116上的是電晶體閘極118。每個閘極以一對氮化物間隔體120為界。每個閘極118包括直接設置在通道114及116上的高k薄介電層122。設置於介電層122上面的是薄薄的一層工作金屬124。覆於該工作金屬層124上的是閘極互連金屬126，在此特別情形下為鎢，但是也可為其他金屬，例如鈷或其類似者。設置在各閘極118之互連金屬126上面的是蝕刻遮罩帽體128，例如氮化矽(SiN)帽體，它在後續製程流程步驟期間 用來保護互連金屬126。
在此示範具體實施例中，p型S/D區110和閘極118用作單一p-FET裝置或多個p-FET裝置。同樣，在此具體實施例中，n型S/D區112和閘極118可用作單一n-FET裝置或多個n-FET裝置。結構100中包含p-FET裝置(或數個裝置)的部份在此可稱為結構100的p-FET部份130。另外，結構100中包含n-FET裝置(或數個裝置)的部份在此可稱為結構100的n-FET部份132。
另外，結構100包括共形地覆蓋p型及n型S/D區110、112、閘極118及STI區108的保護氮化物(或低k電介質)襯墊層134。設置於襯墊層134上面的是氧化物層136。
在結構100的此一製程流程階段，電接觸的形成係準備開始。亦即，此時在基板102之表面上的半導體裝置(更特別的是，S/D區110及112)和用於與基板102關連之積體電路的互連系統(未圖示)之間必須形成電接觸。在形成此類電接觸時，必須小心以確保儘可能地最小化接觸電阻。
為了最小化此類接觸電阻，高度合意的是增強摻雜物物種(或數個摻雜物)(例如n型摻雜物(例如，砷或磷)、p型摻雜物(例如，硼或鎵)或其類似者)緊鄰p型及n型S/D區110及112之頂面的濃度。這是因為數目較多的n型及p型載體本質上會增加導電率，因此，可降低接觸電阻。此外，常使用合金元素物種(或合金元素)，例如 鍺，透過調變晶格常數來誘發通道應變，這也可增加導電率而潛在地減少接觸電阻。
此外，習知蕭特基阻障的高度至少受諸如電接觸金屬之功函數及接觸電阻之類的參數影響。藉由降低接觸電阻，提供更多接觸金屬的選擇以進一步減少用於n型及p型S/D接觸的蕭特基阻障高度。
不過，問題是通過在S/D區形成期時使用的原位摻雜製程難以得到期望的摻雜物濃度。另外，隨後在形成S/D區時(例如，在閘極118形成期間)出現的高溫加工有可能使摻雜物擴散遠離S/D區表面。
離子植入技術可用來增強或恢復在S/D區表面的摻雜物濃度。不過，此類植入技術可能導致缺陷或非晶化，這必須用也可能使摻雜物擴散離開最佳位置的後續退火製程修補。
描述於本文的本發明提供各種方法克服此類問題。更特別的是，本發明提供數種方法利用固態擴散物種源以引進緊鄰S/D區表面的高濃度擴散物種，而不會對以後必須予以修補的S/D區造成損傷。另外，描述於本文的方法就在形成接觸之前引進擴散物種，這得以避免可能影響擴散物種之濃度及位置的大部份高溫加工。
為了清楚起見，擴散物種在此界定為可從原始材料(例如，擴散層)擴散進入半導體材料(例如，半導體基板)的任何元素或化合物。擴散物種可為n型摻雜物(例如，磷或砷)、p型摻雜物(例如，硼或鎵)、合金元素(例如， 鍺)或其類似者。
請參考第2圖，為了製備用於形成電接觸的結構100，對氧化物層136微影圖案化然後選擇性蝕刻，以暴露確切在p型及n型S/D區110及112上面的氮化物層134。應注意，由於有微影重疊公差，所以該蝕刻製程未必完美而且有時暴露出閘極118及間隔體120的微小部份138。不過，氮化物帽體128用作蝕刻遮罩以保護閘極118免於在進一步加工期間受到傷害。
請參考第3圖，阻擋遮罩(block mask)140設置在結構100的p-FET部份130上面以只暴露出n-FET部份132。該阻擋遮罩可為有機平坦化層(OPL)或其類似者。
請參考第4圖，蝕刻製程用來蝕刻去掉氮化物襯墊層134在結構100之n-FET部份132上的暴露部份，這可暴露出n型S/D區112的頂面142。該蝕刻製程為非等向性蝕刻，例如反應性離子蝕刻(RIE)。
請參考第5圖，阻擋遮罩140被剝掉。襯墊層134仍然覆在結構100之p-FET部份上的p型S/D區110上。
請參考第6圖，沉積第一擴散層144於結構100上面使得它覆於n型S/D區112的頂面142上。擴散層144為固態擴散物種源，其包含有預定高濃度的第一擴散物種146(在第7圖清楚可見)。擴散層144可為用諸如電漿增強原子層沉積之手段沉積的氧化物層，例如摻矽酸鹽玻璃。在此示範情形下，第一擴散物種146為磷，其係n型 摻雜物。在此情形下，可使用摻磷矽酸鹽玻璃(PSG)。不過，熟諳此藝者明白，也可使用許多其他n型摻雜物物種(例如，砷或類似者)來增強在n型S/D區112之表面142附近的n型摻雜物濃度。另外，使用類似技術可引進其他元素，例如鍺。
請參考第7圖，加熱(例如，退火)擴散層144以使第一擴散物種146擴散進入n型S/D區112以增強擴散物種146緊鄰S/D區112之頂面142的濃度。該擴散層大致加熱到在攝氏800至1300度之溫度範圍內的溫度。取決於條件，該溫度通常可維持在範圍小至100毫秒到多達5分鐘的一段時間。這樣做，可增強第一擴散物種146在S/D區112中的濃度，在離n型S/D區112之頂面142有5至20奈米(nm)內為較佳。由於襯墊層134保持位在結構100的p-FET部份130中，因此可防止該第一擴散物種擴散進入p型S/D區110。
要緊的是，應注意，不像離子植入製程，加熱固態擴散層144以促使擴散物種146進入S/D區112的擴散不會造成S/D區的損傷，例如非晶化。因此不需要其他退火步驟以修補此類損傷而潛在地造成擴散物種146進一步漂移遠離頂面142。
在擴散物種146(在此情形下，為n型摻雜物，磷)被驅入S/D區112後，從S/D區112之頂面142和結構100的其餘部份移除擴散層144。在此特別情形下，用習知PSG剝除製程移除摻磷矽酸鹽玻璃(PSG)擴散層144。
請參考第8圖，在移除第一擴散層144後，立即於n型S/D區112之頂面142以及結構100的其餘部份上面沉積金屬層148，以開始形成電接觸的製程。在此實施例中，金屬層148為鈦(Ti)，它對於n型S/D區有較低蕭特基阻障高度，但是也可為其他金屬，例如鎳(Ni)、鈷(Co)或其類似者。金屬層148最好經由諸如化學氣相沉積、原子層沉積之類的習知製程共形地覆於結構100上，但是也可非共形地覆於結構100上。在某些方法中，也沉積諸如氮化鈦(TiN)或碳化鎢或氮化鎢之類的阻障層(未圖示)以保護矽化物層以及用作後續金屬填料的黏著層。
有許多方式從金屬層148形成電接觸，適合用於提供結構100之S/D區112與電氣互連系統(未圖示)之間的低電阻電氣連續性。在此特別示範具體實施例中，施加熱(例如，在退火製程中)至金屬層148以誘發與n型S/D區112之頂面142的矽反應而形成直接設置於頂面142上的矽化物150。金屬層148中覆蓋結構100而不接觸n型S/D區112之矽的其餘部份不起反應且不形成矽化物。這包括結構100的p-FET部份130，在此p型S/D區110被襯墊層134保護而不與金屬層148接觸。
除矽化物150的形成之外，熟諳此藝者明白，有其他方法用以從金屬層148形成電接觸於S/D區112之頂面142上。例如，在不退火某些材料下，可形成低電阻歐姆或蕭特基接觸(可以是或可以不是矽化物)。
要緊的是，應注意，就在形成電接觸之前(在 此情形下，就在矽化之前)，n型S/D區112已引進第一擴散物種146。由於矽化是形成電接觸的最後製程步驟中之一者，因此可避免大多數可能影響擴散物種146之濃度及位置的高溫製程。
一旦在結構100的n-FET部份132上完成矽化製程，便可剝掉未反應金屬層148或留在原處。在此示範具體實施例中，剩餘未反應金屬層148在後續電接觸形成期間留在原處。
請參考第9圖，隨後將填充金屬(fill metal)152沉積於n型S/D區112中的矽化物150以及結構100的其餘部份上面，以形成電接觸於結構100之n-FET部份132的半導體裝置和與結構100關連之積體電路的上金屬互連系統(未圖示)之間。更特別的是，填充金屬152於積體電路的互連系統與矽化n型S/D區150之間形成電接觸。
在此示範具體實施例中，填充金屬152為鎢(W)，不過，也可使用其他適當金屬，例如鈷或其類似者。可用數種習知技術中之任一者沉積該填充金屬，例如化學氣相沉積、無電電鍍或其類似者。一旦填充金屬152沉積於矽化物150上面，用諸如化學機械研磨(CMP)的習知技術平坦化結構100。
在此時，已完成結構100的n-FET部份132上的電接觸形成。有利的是，因為擴散物種146從固態擴散層144擴散進入S/D區112，所以n型S/D區112已有經沉積成緊鄰於S/D區112之頂面142的高濃度第一擴散物 種146而不損傷該等區域。另外，由於擴散物種146在矽化之前就引進至S/D區112，所以可避免可能影響擴散物種146之濃度及位置的許多高溫製程。
請參考第10圖，電介質遮蔽層(dielectric screen layer)154沉積於結構100上面。電介質遮蔽層154的目的是要保護在結構100之n-FET部份132上完成的工作在對於結構100之p-FET部份130的後續製程步驟期間免於受損。電介質遮蔽層154可為氮化矽(SiN)層、二氧化矽(SiO2)層或其類似者。
請參考第11圖，使用另一阻擋層156的微影圖案化，例如OPL或其類似者，從結構100的p-FET部份130移除電介質遮蔽層154。這暴露出在結構100之p-FET部份130上的填充金屬152、未反應矽化物金屬層148及氧化物層136。
因此，阻擋層156及電介質遮蔽層154之剩餘部份覆於包括n型S/D區112、矽化物150及填充金屬152的整個n-FET部份132上。
請參考第12圖，為了製備用於形成電接觸的結構100之p-FET部份130，選擇性蝕刻去掉填充金屬152及未反應矽化物金屬層148。因此，暴露出在p型S/D區110上面的氮化物層134。
請參考第13圖，蝕刻製程用來蝕刻去掉氮化物襯墊層134在結構100之p-FET部份130上的暴露部份，這可暴露出p型S/D區110的頂面158。該蝕刻製程為非 等向性蝕刻，例如反應性離子蝕刻(RIE)。
請參考第14圖，阻擋遮罩層156被剝掉。電介質遮蔽層154仍然覆於結構100的n-FET部份132上。
請參考第15圖，沉積第二擴散層160於結構100上面，使得它覆於p型S/D區110的頂面158上。擴散層160為包含有預定高濃度之第二擴散物種162(在第16圖清楚可見)的固態擴散源。擴散層160可為用諸如電漿增強原子層沉積之手段沉積的氧化物層，例如摻矽酸鹽玻璃。在此示範情形下，第二擴散物種162為硼，其係p型摻雜物，因此在此情形下，材料160可為摻硼矽酸鹽玻璃(BSG)。不過，熟諳此藝者明白，許多其他p型摻雜物物種(例如，鎵或類似者)可用作擴散物種以增強在p型S/D區110之表面158附近的p型摻雜物濃度。另外，使用類似技術可引進其他元素，例如鍺。
請參考第16圖，加熱(例如，退火)第二擴散層160以使第二擴散物種162擴散進入p型S/D區110以增強第二擴散物種162緊鄰於S/D區110之頂面158的濃度。該擴散層大致加熱到在攝氏800至1300度之溫度範圍內的溫度。取決於條件，該溫度通常可維持在範圍小至100毫秒到多達5分鐘的一段時間。這樣做，可增強第二擴散物種162在S/D區110中的濃度，在離頂面158有5至20奈米(nm)內為較佳。由於電介質遮蔽層154保持位在結構100的n-FET部份132中，因此可防止該第二擴散物種擴散進入及損傷n-FET部份132的填充金屬152、n型S/D區 112或任何其他結構特徵。
要緊的是，應注意，不像離子植入製程，加熱固態第二擴散層160以促使第二擴散物種162進入S/D區110的擴散不會造成S/D區的損傷，例如非晶化。因此不需要其他退火步驟以修補此類損傷而潛在地造成第二擴散物種162進一步漂移遠離頂面158。
在第二擴散物種162(在此情形下，為p型摻雜物，硼)被驅入S/D區110後，從S/D區110之頂面158移除擴散層160和結構100的其餘部份。在此特別情形下，用習知BSG剝除製程移除硼矽酸鹽玻璃(BSG)擴散層160。
請參考第17圖，在移除第二擴散層160後，立即沉積第二金屬層164於p型S/D區110的頂面158以及結構100的其餘部份上面，以開始形成電接觸的第二製程。在此實施例中，金屬層164為鎳(Ni)，它對於p型S/D區有較低的蕭特基阻障高度，但是也可為其他金屬，例如鈦(Ti)或其類似者。第二金屬層164最好經由諸如化學氣相沉積、原子層沉積之類的習知製程共形地覆於結構100上，但是也可非共形地覆於結構100上。在某些方法中，也沉積諸如氮化鈦(TiN)或碳化鎢或氮化鎢之類的阻障層(未圖示)以保護矽化物層以及用作後續金屬填料的黏著層。
如較早在說明第8圖時所述，有許多方式從金屬層164形成電接觸，這些電接觸適合用於提供結構100之S/D區110與電氣互連系統(未圖示)之間的低電阻電氣 連續性。在此特別示範具體實施例中，施加熱(例如，在退火製程中)至金屬層164以誘發與p型S/D區110之頂面158的矽反應以及形成直接設置於頂面158上面的第二矽化物166。第二金屬層164中覆蓋結構100而不接觸p型S/D區110之矽的其餘部份不起反應且不形成矽化物。
除了形成第二矽化物166之外，熟諳此藝者明白，還有其他用以從金屬層164形成電接觸於S/D區110之頂面158上的方法。例如，在不退火某些材料下，可形成低電阻歐姆或蕭特基接觸(可以是或可以不是矽化物)。
要緊的是，應注意，就在形成電接觸(在此情形下，矽化)之前，p型S/D區110已引進第二擴散物種162。由於矽化是形成電接觸的最後製程步驟中之一者，因此可避免大多數可能影響擴散物種162之濃度及位置的高溫製程。
一旦在結構100的p-FET部份130上完成矽化製程，可剝掉未反應第二金屬層164或留在原處。在此示範具體實施例中，剩餘的未反應第二金屬層164在後續電接觸形成期間會留在原處。
請參考第18圖，隨後將第二填充金屬168沉積於p型S/D區110的第二矽化物166以及結構100的其餘部份上面，以形成電接觸於結構100之p-FET部份130的半導體裝置和與結構100關連之積體電路的電氣互連系統(未圖示)之間。更特別的是，填充金屬168形成電接觸於積體電路的互連系統與矽化p型S/D區110之間。
在此示範具體實施例中，第二填充金屬168為鎢(W)，不過，也可使用其他適當金屬，例如鈷或其類似者。可用數種習知技術中之任一者沉積第二填充金屬168，例如化學氣相沉積、無電電鍍或其類似者。
請參考第19圖，一旦第二填充金屬168已沉積於第二矽化物166上面，用諸如化學機械研磨(CMP)的習知技術將結構100向下平坦化到氧化物層136的頂部。因此，該平坦化製程暴露出填充金屬152及第二填充金屬168的頂部。
在此時，已完成在結構100的p-FET部份130及n-FET部份132兩者上的電接觸形成。有利的是，因為擴散物種146及162從固態擴散層144及162擴散進入S/D區110及112，所以p型及n型S/D區110及112已有各自經沉積成各自緊鄰於p型及n型S/D區110、112之頂面158、142的高濃度第一及第二擴散物種146及162而不損傷該等區域。另外，由於物種146及162就在矽化之前引進於S/D區110及112中，可避免許多可能影響擴散物種146及162之濃度及位置的加熱製程。此外，此方法使得吾等可從用於n型及p型S/D接觸的矽化物金屬的更多選擇中挑選，以便減小蕭特基阻障高度。
儘管已參考特定具體實施例描述本發明，然而應瞭解，在所述本發明概念的精神及範疇內可做出許多改變。因此，希望本發明不受限於所述具體實施例，而是具有用以下請求項語言界定的完整範疇。

Claims (12)

  1. 一種製造半導體裝置的方法，該方法包含：提供用於積體電路的基板；在該基板之表面上形成用於半導體裝置的n型及p型S/D區；單獨暴露該n型及該p型S/D區中之一種的頂面；在該一種S/D區之該頂面上面沉積擴散層，該擴散層具有預定濃度的第一擴散物種；加熱該擴散層以使該第一擴散物種擴散進入該一種S/D區以增強該第一擴散物種緊鄰該一種S/D區之該頂面的濃度；從該一種S/D區之該頂面移除該擴散層；在移除該擴散層後，立即在該一種S/D區之該頂面上面沉積金屬層；從該金屬層形成電接觸在該一種S/D區之該頂面上面；沉積電介質遮蔽層於該一種S/D區上面；單獨暴露該n型及該p型S/D區中之另一種的頂面；沉積第二擴散層於該另一種S/D區之該頂面上面，該第二擴散層具有預定濃度的第二擴散物種；以及加熱該第二擴散層以使該第二擴散物種擴散進入該另一種S/D區以增強該第二擴散物種緊鄰該另一種S/D區之該頂面的濃度。
  2. 如申請專利範圍第1項所述之方法，其中，該金屬層經 選定成減少該一種S/D區的蕭特基阻障高度。
  3. 如申請專利範圍第1項所述之方法，其中，該第一及第二擴散物種為合金元素、n型摻雜物及p型摻雜物中之一者。
  4. 如申請專利範圍第1項所述之方法，係包含：加熱該金屬層以在該一種S/D區之該頂面上面形成矽化物；以及使用該矽化物在該半導體裝置與該積體電路的互連系統之間形成電接觸。
  5. 如申請專利範圍第1項所述之方法，其中，加熱該擴散層包含：以在攝氏800至1300度之溫度範圍內的溫度加熱該擴散層；使該溫度保持在該溫度範圍內持續100毫秒至5分鐘的一段時間；以及使該第一擴散物種擴散進入該一種S/D區以增強該第一擴散物種在該一種S/D區之該頂面之20奈米內的濃度。
  6. 如申請專利範圍第5項所述之方法，係包含：使該第一擴散物種擴散進入該一種S/D區以增強該第一擴散物種在該一種S/D區之該頂面之10奈米內的濃度。
  7. 一種製造半導體裝置的方法，該方法包含：提供用於積體電路的基板；在該基板之表面上形成用於多個半導體裝置的多 個n型及p型S/D區；單獨暴露該n型及該p型S/D區中之一種的頂面；沉積擴散層於該一種S/D區之該等頂面上面，該擴散層具有預定濃度的第一擴散物種；加熱該擴散層以使該第一擴散物種擴散進入該一種S/D區以增強該第一擴散物種緊鄰該一種S/D區之該等頂面的濃度；從該一種S/D區之該等頂面移除該擴散層；在移除該擴散層後，立即在該一種S/D區之該等頂面上面沉積金屬層；從該金屬層形成電接觸在該一種S/D區之該等頂面上面；沉積電介質遮蔽層於該一種S/D區上面；單獨暴露該n型及該p型S/D區中之另一種的頂面；沉積第二擴散層於該另一種S/D區之該等頂面上面，該第二擴散層具有預定濃度的第二擴散物種；以及加熱該第二擴散層以使該第二擴散物種擴散進入該另一種S/D區以增強該第二擴散物種緊鄰該另一種S/D區之該等頂面的濃度。
  8. 如申請專利範圍第7項所述之方法，係包含：加熱該金屬層以在該一種S/D區之該等頂面上面形成矽化物；以及沉積填充金屬於該一種S/D區之該等矽化物上面 以在該半導體裝置與該積體電路的互連系統之間形成電接觸。
  9. 如申請專利範圍第7項所述之方法，係包含：從該另一種S/D區之該等頂面移除該第二擴散層；在移除該第二擴散層後，立即沉積第二金屬層於該另一種S/D區之該等頂面上面；以及從該第二金屬層形成第二電接觸在該另一種S/D區之該等頂面上面。
  10. 如申請專利範圍第9項所述之方法，係包含：加熱該第二金屬層以在該另一種S/D區之該等頂面上面形成矽化物；以及沉積填充金屬於該另一種S/D區之該等矽化物上面以在該等半導體裝置與該積體電路之該互連系統之間形成電接觸。
  11. 如申請專利範圍第7項所述之方法，其中，該第一及該第二擴散物種為合金元素、n型摻雜物及p型摻雜物中之一者。
  12. 如申請專利範圍第7項所述之方法，其中，該金屬層經選定成減少該一種S/D區的蕭特基阻障高度。
TW106102899A 2016-04-26 2017-01-25 增強源極／汲極區之表面摻雜濃度之方法 TWI632597B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/138,311 US9613817B1 (en) 2016-04-26 2016-04-26 Method of enhancing surface doping concentration of source/drain regions
US15/138,311 2016-04-26

Publications (2)

Publication Number Publication Date
TW201738942A TW201738942A (zh) 2017-11-01
TWI632597B true TWI632597B (zh) 2018-08-11

Family

ID=58419558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102899A TWI632597B (zh) 2016-04-26 2017-01-25 增強源極／汲極區之表面摻雜濃度之方法

Country Status (3)

Country Link
US (1) US9613817B1 (zh)
CN (1) CN107452684B (zh)
TW (1) TWI632597B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388576B2 (en) 2016-06-30 2019-08-20 International Business Machines Corporation Semiconductor device including dual trench epitaxial dual-liner contacts
CN109216448A (zh) * 2017-06-29 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10923595B2 (en) 2017-11-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a SiGe epitaxial layer containing Ga
DE102018106581B4 (de) * 2017-11-30 2020-07-09 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
CN113506747A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 减小FinFET接触电阻的掺杂分凝肖特基制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747378A (en) * 1997-05-27 1998-05-05 Mosel Vitelic Inc. Method of damage free doping for forming a dram memory cell
US20150084108A1 (en) * 2013-09-24 2015-03-26 Samar Saha Transistor structure and method with an epitaxial layer over multiple halo implants
US20150221651A1 (en) * 2014-02-06 2015-08-06 Globalfoundries Singapore Pte. Ltd. 1t sram/dram

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828831B2 (en) * 2012-01-23 2014-09-09 International Business Machines Corporation Epitaxial replacement of a raised source/drain
US9240454B1 (en) * 2014-10-22 2016-01-19 Stmicroelectronics, Inc. Integrated circuit including a liner silicide with low contact resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747378A (en) * 1997-05-27 1998-05-05 Mosel Vitelic Inc. Method of damage free doping for forming a dram memory cell
US20150084108A1 (en) * 2013-09-24 2015-03-26 Samar Saha Transistor structure and method with an epitaxial layer over multiple halo implants
US20150221651A1 (en) * 2014-02-06 2015-08-06 Globalfoundries Singapore Pte. Ltd. 1t sram/dram

Also Published As

Publication number Publication date
CN107452684A (zh) 2017-12-08
US9613817B1 (en) 2017-04-04
CN107452684B (zh) 2020-10-20
TW201738942A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
TWI632597B (zh) 增強源極／汲極區之表面摻雜濃度之方法
US9917191B2 (en) Semiconductor devices and methods of manufacture thereof
KR100326694B1 (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
US8658507B2 (en) MOSFET structure and method of fabricating the same using replacement channel layer
US6653181B2 (en) CMOS integrated circuit having vertical transistors and a process for fabricating same
US8828820B2 (en) Transistor and method for forming the same
CN101335299B (zh) 半导体装置及其制造方法
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
US10043878B2 (en) Vertical field-effect-transistors having multiple threshold voltages
US20090096036A1 (en) Semiconductor device and method of manufacturing the same
JP2009540579A (ja) 自己整合ゲートｊｆｅｔ構造及びその製造方法
US8901624B2 (en) Schottky diodes having metal gate electrodes and methods of formation thereof
KR20090019693A (ko) 스트레인된 반도체 장치 및 이의 제조 방법
US20080303060A1 (en) Semiconductor devices and methods of manufacturing thereof
KR20110081334A (ko) 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역
CN103855028A (zh) 半导体器件及其形成方法
US7514317B2 (en) Strained semiconductor device and method of making same
US6165858A (en) Enhanced silicidation formation for high speed MOS device by junction grading with dual implant dopant species
US8796784B2 (en) Devices and methods to optimize materials and properties for replacement metal gate structures
CN113270370A (zh) 双掺杂源极/漏极区域及其形成方法
US9391067B2 (en) Multiple silicide integration structure and method
TWI672767B (zh) 被動裝置結構及其製造方法
US20040115889A1 (en) Ultra shallow junction formation
US6936514B1 (en) Semiconductor component and method
TW201924060A (zh) 具有減小的橫向電場之電晶體元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees