CN109216448A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109216448A
CN109216448A CN201710513852.4A CN201710513852A CN109216448A CN 109216448 A CN109216448 A CN 109216448A CN 201710513852 A CN201710513852 A CN 201710513852A CN 109216448 A CN109216448 A CN 109216448A
Authority
CN
China
Prior art keywords
drain
source
diffusion layer
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710513852.4A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710513852.4A priority Critical patent/CN109216448A/zh
Priority to US16/021,382 priority patent/US10573752B2/en
Publication of CN109216448A publication Critical patent/CN109216448A/zh
Priority to US16/701,975 priority patent/US10964818B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该制造方法包括：提供衬底；形成至少部分地位于衬底中的源极和漏极；在该源极和该漏极的至少一个的表面上形成扩散层；其中，该扩散层与该源极和漏极具有相同的导电类型，并且该扩散层所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度；以及在形成扩散层之后，执行退火处理。本发明可以增加源极和/或漏极的表面的掺杂浓度，有利于降低接触电阻，从而提高器件性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
现有技术中，在制造MOS(metal oxide semiconductor，金属-氧化物-半导体)器件的源极接触件和漏极接触件的过程中，需要尽量减小这些接触件分别与源极和漏极的接触电阻。目前，可以通过许多方法来减小接触电阻，例如降低eSBH(Electronic SchottkyBarrier Height，电子肖特基势垒高度)或增加掺杂浓度等。
通常，可以采用DSS(Dopant Segregated Schottky，掺杂分凝肖特基结触)注入工艺对源极和漏极的表面进行更大浓度的掺杂，从而进一步减小接触电阻。但是，该离子注入工艺容易损伤源极和漏极的表面，不利于器件性能的提高。此外，这种掺杂方法还需要增加额外的掩模或光刻工艺。例如，在形成PMOS(P-channel Metal Oxide Semiconductor，P型沟道金属氧化物半导体)和NMOS(N-channel Metal Oxide Semiconductor，N型沟道金属氧化物半导体)两个器件的过程中，需要例如先将NMOS部分用一个掩模覆盖，对PMOS部分的源极和漏极表面进行高浓度的掺杂，去除该掩模后，再利用另一个掩模将PMOS部分覆盖，对NMOS部分的源极和漏极的表面进行高浓度的掺杂。因此在这样情况下，需要增加两个掩模或光刻工艺，这增加了工艺复杂程度，并且也增加了成本。
发明内容
本发明需要解决的一个技术问题是：提供一种半导体装置的制造方法，以减小源极和/或漏极的接触电阻。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供衬底；形成至少部分地位于所述衬底中的源极和漏极；在所述源极和所述漏极的至少一个的表面上形成扩散层；其中，所述扩散层与所述源极和漏极具有相同的导电类型，并且所述扩散层所包含的掺杂物的掺杂浓度分别大于所述源极和所述漏极所包含的掺杂物的掺杂浓度；以及在形成所述扩散层之后，执行退火处理。
在一个实施例中，所述源极和所述漏极的导电类型为N型，所述扩散层的材料包括：掺磷的二氧化硅；或者，所述源极和所述漏极的导电类型为P型，所述扩散层的材料包括：掺硼的二氧化硅。
在一个实施例中，所述退火处理包括：第一退火处理；以及在执行所述第一退火处理之后的第二退火处理。
在一个实施例中，所述第一退火处理为尖峰退火；所述第二退火处理为激光退火。
在一个实施例中，所述尖峰退火的退火温度为900℃至1050℃；所述激光退火的退火温度为1100℃至1300℃。
在一个实施例中，在执行所述退火处理之前，所述方法还包括：在所述扩散层上形成阻挡层。
在一个实施例中，所述方法还包括：在所述阻挡层上形成覆盖所述源极和所述漏极的层间电介质层；以及形成穿过所述层间电介质层的源极接触件和漏极接触件，其中，所述源极接触件与所述源极连接，所述漏极接触件与所述漏极连接。
在一个实施例中，所述衬底包括：半导体层和在所述半导体层上的半导体鳍片；在形成所述源极和所述漏极的步骤中，所述源极和所述漏极分别至少部分地形成在所述半导体鳍片中。
在上述制造方法中，在所形成的源极和/或漏极的表面上形成扩散层，该扩散层与源极和漏极具有相同的导电类型，并且该扩散层所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度，然后进行退火处理，从而使得扩散层中的掺杂物向源极和/或漏极的表面扩散，从而增加源极和/或漏极的表面的掺杂浓度，有利于降低接触电阻，从而提高器件性能。
进一步地，在上述制造方法中，由于上述对源极和/或漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对源极和或漏极的损伤，提高器件的性能。
根据本发明的第二方面，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底包括隔离开的第一半导体区域和第二半导体区域，所述第一半导体区域与所述第二半导体区域的导电类型相反；形成至少部分地位于所述第一半导体区域中的第一源极和第一漏极；在所述第一源极和所述第一漏极的表面上形成第一扩散层；其中，所述第一扩散层与所述第一源极和所述第一漏极具有相同的导电类型，并且所述第一扩散层所包含的掺杂物的掺杂浓度分别大于所述第一源极和所述第一漏极所包含的掺杂物的掺杂浓度；在所述第一扩散层上形成第一阻挡层；形成至少部分地位于所述第二半导体区域中的第二源极和第二漏极；以及执行退火处理。
在一个实施例中，在执行所述退火处理之前，所述方法还包括：在所述第二源极和所述第二漏极的表面上形成第二扩散层；其中，所述第二扩散层与所述第二源极和所述第二漏极具有相同的导电类型，并且所述第二扩散层所包含的掺杂物的掺杂浓度分别大于所述第二源极和所述第二漏极所包含的掺杂物的掺杂浓度；以及在所述第二扩散层上形成第二阻挡层。
在一个实施例中，所述第一源极和所述第一漏极的导电类型为P型，所述第一扩散层的材料包括：掺硼的二氧化硅；所述第二源极和所述第二漏极的导电类型为N型，所述第二扩散层的材料包括：掺磷的二氧化硅。
在一个实施例中，所述退火处理包括：第一退火处理；以及在执行所述第一退火处理之后的第二退火处理。
在一个实施例中，所述第一退火处理为尖峰退火；所述第二退火处理为激光退火。
在一个实施例中，所述尖峰退火的退火温度为900℃至1050℃；所述激光退火的退火温度为1100℃至1300℃。
在一个实施例中，在形成所述第二扩散层的步骤中，所述第二扩散层还形成在所述第一源极和所述第一漏极之上的所述第一阻挡层上。
在一个实施例中，所述方法还包括：在所述第二阻挡层上形成覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的层间电介质层；以及形成穿过所述层间电介质层的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件；其中，所述第一源极接触件与所述第一源极连接，所述第一漏极接触件与所述第一漏极连接，所述第二源极接触件与所述第二源极连接，以及所述第二漏极接触件与所述第二漏极连接。
在一个实施例中，在提供所述衬底的步骤中，所述第一半导体区域为第一半导体鳍片，所述第二半导体区域为第二半导体鳍片；所述衬底还包括：半导体层，其中，所述第一半导体鳍片和所述第二半导体鳍片均在所述半导体层上；在形成所述第一源极和所述第一漏极的步骤中，所述第一源极和所述第一漏极分别至少部分地形成在所述第一半导体鳍片中；在形成所述第二源极和所述第二漏极的步骤中，所述第二源极和所述第二漏极分别至少部分地形成在所述第二半导体鳍片中。
在上述制造方法中，形成了两个不同半导体器件的源极和漏极，其中，在第一半导体区域形成了第一源极和第一漏极，在第二半导体区域形成了第二源极和第二漏极。在第一源极和第一漏极的表面上形成第一扩散层，在该第一扩散层上形成第一阻挡层，然后进行退火处理，从而使得第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，从而增加第一源极和第一漏极的表面的掺杂浓度，有利于降低接触电阻，从而提高器件性能。
进一步地，在上述制造方法中，由于上述对各个源极和漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对各个源极和漏极的损伤，提高器件的性能。
进一步地，与现有技术相比，本发明的上述制造方法节省了两个掩模或光刻工艺，从而可以简化工艺，降低成本。
根据本发明的第三方面，提供了一种半导体装置，包括：衬底；至少部分地位于所述衬底中的源极和漏极；以及在所述源极和所述漏极的至少一个的表面上的扩散层；其中，所述扩散层与所述源极和漏极具有相同的导电类型，并且所述扩散层所包含的掺杂物的掺杂浓度分别大于所述源极和所述漏极所包含的掺杂物的掺杂浓度。
在一个实施例中，所述源极和所述漏极的导电类型为N型，所述扩散层的材料包括：掺磷的二氧化硅；或者，所述源极和所述漏极的导电类型为P型，所述扩散层的材料包括：掺硼的二氧化硅。
在一个实施例中，所述半导体装置还包括：在所述扩散层上的阻挡层。
在一个实施例中，所述半导体装置还包括：在所述阻挡层上形成的覆盖所述源极和所述漏极的层间电介质层；以及穿过所述层间电介质层的源极接触件和漏极接触件，其中，所述源极接触件与所述源极连接，所述漏极接触件与所述漏极连接。
在一个实施例中，所述衬底包括：半导体层和在所述半导体层上的半导体鳍片；其中，所述源极和所述漏极分别至少部分地位于所述半导体鳍片中。
在上述半导体装置中，扩散层中的掺杂物可以扩散到源极和/或漏极的表面，从而增加源极和/或漏极的掺杂浓度，从而可以降低源极接触件与源极的接触电阻和/或漏极接触件与漏极的接触电阻，从而提高器件性能。
根据本发明的第四方面，提供了一种半导体装置，包括：衬底，所述衬底包括隔离开的第一半导体区域和第二半导体区域，所述第一半导体区域与所述第二半导体区域的导电类型相反；至少部分地位于所述第一半导体区域中的第一源极和第一漏极；在所述第一源极和所述第一漏极的表面上的第一扩散层；其中，所述第一扩散层与所述第一源极和所述第一漏极具有相同的导电类型，并且所述第一扩散层所包含的掺杂物的掺杂浓度分别大于所述第一源极和所述第一漏极所包含的掺杂物的掺杂浓度；在所述第一扩散层上的第一阻挡层；以及至少部分地位于所述第二半导体区域中的第二源极和第二漏极。
在一个实施例中，所述半导体装置还包括：在所述第二源极和所述第二漏极的表面上的第二扩散层；其中，所述第二扩散层与所述第二源极和所述第二漏极具有相同的导电类型，并且所述第二扩散层所包含的掺杂物的掺杂浓度分别大于所述第二源极和所述第二漏极所包含的掺杂物的掺杂浓度；以及在所述第二扩散层上的第二阻挡层。
在一个实施例中，所述第一源极和所述第一漏极的导电类型为P型，所述第一扩散层的材料包括：掺硼的二氧化硅；所述第二源极和所述第二漏极的导电类型为N型，所述第二扩散层的材料包括：掺磷的二氧化硅。
在一个实施例中，所述第二扩散层还形成在所述第一源极和所述第一漏极之上的所述第一阻挡层上。
在一个实施例中，所述半导体装置还包括：在所述第二阻挡层上形成的覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的层间电介质层；以及穿过所述层间电介质层的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件；其中，所述第一源极接触件与所述第一源极连接，所述第一漏极接触件与所述第一漏极连接，所述第二源极接触件与所述第二源极连接，以及所述第二漏极接触件与所述第二漏极连接。
在一个实施例中，所述第一半导体区域为第一半导体鳍片，所述第二半导体区域为第二半导体鳍片；所述衬底还包括：半导体层，其中，所述第一半导体鳍片和所述第二半导体鳍片均在所述半导体层上；所述第一源极和所述第一漏极分别至少部分地位于所述第一半导体鳍片中；所述第二源极和所述第二漏极分别至少部分地位于所述第二半导体鳍片中。
在上述半导体装置中，第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，从而增加第一源极和第一漏极的表面的掺杂浓度，降低源极或漏极与相应的接触件的接触电阻，从而提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图2A至图2H是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图3是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
图4A至图4L是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
在步骤S101，提供衬底。在一个实施例中，该衬底可以是用于形成FinFET(FinField-Effect Transistor，鳍式场效应晶体管)器件的衬底。例如该衬底可以包括：半导体层和在该半导体层上的半导体鳍片。在另一个实施例中，该衬底可以是用于形成平面型器件的衬底。
在步骤S102，形成至少部分地位于衬底中的源极和漏极。例如，在该步骤S102中，该源极和该漏极分别可以至少部分地形成在半导体鳍片中。
在步骤S103，在源极和漏极的至少一个的表面上形成扩散层；其中，该扩散层与源极和漏极具有相同的导电类型，并且该扩散层所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度。例如，可以在源极和漏极的表面上均形成扩散层。该扩散层所包含的掺杂物的掺杂浓度大于源极所包含的掺杂物的掺杂浓度，并且该扩散层所包含的掺杂物的掺杂浓度大于漏极所包含的掺杂物的掺杂浓度。
在一个实施例中，源极和漏极的导电类型可以为N型，该扩散层的掺杂物为N型掺杂物。例如，该扩散层的材料可以包括：掺磷的二氧化硅(或者称为磷硅玻璃)。
在另一个实施例中，源极和漏极的导电类型可以为P型，该扩散层的掺杂物为P型掺杂物。例如，该扩散层的材料可以包括：掺硼的二氧化硅(或者称为硼硅玻璃)。
在步骤S104，在形成扩散层之后，执行退火处理。该退火处理可以使得扩散层中的掺杂物向源极和/或漏极的表面扩散，从而增加源极和/或漏极的表面的掺杂浓度，有利于在后续形成源极接触件和/或漏极接触件时降低接触电阻。
在上述实施例的制造方法中，在所形成的源极和/或漏极的表面上形成扩散层，该扩散层与源极和漏极具有相同的导电类型，并且该扩散层所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度，然后进行退火处理，从而使得扩散层中的掺杂物向源极和/或漏极的表面扩散，从而增加源极和/或漏极的表面的掺杂浓度，有利于降低接触电阻，从而提高器件性能。
此外，在上述制造方法中，由于上述对源极和/或漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对源极和/或漏极的损伤，提高器件的性能。
在一个实施例中，该退火处理可以包括：第一退火处理。例如该第一退火处理可以为尖峰退火。例如，该尖峰退火的退火温度可以为900℃至1050℃(例如1000℃等)。该第一退火处理有利于使得扩散层中的掺杂物向源极和/或漏极的表面扩散，从而增加源极和/或漏极的表面的掺杂浓度。此外，该第一退火处理还可以有利于激活扩散到源极和漏极的掺杂物。
可选地，该退火处理还可以包括：在执行第一退火处理之后的第二退火处理。例如，该第二退火处理可以为激光退火。例如，该激光退火的退火温度可以为1100℃至1300℃(例如1200℃等)。该第二退火处理有利于提高扩散到源极和漏极的掺杂物的激活率，即，使得被激活的掺杂物更多。
在一个实施例中，在执行退火处理之前，上述制造方法还可以包括：在扩散层上形成阻挡层。例如该阻挡层的材料可以为氮化硅等。该阻挡层可以尽量避免扩散层中的掺杂物向外扩散到空气或间隙中。通常，扩散层中除了含有掺杂物的元素(例如磷或硼)，还可能在制备过程中掺进其他元素，例如氢元素。在上述退火处理过程中，磷元素可能会与氢元素结合形成磷烷(PH3)气体，或者硼元素可能会与氢元素结合形成硼烷(B2H6)气体，在没有上述阻挡层的情况下，这些气体可能会向外扩散到空气或间隙中，使掺杂浓度降低，而且在后续的制备工艺中，可能会造成其他器件结构的污染，从而影响器件性能。因此，上述阻挡层可以避免扩散层中的掺杂物向外扩散到空气或间隙中，防止影响器件性能。
在一个实施例中，上述制造方法还可以包括：在阻挡层上形成覆盖源极和漏极的层间电介质层。该阻挡层还可以避免扩散层中的掺杂物扩散到层间电介质层中。在一个实施例中，上述制造方法还可以包括：形成穿过层间电介质层的源极接触件和漏极接触件。其中，源极接触件与源极连接，漏极接触件与漏极连接。由于在上述步骤中，扩散层中的掺杂物扩散到源极和漏极的表面，增加了源极和漏极表面的掺杂浓度，因此可以减小源极和漏极与相应的接触件的接触电阻。
图2A至图2H是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图2A至图2H详细描述根据本发明一些实施例的半导体装置的制造过程。
首先，如图2A所示，提供衬底20，该衬底20可以包括：半导体层(例如硅)201和在该半导体层201上的半导体鳍片(例如硅)202。可选地，该衬底20还可以包括：在半导体层201上且在半导体鳍片202周围的沟槽隔离部203。该沟槽隔离部203可以为STI(ShallowTrench Isolation，浅沟槽隔离)。可选地，该衬底20还可以包括：在半导体鳍片202表面上的绝缘物层(例如二氧化硅)205。可选地，该衬底20还可以包括：在绝缘物层205的表面上和在沟槽隔离部203上的掩模隔离层204。该掩模隔离层204覆盖在半导体鳍片202之上。例如，可以通过沉积工艺形成该掩模隔离层。该掩模隔离层204的材料可以包括：氮化硅等。
接下来，形成至少部分地位于衬底中的源极和漏极。该步骤可以结合图2B和图2C来描述。
例如，如图2B所示，对半导体鳍片202进行刻蚀(例如干法刻蚀)从而形成凹槽21。该刻蚀工艺还可以去除掩模隔离层204的一部分，例如去除该掩模隔离层204在半导体鳍片202上的一部分以及在沟槽隔离部203表面上的一部分。此外，该刻蚀工艺还可以去除在半导体鳍片202表面上的绝缘物层205的部分。
然后，如图2C所示，例如通过外延工艺在凹槽21中形成源极/漏极22。可选地，在形成源极和漏极之前，该方法还可以包括：对图2B所示的结构执行预清洁处理，以清除结构表面的硅的氧化物。需要说明的是，虽然附图示出了源极和漏极中的一个，但是，本领域技术人员可以理解，本发明在制造过程中还形成了源极和漏极中的另一个，只是图中未示出。还需要说明的是，术语“源极/漏极22”表示标记22所代表的结构可以是源极，也可以是漏极，以下类似。
在一个实施例中，在外延生长源极和漏极的过程中，还可以对源极和漏极进行原位掺杂。例如，对于PMOS器件的源极和漏极，原位掺杂的杂质为P型掺杂物，例如硼；对于NMOS器件的源极和漏极，原位掺杂的杂质为N型掺杂物，例如磷。在一个实施例中，源极和漏极中的掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1021atom/cm3(例如5×1020atom/cm3、1×1021atom/cm3或2×1021atom/cm3等)。
在一个实施例中，源极和漏极的材料可以包括：硅锗(SiGe)或磷化硅(SiP)。例如，对于PMOS器件，源极和漏极可以采用硅锗。又例如，对于NMOS器件，源极和漏极可以采用磷化硅。
接下来，如图2D所示，例如通过沉积工艺在源极和漏极的表面上形成扩散层23。该扩散层23与源极和漏极具有相同的导电类型。该扩散层23所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度。例如，该扩散层23的厚度可以为5nm至20nm(例如10nm等)。
在一个实施例中，源极和漏极的导电类型可以为P型，该扩散层23可以包含P型掺杂物。例如，该扩散层23所包含的P型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1022atom/cm3(例如1×1022atom/cm3等)。例如，该扩散层23的材料可以包括：掺硼的二氧化硅。
在另一个实施例中，源极和漏极的导电类型可以为N型，该扩散层23可以包含N型掺杂物。例如，该扩散层23所包含的N型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1022atom/cm3(例如1×1022atom/cm3等)。例如，该扩散层23的材料可以包括：掺磷的二氧化硅。
接下来，如图2E所示，例如通过沉积工艺在扩散层23上形成阻挡层24。例如，该阻挡层24的材料可以包括：氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、硼氧化硅(SiBO)、碳氧化硅(SiOC)、氮硼化硅(SiBN)或氮硼氧化硅(SiBNO)等。在一个实施例中，扩散层23包含P型掺杂物(例如硼)，该阻挡层24的厚度可以为3nm至10nm(例如，5nm或8nm等)。在另一个实施例中，扩散层23包含N型掺杂物(例如磷)，该阻挡层24的厚度可以为至(例如，或等)。
接下来，如图2F所示，对图2E所示的结构执行退火处理。该退火处理可以包括：第一退火处理和第二退火处理。该第一退火处理可以为尖峰退火。例如，该尖峰退火的退火温度可以为900℃至1050℃(例如1000℃等)。该第一退火处理有利于使得扩散层23中的掺杂物向源极/漏极22的表面扩散，从而增加源极/漏极22的表面的掺杂浓度。此外，该第一退火处理还可以有利于激活扩散到源极/漏极22的掺杂物。该第二退火处理可以为激光退火。例如，该激光退火的退火温度可以为1100℃至1300℃(例如1200℃等)。该第二退火处理有利于提高扩散到源极/漏极22的掺杂物的激活率，即，使得被激活的掺杂物更多。
接下来，如图2G所示，例如通过沉积工艺在阻挡层24上形成覆盖源极/漏极22的层间电介质层(例如二氧化硅)25。
接下来，如图2H所示，形成穿过层间电介质层25的源极接触件/漏极接触件27。该源极接触件/漏极接触件27还穿过阻挡层24和扩散层23。其中，源极接触件与源极连接，漏极接触件与漏极连接。例如，可以刻蚀层间电介质层25、阻挡层24和扩散层23，从而形成露出源极/漏极22的开口，然后在开口中形成连接源极/漏极22的源极接触件/漏极接触件27。需要说明的是，术语“源极接触件/漏极接触件27”表示标记27所代表的结构可以是源极接触件，也可以是漏极接触件，以下类似。该源极接触件和漏极接触件的材料可以包括诸如钨的金属。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。在上述方法中，在所形成的源极和漏极的表面上形成扩散层，在该扩散层上形成阻挡层，然后进行退火处理，从而使得扩散层中的掺杂物向源极和漏极的表面扩散，从而增加源极和漏极的表面的掺杂浓度，在形成源极接触件和漏极接触件的过程中，有利于降低源极接触件与源极的接触电阻以及漏极接触件与漏极的接触电阻，从而提高器件性能。
此外，在上述制造方法中，由于上述对源极和漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对源极和漏极的损伤，提高器件的性能。
由上述制造方法，还形成了根据本发明一个实施例的半导体装置。例如，如图2H所示，该半导体装置可以包括：衬底20，至少部分地位于衬底30中的源极和漏极(例如图2H中示出的源极/漏极22)，以及在源极和漏极的至少一个(例如源极和漏极)的表面上的扩散层23。该扩散层23与源极和漏极具有相同的导电类型，并且该扩散层所包含的掺杂物的掺杂浓度分别大于源极和漏极所包含的掺杂物的掺杂浓度。
在一个实施例中，源极和漏极的导电类型为N型，扩散层23的材料可以包括：掺磷的二氧化硅。在另一个实施例中，源极和漏极的导电类型为P型，扩散层23的材料可以包括：掺硼的二氧化硅。
在一个实施例中，如图2H所示，该半导体装置还可以包括：在扩散层23上的阻挡层24。
在一个实施例中，如图2H所示，该半导体装置还可以包括：在阻挡层24上形成的覆盖源极和漏极的层间电介质层25。
在一个实施例中，如图2H所示，该半导体装置还可以包括：穿过层间电介质层25的源极接触件和漏极接触件(例如图2H示出的源极接触件/漏极接触件27)。该源极接触件与源极连接，该漏极接触件与漏极连接。
在一个实施例中，如图2H所示，衬底20可以包括：半导体层201和在该半导体层201上的半导体鳍片202。其中，源极和漏极分别至少部分地位于该半导体鳍片202中。可选地，该衬底20还可以包括：在半导体层201上且在半导体鳍片202周围的沟槽隔离部203。可选地，该衬底20还可以包括：在半导体鳍片202的表面上的绝缘物层(例如二氧化硅)205。可选地，该衬底20还可以包括：在绝缘物层205的表面上的掩模隔离层204。
在上述半导体装置中，扩散层中的掺杂物可以扩散到源极和/或漏极的表面，从而增加源极和/或漏极的掺杂浓度，从而可以降低源极与源极接触件的接触电阻和/或漏极与漏极接触件的接触电阻，从而提高器件性能。
图3是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
在步骤S301，提供衬底，该衬底包括隔离开的第一半导体区域和第二半导体区域，该第一半导体区域与该第二半导体区域的导电类型相反。例如，在该步骤S301中，第一半导体区域可以为第一半导体鳍片，第二半导体区域可以为第二半导体鳍片。可选地，该衬底还可以包括：半导体层，其中，该第一半导体鳍片和该第二半导体鳍片均在该半导体层上。另一个实施例中，衬底也可以为用于形成平面型器件的衬底，第一半导体区域和第二半导体区域分别为该衬底中的隔离开的两个区域。
在一个实施例中，第一半导体区域的导电类型可以为P型，第二半导体区域的导电类型可以为N型；或者第一半导体区域的导电类型可以为N型，第二半导体区域的导电类型可以为P型。
在步骤S302，形成至少部分地位于第一半导体区域中的第一源极和第一漏极。例如，在该步骤S302中，该第一源极和该第一漏极分别可以至少部分地形成在第一半导体鳍片中。
在步骤S303，在第一源极和第一漏极的表面上形成第一扩散层；其中，该第一扩散层与第一源极和第一漏极具有相同的导电类型，并且该第一扩散层所包含的掺杂物的掺杂浓度分别大于第一源极和第一漏极所包含的掺杂物的掺杂浓度。
在步骤S304，在第一扩散层上形成第一阻挡层。
在步骤S305，形成至少部分地位于第二半导体区域中的第二源极和第二漏极。例如，在该步骤S305中，第二源极和第二漏极分别可以至少部分地形成在第二半导体鳍片中。
在步骤S306，执行退火处理。
在上述实施例的制造方法中，形成了两个不同半导体器件的源极和漏极，其中，在第一半导体区域形成了第一源极和第一漏极，在第二半导体区域形成了第二源极和第二漏极。而且在第一源极和第一漏极的表面上形成第一扩散层，在该第一扩散层上形成第一阻挡层，然后进行退火处理，从而使得第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，从而增加第一源极和第一漏极的表面的掺杂浓度，在后续形成第一源极接触件和第一漏极接触件的情况下，有利于降低第一源极接触件与第一源极的接触电阻以及第一漏极接触件与第一漏极的接触电阻，从而提高器件性能。
此外，在上述制造方法中，由于上述对第一源极和第一漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对第一源极和第一漏极的损伤，提高器件的性能。
在一个实施例中，在执行退火处理之前，上述制造方法还可以包括：在第二源极和第二漏极的表面上形成第二扩散层。该第二扩散层与该第二源极和该第二漏极具有相同的导电类型。该第二扩散层所包含的掺杂物的掺杂浓度分别大于该第二源极和该第二漏极所包含的掺杂物的掺杂浓度。即，该第二扩散层的掺杂浓度大于第二源极的掺杂浓度，并且该第二扩散层的掺杂浓度大于该第二漏极的掺杂浓度。可选地，上述制造方法还可以包括：在第二扩散层上形成第二阻挡层。
在该实施例中，在第二源极和第二漏极的表面上形成第二扩散层，在该第二扩散层上形成第二阻挡层，然后进行退火处理，从而使得第二扩散层中的掺杂物向第二源极和第二漏极的表面扩散，从而增加第二源极和第二漏极的表面的掺杂浓度，在后续形成第二源极接触件和第二漏极接触件的情况下，有利于降低第二源极接触件与第二源极的接触电阻以及第二漏极接触件与第二漏极的接触电阻，从而提高器件性能。
在一个实施例中，第一源极和第一漏极的导电类型可以为P型，该第一扩散层包含P型掺杂物(例如硼)。例如该第一扩散层的材料可以包括：掺硼的二氧化硅。在一个实施例中，第二源极和第二漏极的导电类型可以为N型，该第二扩散层包含N型掺杂物(例如磷)。例如，该第二扩散层的材料可以包括：掺磷的二氧化硅。
在一个实施例中，该退火处理可以包括：第一退火处理。例如该第一退火处理可以为尖峰退火。例如，该尖峰退火的退火温度可以为900℃至1050℃(例如1000℃等)。该第一退火处理有利于使得第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，以及使得第二扩散层中的掺杂物向第二源极和第二漏极的表面扩散，从而增加第一源极、第一漏极、第二源极和第二漏极的表面的掺杂浓度，降低接触电阻。此外，该第一退火处理还可以有利于激活扩散到源极(例如第一源极和第二源极)和漏极(例如第一漏极和第二漏极)的掺杂物。
可选地，该退火处理还可以包括：在执行第一退火处理之后的第二退火处理。例如，该第二退火处理可以为激光退火。例如，该激光退火的退火温度可以为1100℃至1300℃(例如1200℃等)。该第二退火处理有利于提高扩散到源极(例如第一源极和第二源极)和漏极(例如第一漏极和第二漏极)的掺杂物的激活率，即，使得被激活的掺杂物更多。
在一个实施例中，在形成第二扩散层的步骤中，该第二扩散层还可以形成在第一源极和第一漏极之上的第一阻挡层上。
在一个实施例中，上述制造方法还可以包括：在第二阻挡层上形成覆盖第一源极、第一漏极、第二源极和第二漏极的层间电介质层。
在一个实施例中，上述制造方法还可以包括：形成穿过层间电介质层的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件。其中，第一源极接触件与第一源极连接，第一漏极接触件与第一漏极连接，第二源极接触件与第二源极连接，以及第二漏极接触件与第二漏极连接。由于在上述的步骤中，第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，第二扩散层中的掺杂物向第二源极和第二漏极的表面扩散，从而增加第一源极、第一漏极、第二源极和第二漏极的表面的掺杂浓度，降低这些接触件与相应的源极或漏极的接触电阻，提高器件性能。
图4A至图4L是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图4A至图4L详细描述根据本发明另一些实施例的半导体装置的制造过程。
首先，如图4A所示，提供衬底40，该衬底40可以包括：半导体层401以及在该半导体层401上的隔离开的第一半导体鳍片4021和第二半导体鳍片4022。可选地，该衬底40还可以包括：在半导体层401上且在第一半导体鳍片4021和第二半导体鳍片4022周围的沟槽隔离部403。可选地，该衬底40还可以包括：在第一半导体鳍片4021和第二半导体鳍片4022表面上的绝缘物层(例如二氧化硅)405。可选地，该衬底40还可以包括：在绝缘物层405的表面上和在沟槽隔离部403上的掩模隔离层404。该掩模隔离层404覆盖在第一半导体鳍片4021和第二半导体鳍片4022之上。该掩模隔离层404的材料可以包括：氮化硅等。
例如，该第一半导体鳍片4021的导电类型为N型，即该第一半导体鳍片可以用于形成PMOS器件；该第二半导体鳍片4022的导电类型为P型，即该第二半导体鳍片可以用于形成NMOS器件。
接下来，形成至少部分地位于第一半导体鳍片中的第一源极和第一漏极。该形成第一源极和第一漏极的过程可以结合图4B和图4C来描述。
例如，如图4B所示，在掩模隔离层404上形成图案化的第一掩模层(例如光刻胶)51，该第一掩模层51覆盖在第二半导体鳍片4022之上以及覆盖在第二半导体鳍片4022周围的沟槽隔离部的部分之上，从而露出第一半导体鳍片4021之上的掩模隔离层的部分以及露出该第一半导体鳍片4021周围的沟槽隔离部的部分上的掩模隔离层的部分。然后以该第一掩模层51作为掩模，对第一半导体鳍片4021进行刻蚀(例如干法刻蚀)从而形成第一凹槽411。该刻蚀工艺还去除了掩模隔离层404的一部分以及绝缘物层405的一部分，如图4B所示。然后，去除第一掩模层51。
接下来，如图4C所示，例如通过外延工艺在第一凹槽411中形成第一源极/第一漏极(例如硅锗)421。可选地，在形成第一源极和第一漏极之前，该方法还可以包括：对形成第一凹槽之后的半导体结构执行预清洁处理，以清除结构表面的硅的氧化物。需要说明的是，虽然附图示出了第一源极和第一漏极中的一个，但是，本领域技术人员可以理解，本发明在制造过程中还形成了第一源极和第一漏极中的另一个，只是图中未示出。还需要说明的是，术语“第一源极/第一漏极421”表示标记421所代表的结构可以是第一源极，也可以是第一漏极，以下类似。
在一个实施例中，在外延生长第一源极和第一漏极的过程中，还可以对第一源极和第一漏极进行原位掺杂。在一个实施例中，原位掺杂的杂质可以为P型掺杂物，例如硼。例如，该P型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1021atom/cm3(例如5×1020atom/cm3、1×1021atom/cm3或2×1021atom/cm3等)。
接下来，如图4D所示，例如通过沉积工艺在第一源极和第一漏极的表面上形成第一扩散层431。例如，第一源极和第一漏极的导电类型可以为P型，该第一扩散层431可以包含P型掺杂物(例如硼)。例如，该第一扩散层431所包含的P型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1022atom/cm3(例如1×1022atom/cm3等)。例如，该第一扩散层431的材料可以包括：掺硼的二氧化硅。例如，该第一扩散层431的厚度可以为5nm至20nm(例如10nm等)。该第一扩散层431还形成第二半导体鳍片4022之上的掩模隔离层404的部分上。
接下来，如图4E所示，例如通过沉积工艺在第一扩散层431上形成第一阻挡层441。例如，该第一阻挡层441的材料可以包括：氮化硅等。在一个实施例中，该第一阻挡层441的厚度可以为3nm至10nm(例如，5nm或8nm等)。
接下来，形成至少部分地位于第二半导体鳍片中的第二源极和第二漏极。下面结合图4F和图4G详细描述该形成第二源极和第二漏极的过程。
例如，如图4F所示，在第一阻挡层441上形成图案化的第二掩模层(例如光刻胶)52，该第二掩模层52覆盖在第一源极/第一漏极421、第一半导体鳍片4021以及第一半导体鳍片4021周围的沟槽隔离部的部分之上，从而露出第二半导体鳍片4022之上的第一阻挡层的部分以及露出该第二半导体鳍片4022周围的沟槽隔离部的部分上的第一阻挡层的部分。然后以该第二掩模层52作为掩模，对第二半导体鳍片4022进行刻蚀(例如干法刻蚀)从而形成第二凹槽412。该刻蚀工艺还去除了第一阻挡层441的一部分、第一扩散层431的一部分、掩模隔离层404的一部分以及绝缘物层405的一部分，如图4F所示。然后，去除第二掩模层52。
接下来，如图4G所示，例如通过外延工艺在第二凹槽412中形成第二源极/第二漏极(例如磷化硅)422。需要说明的是，虽然附图示出了第二源极和第二漏极中的一个，但是，本领域技术人员可以理解，本发明在制造过程中还形成了第二源极和第二漏极中的另一个，只是图中未示出。还需要说明的是，术语“第二源极/第二漏极422”表示标记422所代表的结构可以是第二源极，也可以是第二漏极，以下类似。
在一个实施例中，在外延生长第二源极和第二漏极的过程中，还可以对第二源极和第二漏极进行原位掺杂。在一个实施例中，原位掺杂的杂质可以为N型掺杂物，例如磷。例如，该N型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1021atom/cm3(例如5×1020atom/cm3、1×1021atom/cm3或2×1021atom/cm3等)。
接下来，如图4H所示，例如通过沉积工艺在第二源极和第二漏极的表面上形成第二扩散层432。例如，第二源极和第二漏极的导电类型可以为N型，该第二扩散层432可以包含N型掺杂物(例如磷)。例如，该第二扩散层432所包含的N型掺杂物的掺杂浓度可以为1×1020atom/cm3至3×1022atom/cm3(例如1×1022atom/cm3等)。例如，该第二扩散层432的材料可以包括：掺磷的二氧化硅。例如，该第二扩散层432的厚度可以为5nm至20nm(例如10nm等)。在该形成第二扩散层的步骤中，如图4H所示，该第二扩散层432还可以形成在第一源极和第一漏极之上的第一阻挡层441上。该第二扩散层432还可以形成在沟槽隔离部403之上。
接下来，如图4I所示，例如通过沉积工艺在第二扩散层432上形成第二阻挡层442。例如该第一阻挡层442可以为CESL(Contact Etch Stop Layer，接触刻蚀停止层)。例如，该第一阻挡层442的材料可以包括：SiN、SiON、SiC、SiBO、SiOC、SiBN或SiBNO等。在一个实施例中，该第二阻挡层442的厚度可以为至(例如，或等)。
接下来，如图4J所示，对图4I所示的结构执行退火处理。该退火处理可以包括：第一退火处理和第二退火处理。该第一退火处理可以为尖峰退火。例如，该尖峰退火的退火温度可以为900℃至1050℃(例如1000℃等)。该第一退火处理有利于使得第一扩散层431中的P型掺杂物向第一源极/第一漏极421的表面扩散，以及使得第二扩散层432中的N型掺杂物向第二源极/第二漏极422的表面扩散，从而增加第一源极、第一漏极、第二源极和第二漏极的表面的掺杂浓度，降低接触电阻。此外，该第一退火处理还可以有利于激活扩散到源极(例如第一源极和第二源极)和漏极(例如第一漏极和第二漏极)的掺杂物。该第二退火处理可以为激光退火。例如，该激光退火的退火温度可以为1100℃至1300℃(例如1200℃等)。该第二退火处理有利于提高扩散到源极/漏极的掺杂物的激活率。
需要说明的是，在上述扩散过程中，第一阻挡层441可以尽量避免第一扩散层431中的P型掺杂物(例如以所形成的含有该P型掺杂物的杂质气体的形式，例如含有硼的硼烷气体)向外扩散到空气或间隙中，还可以避免第二扩散层432中的N型掺杂物向内扩散到第一源极/第一漏极421中，这可以防止降低器件性能。第二阻挡层442可以尽量避免第二扩散层432中的N型掺杂物(例如以所形成的含有该N型掺杂物的杂质气体的形式，例如含有磷的磷烷气体)向外扩散到空气或间隙中，这可以防止降低器件性能。
接下来，如图4K所示，例如通过沉积工艺在第二阻挡层442上形成覆盖第一源极/第一漏极421和第二源极/第二漏极422的层间电介质层(例如二氧化硅)45。
接下来，如图4L所示，形成穿过层间电介质层45的第一源极接触件/第一漏极接触件471和第二源极接触件/第二漏极接触件472。该第一源极接触件/第一漏极接触件471还穿过第二阻挡层442、第二扩散层432、第一阻挡层441和第一扩散层431。第一源极接触件与第一源极连接，第一漏极接触件与第一漏极连接。该第二源极接触件/第二漏极接触件472还穿过第二阻挡层442和第二扩散层432。第二源极接触件与第二源极连接，第二漏极接触件与第二漏极连接。例如，可以刻蚀层间电介质层45、第二阻挡层442、第二扩散层432、第一阻挡层441和第一扩散层431，从而形成露出第一源极/第一漏极421的第一开口和露出第二源极/第二漏极422的第二开口，然后在第一开口中形成连接第一源极/第一漏极421的第一源极接触件/第一漏极接触件471，以及在第二开口中形成连接第二源极/第二漏极422的第二源极接触件/第二漏极接触件472。
需要说明的是，术语“第一源极接触件/第一漏极接触件471”表示标记471所代表的结构可以是第一源极接触件，也可以是第一漏极接触件；术语“第二源极接触件/第二漏极接触件472”表示标记472所代表的结构可以是第二源极接触件，也可以是第二漏极接触件，以下类似。
在上述实施例的制造方法中，在N型的第一半导体鳍片形成了P型的第一源极和第一漏极，在第一源极和第一漏极的表面上形成P型的第一扩散层，在该第一扩散层上形成第一阻挡层。在P型的第二半导体鳍片形成了N型的第二源极和第二漏极，在第二源极和第二漏极的表面上形成N型的第二扩散层，在该第二扩散层上形成第二阻挡层。然后进行退火处理，使得第一扩散层中的P型掺杂物向第一源极和第一漏极的表面扩散，以及使得第二扩散层中的N型掺杂物向第二源极和第二漏极的表面扩散，从而增加第一源极、第一漏极、第二源极和第二漏极的表面的掺杂浓度，降低源极或漏极与相应的接触件的接触电阻，从而提高器件性能。
此外，在上述制造方法中，由于上述对各个源极和漏极的表面掺杂是通过扩散实现的，而不是如现有技术中通过离子注入实现，因此本发明的上述方法可以减少由于离子注入对各个源极和漏极的损伤，提高器件的性能。
再者，与现有技术相比，本发明的上述制造方法可以节约成本。在现有技术中，在对PMOS器件和NMOS器件的源极和漏极进行表面高浓度掺杂(例如离子注入)时，需要利用相应的掩模将PMOS器件和NMOS器件中的一个覆盖，然后对另一个进行掺杂，因此需要两个额外的掩模或光刻工艺，这将增加成本，而本发明的上述制造方法节省了这两个掩模或光刻工艺，从而可以简化工艺，降低成本。
由上述制造方法，还形成了根据本发明另一些实施例的半导体装置。例如如图4L所示，该半导体装置可以包括衬底40。该衬底40可以包括隔离开的第一半导体区域和第二半导体区域，该第一半导体区域与该第二半导体区域的导电类型相反。例如，该第一半导体区域可以为第一半导体鳍片4021，该第二半导体区域可以为第二半导体鳍片4022。可选地，该衬底40还可以包括：半导体层401，其中，第一半导体鳍片4021和第二半导体鳍片4022均在该半导体层401上。可选地，该衬底40还可以包括：在半导体层401上且在第一半导体鳍片4021和第二半导体鳍片4022周围的沟槽隔离部403。可选地，该衬底40还可以包括：在第一半导体鳍片和第二半导体鳍片的部分表面上的绝缘物层(例如二氧化硅)405。可选地，该衬底40还可以包括：在绝缘物层405的表面上的掩模隔离层404。例如，该掩模隔离层404的材料可以包括：氮化硅等。
如图4L所示，该半导体装置还可以包括：至少部分地位于第一半导体区域中的第一源极和第一漏极(例如图4L中示出的第一源极/第一漏极421)。例如，该第一源极和第一漏极分别至少部分地位于第一半导体鳍片4021中。
如图4L所示，该半导体装置还可以包括：在第一源极和第一漏极的表面上的第一扩散层431。其中，该第一扩散层431与第一源极和第一漏极具有相同的导电类型，并且该第一扩散层431所包含的掺杂物(例如P型掺杂物)的掺杂浓度分别大于第一源极和第一漏极所包含的掺杂物的掺杂浓度。在一个实施例中，第一源极和第一漏极的导电类型可以为P型，第一扩散层431的材料可以包括：掺硼的二氧化硅。
如图4L所示，该半导体装置还可以包括：在第一扩散层431上的第一阻挡层441。
如图4L所示，该半导体装置还可以包括：至少部分地位于第二半导体区域(例如第二半导体鳍片)4022中的第二源极和第二漏极(例如图4L中示出的第二源极/第二漏极422)。例如，第二源极和第二漏极分别至少部分地位于第二半导体鳍片4022中。
在上述半导体装置中，第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，从而增加第一源极和第一漏极的表面的掺杂浓度，降低第一源极和第一漏极与相应的接触件(后面将描述)的接触电阻，从而提高器件性能。
可选地，如图4L所示，该半导体装置还可以包括：在第二源极和第二漏极的表面上的第二扩散层432。该第二扩散层432与第二源极和第二漏极具有相同的导电类型，并且该第二扩散层432所包含的掺杂物(例如N型掺杂物)的掺杂浓度分别大于第二源极和第二漏极所包含的掺杂物的掺杂浓度。例如，该第二扩散层432还可以形成在第一源极和第一漏极之上的第一阻挡层441上。在一个实施例中，第二源极和第二漏极的导电类型可以为N型，第二扩散层432的材料可以包括：掺磷的二氧化硅。
可选地，如图4L所示，该半导体装置还可以包括：在第二扩散层432上的第二阻挡层442。
在一个实施例中，如图4L所示，该半导体装置还可以包括：在第二阻挡层442上形成的覆盖第一源极、第一漏极、第二源极和第二漏极的层间电介质层45。
在一个实施例中，如图4L所示，该半导体装置还可以包括：穿过层间电介质层45的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件(例如，图4L示出的第一源极接触件/第一漏极接触件471以及第二源极接触件/第二漏极接触件472)。其中，第一源极接触件与第一源极连接，第一漏极接触件与第一漏极连接，第二源极接触件与第二源极连接，以及第二漏极接触件与第二漏极连接。
在上述半导体装置中，第一扩散层中的掺杂物向第一源极和第一漏极的表面扩散，第二扩散层中的掺杂物向第二源极和第二漏极的表面扩散，从而增加第一源极、第一漏极、第二源极和第二漏极的表面的掺杂浓度，降低源极或漏极与相应的接触件的接触电阻，从而提高器件性能。
至此，已经详细描述了根据本发明的制造半导体装置的方法和所形成的半导体装置。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (28)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底；
形成至少部分地位于所述衬底中的源极和漏极；
在所述源极和所述漏极的至少一个的表面上形成扩散层；其中，所述扩散层与所述源极和漏极具有相同的导电类型，并且所述扩散层所包含的掺杂物的掺杂浓度分别大于所述源极和所述漏极所包含的掺杂物的掺杂浓度；以及
在形成所述扩散层之后，执行退火处理。
2.根据权利要求1所述的方法，其特征在于，
所述源极和所述漏极的导电类型为N型，所述扩散层的材料包括：掺磷的二氧化硅；或者，
所述源极和所述漏极的导电类型为P型，所述扩散层的材料包括：掺硼的二氧化硅。
3.根据权利要求1所述的方法，其特征在于，所述退火处理包括：
第一退火处理；以及
在执行所述第一退火处理之后的第二退火处理。
4.根据权利要求3所述的方法，其特征在于，
所述第一退火处理为尖峰退火；
所述第二退火处理为激光退火。
5.根据权利要求4所述的方法，其特征在于，
所述尖峰退火的退火温度为900℃至1050℃；
所述激光退火的退火温度为1100℃至1300℃。
6.根据权利要求1所述的方法，其特征在于，在执行所述退火处理之前，所述方法还包括：
在所述扩散层上形成阻挡层。
7.根据权利要求6所述的方法，其特征在于，还包括：
在所述阻挡层上形成覆盖所述源极和所述漏极的层间电介质层；以及
形成穿过所述层间电介质层的源极接触件和漏极接触件，其中，所述源极接触件与所述源极连接，所述漏极接触件与所述漏极连接。
8.根据权利要求1所述的方法，其特征在于，
所述衬底包括：半导体层和在所述半导体层上的半导体鳍片；
在形成所述源极和所述漏极的步骤中，所述源极和所述漏极分别至少部分地形成在所述半导体鳍片中。
9.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底包括隔离开的第一半导体区域和第二半导体区域，所述第一半导体区域与所述第二半导体区域的导电类型相反；
形成至少部分地位于所述第一半导体区域中的第一源极和第一漏极；
在所述第一源极和所述第一漏极的表面上形成第一扩散层；其中，所述第一扩散层与所述第一源极和所述第一漏极具有相同的导电类型，并且所述第一扩散层所包含的掺杂物的掺杂浓度分别大于所述第一源极和所述第一漏极所包含的掺杂物的掺杂浓度；
在所述第一扩散层上形成第一阻挡层；
形成至少部分地位于所述第二半导体区域中的第二源极和第二漏极；以及
执行退火处理。
10.根据权利要求9所述的方法，其特征在于，在执行所述退火处理之前，所述方法还包括：
在所述第二源极和所述第二漏极的表面上形成第二扩散层；其中，所述第二扩散层与所述第二源极和所述第二漏极具有相同的导电类型，并且所述第二扩散层所包含的掺杂物的掺杂浓度分别大于所述第二源极和所述第二漏极所包含的掺杂物的掺杂浓度；以及
在所述第二扩散层上形成第二阻挡层。
11.根据权利要求10所述的方法，其特征在于，
所述第一源极和所述第一漏极的导电类型为P型，所述第一扩散层的材料包括：掺硼的二氧化硅；
所述第二源极和所述第二漏极的导电类型为N型，所述第二扩散层的材料包括：掺磷的二氧化硅。
12.根据权利要求10所述的方法，其特征在于，所述退火处理包括：
第一退火处理；以及
在执行所述第一退火处理之后的第二退火处理。
13.根据权利要求12所述的方法，其特征在于，
所述第一退火处理为尖峰退火；
所述第二退火处理为激光退火。
14.根据权利要求13所述的方法，其特征在于，
所述尖峰退火的退火温度为900℃至1050℃；
所述激光退火的退火温度为1100℃至1300℃。
15.根据权利要求10所述的方法，其特征在于，
在形成所述第二扩散层的步骤中，所述第二扩散层还形成在所述第一源极和所述第一漏极之上的所述第一阻挡层上。
16.根据权利要求10所述的方法，其特征在于，还包括：
在所述第二阻挡层上形成覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的层间电介质层；以及
形成穿过所述层间电介质层的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件；其中，所述第一源极接触件与所述第一源极连接，所述第一漏极接触件与所述第一漏极连接，所述第二源极接触件与所述第二源极连接，以及所述第二漏极接触件与所述第二漏极连接。
17.根据权利要求10所述的方法，其特征在于，
在提供所述衬底的步骤中，所述第一半导体区域为第一半导体鳍片，所述第二半导体区域为第二半导体鳍片；所述衬底还包括：半导体层，其中，所述第一半导体鳍片和所述第二半导体鳍片均在所述半导体层上；
在形成所述第一源极和所述第一漏极的步骤中，所述第一源极和所述第一漏极分别至少部分地形成在所述第一半导体鳍片中；
在形成所述第二源极和所述第二漏极的步骤中，所述第二源极和所述第二漏极分别至少部分地形成在所述第二半导体鳍片中。
18.一种半导体装置，其特征在于，包括：
衬底；
至少部分地位于所述衬底中的源极和漏极；以及
在所述源极和所述漏极的至少一个的表面上的扩散层；其中，所述扩散层与所述源极和漏极具有相同的导电类型，并且所述扩散层所包含的掺杂物的掺杂浓度分别大于所述源极和所述漏极所包含的掺杂物的掺杂浓度。
19.根据权利要求18所述的半导体装置，其特征在于，
所述源极和所述漏极的导电类型为N型，所述扩散层的材料包括：掺磷的二氧化硅；或者，
所述源极和所述漏极的导电类型为P型，所述扩散层的材料包括：掺硼的二氧化硅。
20.根据权利要求18所述的半导体装置，其特征在于，还包括：
在所述扩散层上的阻挡层。
21.根据权利要求20所述的半导体装置，其特征在于，还包括：
在所述阻挡层上形成的覆盖所述源极和所述漏极的层间电介质层；以及
穿过所述层间电介质层的源极接触件和漏极接触件，其中，所述源极接触件与所述源极连接，所述漏极接触件与所述漏极连接。
22.根据权利要求18所述的半导体装置，其特征在于，
所述衬底包括：半导体层和在所述半导体层上的半导体鳍片；
其中，所述源极和所述漏极分别至少部分地位于所述半导体鳍片中。
23.一种半导体装置，其特征在于，包括：
衬底，所述衬底包括隔离开的第一半导体区域和第二半导体区域，所述第一半导体区域与所述第二半导体区域的导电类型相反；
至少部分地位于所述第一半导体区域中的第一源极和第一漏极；
在所述第一源极和所述第一漏极的表面上的第一扩散层；其中，所述第一扩散层与所述第一源极和所述第一漏极具有相同的导电类型，并且所述第一扩散层所包含的掺杂物的掺杂浓度分别大于所述第一源极和所述第一漏极所包含的掺杂物的掺杂浓度；
在所述第一扩散层上的第一阻挡层；以及
至少部分地位于所述第二半导体区域中的第二源极和第二漏极。
24.根据权利要求23所述的半导体装置，其特征在于，还包括：
在所述第二源极和所述第二漏极的表面上的第二扩散层；其中，所述第二扩散层与所述第二源极和所述第二漏极具有相同的导电类型，并且所述第二扩散层所包含的掺杂物的掺杂浓度分别大于所述第二源极和所述第二漏极所包含的掺杂物的掺杂浓度；以及
在所述第二扩散层上的第二阻挡层。
25.根据权利要求24所述的半导体装置，其特征在于，
所述第一源极和所述第一漏极的导电类型为P型，所述第一扩散层的材料包括：掺硼的二氧化硅；
所述第二源极和所述第二漏极的导电类型为N型，所述第二扩散层的材料包括：掺磷的二氧化硅。
26.根据权利要求24所述的半导体装置，其特征在于，
所述第二扩散层还形成在所述第一源极和所述第一漏极之上的所述第一阻挡层上。
27.根据权利要求24所述的半导体装置，其特征在于，还包括：
在所述第二阻挡层上形成的覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的层间电介质层；以及
穿过所述层间电介质层的第一源极接触件、第一漏极接触件、第二源极接触件和第二漏极接触件；其中，所述第一源极接触件与所述第一源极连接，所述第一漏极接触件与所述第一漏极连接，所述第二源极接触件与所述第二源极连接，以及所述第二漏极接触件与所述第二漏极连接。
28.根据权利要求24所述的半导体装置，其特征在于，
所述第一半导体区域为第一半导体鳍片，所述第二半导体区域为第二半导体鳍片；
所述衬底还包括：半导体层，其中，所述第一半导体鳍片和所述第二半导体鳍片均在所述半导体层上；
所述第一源极和所述第一漏极分别至少部分地位于所述第一半导体鳍片中；
所述第二源极和所述第二漏极分别至少部分地位于所述第二半导体鳍片中。
CN201710513852.4A 2017-06-29 2017-06-29 半导体装置及其制造方法 Pending CN109216448A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710513852.4A CN109216448A (zh) 2017-06-29 2017-06-29 半导体装置及其制造方法
US16/021,382 US10573752B2 (en) 2017-06-29 2018-06-28 Semiconductor device manufacturing method including doping from a diffused layer
US16/701,975 US10964818B2 (en) 2017-06-29 2019-12-03 Semiconductor device doped from a diffused layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710513852.4A CN109216448A (zh) 2017-06-29 2017-06-29 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN109216448A true CN109216448A (zh) 2019-01-15

Family

ID=64739097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710513852.4A Pending CN109216448A (zh) 2017-06-29 2017-06-29 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10573752B2 (zh)
CN (1) CN109216448A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161230A (zh) * 2020-12-14 2021-07-23 安徽安芯电子科技股份有限公司 磷硼同步一次扩散缓变结芯片的扩散工艺
CN113506747A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 减小FinFET接触电阻的掺杂分凝肖特基制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020176811A1 (en) * 2019-02-28 2020-09-03 Tokyo Electron Limited Dual metal wrap-around contacts for semiconductor devices
US10978354B2 (en) * 2019-03-15 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective dual silicide formation
US20220051905A1 (en) * 2020-08-12 2022-02-17 Tokyo Electron Limited Formation of low-temperature and high-temperature in-situ doped source and drain epitaxy using selective heating for wrap-around contact and vertically stacked device architectures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130149829A1 (en) * 2011-12-08 2013-06-13 Texas Instruments Incorporated Dual nsd implants for reduced rsd in an nmos transistor
CN105742356A (zh) * 2014-12-26 2016-07-06 台湾积体电路制造股份有限公司 Finfet结构及其制造方法
US9613817B1 (en) * 2016-04-26 2017-04-04 Globalfoundries Inc. Method of enhancing surface doping concentration of source/drain regions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440552B1 (en) * 2012-01-09 2013-05-14 International Business Machines Corporation Method to form low series resistance transistor devices on silicon on insulator layer
CN107958873B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US10804161B2 (en) * 2016-12-15 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET structures including work-function materials having different proportions of crystalline orientations and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130149829A1 (en) * 2011-12-08 2013-06-13 Texas Instruments Incorporated Dual nsd implants for reduced rsd in an nmos transistor
CN105742356A (zh) * 2014-12-26 2016-07-06 台湾积体电路制造股份有限公司 Finfet结构及其制造方法
US9613817B1 (en) * 2016-04-26 2017-04-04 Globalfoundries Inc. Method of enhancing surface doping concentration of source/drain regions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161230A (zh) * 2020-12-14 2021-07-23 安徽安芯电子科技股份有限公司 磷硼同步一次扩散缓变结芯片的扩散工艺
CN113161230B (zh) * 2020-12-14 2022-05-17 安徽安芯电子科技股份有限公司 磷硼同步一次扩散缓变结芯片的扩散工艺
CN113506747A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 减小FinFET接触电阻的掺杂分凝肖特基制造方法

Also Published As

Publication number Publication date
US10573752B2 (en) 2020-02-25
US10964818B2 (en) 2021-03-30
US20190006509A1 (en) 2019-01-03
US20200105920A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US7875520B2 (en) Method of forming CMOS transistor
US9502305B2 (en) Method for manufacturing CMOS transistor
US8043919B2 (en) Method of fabricating semiconductor device
US7288828B2 (en) Metal oxide semiconductor transistor device
TWI393190B (zh) 半導體裝置及其製造方法
US10964818B2 (en) Semiconductor device doped from a diffused layer
JP2006332337A (ja) 半導体装置及びその製造方法
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
JP2005136351A (ja) 半導体装置及びその製造方法
JP2007214208A (ja) 半導体装置及びその製造方法
JP3998665B2 (ja) 半導体装置およびその製造方法
US7883960B2 (en) Method of manufacturing semiconductor device
US7994591B2 (en) Semiconductor device and method for manufacturing the same
JP2004128500A (ja) 集積回路用のシリコンリッチ低熱収支窒化ケイ素
JP4005055B2 (ja) 半導体装置およびその製造方法
CN101409237A (zh) 制造半导体器件的方法
US7892909B2 (en) Polysilicon gate formation by in-situ doping
JP2006108439A (ja) 半導体装置
US20080194072A1 (en) Polysilicon gate formation by in-situ doping
JP2020035789A (ja) 半導体装置
KR101673920B1 (ko) 반도체 장치의 제조 방법
TWI822155B (zh) 電晶體結構及其製造方法
US20240071818A1 (en) Semiconductor device and method of fabricating the same
JP2008124489A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115

RJ01 Rejection of invention patent application after publication