CN107919284A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN107919284A CN107919284A CN201610885803.9A CN201610885803A CN107919284A CN 107919284 A CN107919284 A CN 107919284A CN 201610885803 A CN201610885803 A CN 201610885803A CN 107919284 A CN107919284 A CN 107919284A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- side wall
- substrate
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000926 separation method Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 293
- 239000000463 material Substances 0.000 claims description 65
- 239000011241 protective layer Substances 0.000 claims description 31
- 230000001590 oxidative effect Effects 0.000 claims description 29
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000007480 spreading Effects 0.000 claims description 5
- 238000003892 spreading Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 230000005669 field effect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：形成衬底和鳍部；形成隔离层；形成牺牲层；在所述鳍部表面形成氧化层；在所述鳍部上形成伪栅极；去除所述伪栅极，露出所述伪栅极下的氧化层；去除所述氧化层，露出所述鳍部表面。本发明技术方案在形成隔离层之后，对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部转变为牺牲层。所述牺牲层的形成，能够减小所述牺牲层覆盖部分鳍部在垂直鳍部侧壁方向上的尺寸，从而使去除所述鳍部表面氧化层和所述牺牲层后，露出的所述鳍部在垂直鳍部侧壁方向上尺寸均匀，改善了所形成鳍部的均匀度，提高了所形成半导体结构的性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
为了进一步缩小MOS器件的尺寸，人们发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。
鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。
鳍式场效应晶体管的源区、漏区和沟道均位于鳍部内，鳍部的形成工艺直接影响所形成晶体管的性能。但是现有技术中形成的半导体结构，存在鳍部厚度不均匀的问题。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以提高所形成半导体结构中鳍部厚度的均匀度，改善鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有鳍部；在相邻鳍部之间的衬底上形成隔离层，所述隔离层顶部表面低于所述鳍部的顶部表面，且覆盖所述鳍部部分侧壁的表面；对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部侧壁被氧化形成牺牲层；在所述鳍部表面形成氧化层；在所述鳍部上形成伪栅极，所述伪栅极横跨所述鳍部且位于所述鳍部部分顶部和部分侧壁的氧化层上；去除所述伪栅极，露出所述伪栅极下的氧化层；去除所述氧化层，露出所述鳍部表面。
可选的，进行氧化处理的步骤中，垂直鳍部侧壁的方向上，所述牺牲层的尺寸在到范围内；垂直衬底表面的方向上，所述牺牲层的尺寸在15nm到40nm范围内。
可选的，进行氧化处理的步骤包括：对所述隔离层注入氧化离子；使所述隔离层内的氧化离子扩散，以氧化部分厚度的鳍部侧壁形成所述牺牲层，所述牺牲层位于被隔离层覆盖且远离衬底一侧的鳍部侧壁上。
可选的，对所述隔离层注入氧化离子的步骤包括：采用氧化气体向所述隔离层进行离子注入。
可选的，进行离子注入的步骤中，所采用的氧化气体包括氧气或臭氧。
可选的，使所述氧化离子扩散的步骤包括：通过退火处理的方式使所述隔离层内的氧化离子扩散。
可选的，通过退火处理的方式使所述氧化离子扩散的步骤中，所述退火处理的退火温度在900℃到1100℃范围内，退火时间在0s到30s范围内。
可选的，形成衬底的步骤中，所述衬底包括用于形成核心器件的核心区；去除所述氧化层的步骤中，去除所述核心区衬底上鳍部表面的氧化层，露出所述核心区衬底上鳍部的表面。
可选的，去除所述核心区鳍部表面氧化层的过程中，减薄相邻核心区鳍部之间的隔离层，并去除部分所述牺牲层。
可选的，在所述鳍部表面形成氧化层的步骤包括：通过原位水汽退火的方式形成所述氧化层。
可选的，所述形成方法还包括：形成隔离层之后，进行氧化处理之前，形成覆盖所述鳍部表面的保护层；进行氧化处理之后，在所述鳍部表面形成氧化层之前，去除所述保护层露出所述鳍部的表面。
可选的，形成衬底的步骤包括：提供基底；在所述基底表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述基底，形成所述衬底和位于所述衬底上的鳍部；形成所述保护层的步骤包括：形成鳍部侧墙，所述鳍部侧墙覆盖所述鳍部侧壁；所述鳍部侧墙与所述鳍部上的掩膜层构成所述保护层；去除所述保护层的步骤包括：去除所述鳍部侧墙和所述掩膜层。
可选的，形成所述鳍部侧墙的步骤中，所述鳍部侧墙的厚度在到范围内。
可选的，形成所述鳍部侧墙的步骤包括：形成覆盖所述鳍部表面和所述隔离层表面的侧墙材料层；去除所述隔离层表面的侧墙材料层，露出所述隔离层。
可选的，形成所述掩膜层的步骤中，所述掩膜层的材料为氮化硅；形成所述鳍部侧墙的步骤中，所述鳍部侧墙的材料为氮化硅。
可选的，去除所述保护层的步骤中，通过磷酸湿法刻蚀的方式去除所述保护层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案在形成隔离层之后，对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部转变为牺牲层。所述牺牲层的形成，能够减小所述牺牲层覆盖部分鳍部在垂直鳍部侧壁方向上的尺寸，从而使去除所述鳍部表面氧化层后，露出的所述鳍部在垂直鳍部侧壁方向上尺寸均匀，改善了所形成鳍部的均匀度，提高了所形成半导体结构的性能。
附图说明
图1至图5一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图6至图20是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中的鳍式场效应晶体管存在鳍部厚度均匀度不足的问题。现结合现有技术中鳍式场效应晶体管形成过程分析鳍部厚度不均匀问题的原因：
参考图1至图5，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
参考图1，形成衬底10，所述衬底10上具有鳍部11，相邻鳍部11间填充有隔离层12，所述隔离层12的顶部表面低于所述鳍部11的顶部表面。
继续参考图1，形成覆盖所述鳍部11表面的氧化层13。
参考图2和图3，其中图3是图2中沿AA线的剖视结构示意图。
在所述鳍部11上形成伪栅结构，所述伪栅结构包括位于所述鳍部11表面的氧化层13以及位于所述氧化层13上的伪栅极14。
继续参考图3，在形成所述伪栅结构之后，在所述伪栅结构两侧的鳍部11内形成源漏掺杂区16；形成覆盖所述氧化层13、所述鳍部11以及所述源漏掺杂区16和所述伪栅结构的介质层17。
参考图4，形成介质层17之后，去除所述伪栅极14(如图3所示)，形成开口15；之后在所述开口15内形成金属栅结构。
在所述半导体结构用于形成核心器件时，由于核心器件的工作电压较低，因此需要去除所述伪栅极14所覆盖的氧化层13，以重新形成较薄的栅氧层。所以如图4所述，在去除所述伪栅极14，形成开口15之后，去除所述开口15底部露出的所述氧化层13，露出所述鳍部11的表面。
由于所述氧化层13往往是通过原位水汽退火的方式形成。原位水汽退火工艺形成氧化层13工艺是通过水汽退火的方式以氧化所述鳍部11表面的部分材料，从而所述鳍部11表面部分厚度的材料转变为氧化物。所以，在形成所述氧化层13之后，如图1所述，垂直所述鳍部侧壁方向上，被所述氧化层13覆盖部分鳍部11的尺寸wt大于被所述隔离层12覆盖部分鳍部11的尺寸wb。
参考图5，图5是图4中沿BB线的剖视图。
由于所述隔离层12的材料常常也是氧化物，因此在去除所述氧化物13的过程中，所述隔离层12的厚度会被减薄，从而露出部分尺寸较大的鳍部11(如图5中圈18所述)，从而导致所形成鳍部11，未被所述隔离层12覆盖的部分尺寸不均匀。
未被所述隔离层12覆盖的部分厚度不均匀，会导致后续所形成栅极结构覆盖部分鳍部的尺寸不均匀，从而引起所形成晶体管中沟道宽度在鳍部较厚的地方变大，造成所形成鳍式场效应晶体管性能退化。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有鳍部；在相邻鳍部之间的衬底上形成隔离层，所述隔离层顶部表面低于所述鳍部的顶部表面，且覆盖所述鳍部部分侧壁的表面；对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部侧壁被氧化形成牺牲层；在所述鳍部表面形成氧化层；在所述鳍部上形成伪栅极，所述伪栅极横跨所述鳍部且位于所述鳍部部分顶部和部分侧壁的氧化层上；去除所述伪栅极，露出所述伪栅极下的氧化层；去除所述氧化层，露出所述鳍部表面。
本发明技术方案在形成隔离层之后，对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部转变为牺牲层。所述牺牲层的形成，能够减小所述牺牲层覆盖部分鳍部在垂直鳍部侧壁方向上的尺寸，从而使去除所述鳍部表面氧化层和所述牺牲层后，露出的所述鳍部在垂直鳍部侧壁方向上尺寸均匀，改善了所形成鳍部的均匀度，提高了所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图6至图20，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图6，形成衬底100，所述衬底100上具有鳍部110。
所述衬底100用于提供后续半导体工艺的操作平台，所述鳍部110用于形成鳍式场效应晶体管。
形成所述衬底100和所述鳍部110的步骤包括：提供基底；在所述基底表面形成图形化的掩膜层111；以所述图形化的掩膜层111为掩膜，刻蚀所述基底，形成所述衬底100和位于所述衬底100上的鳍部110。
所述基底用于提供工艺平台，以及刻蚀形成鳍部110。本实施例中，所述基底的材料为单晶硅，所以所述衬底100和所述鳍部110的材料均为单晶硅。但是，本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅，以及锗、砷化镓、硅锗化合物或其他半导体材料。
此外，本发明其他实施例中，所述基底还可以选择具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表面的半导体层。所述衬底可以选择适于工艺需求或易于集成的衬底；所述半导体层的材料可以选择适于形成鳍部的材料。半导体层的厚度能够通过外延工艺的控制，从而精确控制所形成初始鳍部的高度。
所述掩膜层111用于定义所述鳍部110的尺寸和位置，用于构成保护层，在后续半导体工艺过程中保护所述鳍部110免受损伤。具体的，本实施例中，所述掩膜层的材料为氮化硅。
形成所述图形化的掩膜层111的步骤包括：在所述基底表面形成掩膜材料层；在所述掩膜材料层表面形成鳍部图形层；以所述鳍部图形层为掩膜，刻蚀所述掩膜材料层至露出所述基底表面停止，形成所述图形化的掩膜层111。
需要说明的是，本实施例中，在形成所述图形化的掩膜层111之前，所述形成方法还包括：在所述基底表面形成缓冲层(图中未示出)，以缓解所述掩膜层111与所述基底表面之间晶格失配的问题。具体的，所述缓冲层的材料可以为氧化物。
所述鳍部图形层为图形化的光刻胶层，采用涂布工艺和光刻工艺形成。在本发明其他实施例中，所述鳍部图形层还可以为多重图形化掩膜工艺形成的掩膜。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
刻蚀所述基底的步骤用于形成所述衬底100和所述鳍部110。具体的，刻蚀所述基底工艺为各向异性的干法刻蚀工艺。
需要说明的是，本实施例中，在形成鳍部110之后，所述形成方法还包括：在所述衬底100以及鳍部110的表面形成修复氧化层(Liner oxide)(图中未示出)。所述修复氧化层还可以圆滑所述衬底100以及鳍部110表面的尖角，并充当后续所形成的膜层与所述衬底100以及鳍部110之间的缓冲层，以减小晶格失配。具体的，可以通过化学气相沉积或热氧化的方式形成所述修复氧化层。但是在本发明的其他实施例中，也可以不形成所述修复氧化层，通过对所述衬底和鳍部进行退火处理以修复损伤。
本实施例中，所述衬底100包括用于形成核心器件的核心区100a和用于形成外围器件的外围区100b。
参考图7，在相邻鳍部110之间形成隔离层120，所述隔离层120的顶部表面低于所述鳍部110的顶部表面，且覆盖所述鳍部110侧壁的部分表面。
所述隔离层120用于实现相邻鳍部110之间的电隔离，以及所形成半导体结构与所述衬底100上其他半导体结构之间的电隔离。
本实施例中，所述隔离层120的材料为氧化硅。本发明其他实施例中，所述隔离层120的材料还可以选自氮化硅，氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中第一种或多种组合。
具体的，形成所述隔离层120的步骤包括：向相邻鳍部110之间填充介质材料，形成隔离材料层，所述隔离材料层的顶部表面高于所述鳍部110的顶部表面；去除部分厚度的所述隔离材料层形成隔离层120，使所述隔离层120的顶部表面低于所述鳍部110的顶部表面，露出所述鳍部110侧壁的部分表面。
随着半导体结构密度的提高，相邻鳍部110之间的距离以及所述鳍部110与其他半导体结构之间的距离相应缩小，使得相邻鳍部110之间沟槽和所述鳍部110与其他半导体结构之间沟槽的深宽比随之增大。为了使所述隔离层120能够充分填充，所述隔离材料层通过流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)的方式填充介质材料而形成。本发明其他实施例中，所述隔离材料层还可以通过等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺等其他方式形成。
本实施例中，通过回刻的方式去除所述隔离材料层的部分厚度，从而形成隔离层120。在本发明其他实施例中，在回刻所述隔离材料层之前，所述形成方法还可以通过化学机械研磨的方式对所述隔离材料层进行平坦化，所述平坦化处理至露出所述掩膜层111为止。
参考图8至图11，对与所述隔离层120相接触的鳍部110侧壁进行氧化处理，使部分厚度的鳍部110侧壁转变为牺牲层112。
需要说明的是，为了保护未被所述隔离层120覆盖的鳍部110，避免所述鳍部110受到氧化处理的影响，本实施例中，形成隔离层120之后，进行氧化处理之前，形成覆盖所述鳍部110表面的保护层130。
所述保护层130用于在氧化处理过程中保护未被隔离层120覆盖的部分鳍部110。
具体的，所述衬底100包括核心区100a和外围区100，所述保护层130覆盖所述核心区100a鳍部110的表面以及所述外围区100b鳍部110的表面。这种做法能够避免在半导体工艺中使用掩膜，降低工艺成本。
由于所述鳍部110顶部还具有掩膜层111。所以本实施例中，参考图8和图9，形成所述保护层130的步骤包括：形成鳍部侧墙131，所述鳍部侧墙131覆盖所述鳍部110侧壁；所述鳍部侧墙131与所述鳍部110上的掩膜层111构成所述保护层130。所述保护层130由所述掩膜层111以及位于所述鳍部110侧壁上的鳍部侧墙131构成，以简化形成所述保护层130的工艺，降低成本。
具体的，核心区100a鳍部110侧壁上的鳍部侧墙131和核心区100a鳍部110上的掩膜层111构成覆盖核心区100a鳍部110的保护层130；外围区100b鳍部110侧壁上的鳍部侧墙131和外围区110鳍部100上的掩膜层110构成覆盖外围区100b鳍部110的保护层130。
形成所述鳍部侧墙131的步骤包括：
参考图8，形成覆盖所述鳍部110表面和所述隔离层120表面的侧墙材料层131a。
所述侧墙材料层131a用于形成侧墙。
具体的，所述侧墙材料层131a覆盖所述核心区100a的鳍部110、所述外围区100b的鳍部110以及核心区100a的鳍部110之间的隔离层120表面和外围区100b的鳍部110之间的隔离层120。
本实施例中，所述侧墙材料层131a的材料为氮化硅。氮化硅材料致密度较高，采用氮化硅材料形成侧墙材料层131a的做法，能够提高所述鳍部侧墙131的保护能力，减少所述鳍部110受损的可能。
此外，所述侧墙材料层131a可以通过原子层沉积的方式形成。采用原子层沉积的方式形成所述侧墙材料层131a的做法，有利于提高所形成侧墙材料层131a的阶梯覆盖性，有利于提高所形成鳍部侧墙131的质量。本发明其他实施例中，所述侧墙材料层131a也可以通过化学气相沉积或物理气相沉积等其他膜层沉积的方式形成。
参考图9，去除所述隔离层120表面的侧墙材料层，露出所述隔离层120。
去除所述隔离层120表面的侧墙材料层的步骤用于为后续工艺提供工艺表面。
具体的，可以通过干法刻蚀的方式去除所述隔离层120表面的侧墙材料层131a(如图8所示)，位于所述鳍部120侧壁上剩余的侧墙材料层131a形成所述鳍部侧墙131。
本实施例中，所述核心区100a鳍部110侧壁上剩余的侧墙材料层131a形成保护所述核心区100a鳍部110的鳍部侧墙131；所述外围区100b鳍部110侧壁上剩余的侧墙材料层131a形成保护所述外围区100b鳍部110的鳍部侧墙131。
需要说明的是，本实施例中，去除所述隔离层120表面的侧墙材料层131a的过程中，位于所述掩膜层111上的侧墙材料层131a也被去除。
形成所述鳍部侧墙131的步骤中，所述鳍部侧墙131不宜太厚也不宜太薄。所述鳍部侧墙131的厚度如果太小，则难以在后续工艺中起到保护的作用；如果所述鳍部侧墙131的厚度如果太大，则容易造成材料浪费和增加工艺难度的问题。本实施例中，形成所述鳍部侧墙131的步骤中，所述鳍部侧墙131的厚度在到范围内。
结合参考图10和图11，对与隔离层120相接触的鳍部110侧壁进行氧化处理，使部分厚度的鳍部110侧壁转变为牺牲层112。
所述氧化处理的步骤用于使部分厚度的所述鳍部110侧壁转变为牺牲层112，从而减小垂直所述鳍部110侧壁方向上，所述鳍部110的尺寸。
具体的，进行氧化处理的步骤包括：
如图10所示，对所述隔离层120注入氧化离子。
具体的，对所述核心区100a的隔离层120和外围区100b的隔离层120均注入氧化离子。采用这种做法的好处在于，无需使用掩膜进行遮挡，有利于工艺成本和工艺难度的降低。
对所述隔离层120注入氧化离子的步骤包括：采用氧化气体向所述隔离层120进行离子注入。具体的，进行离子注入的步骤中，所采用的氧化气体包括氧气或臭氧。
本实施例中，注入氧化离子的步骤中，所采用的工艺气体包括氧气，注入能量在5keV到100keV范围内，注入剂量在1.0E13atom/cm2到1.0E17atom/cm2范围内。
参考图11，注入氧化离子之后，使所述隔离层120内的氧化离子扩散，以氧化部分厚度的鳍部110侧壁形成所述牺牲层112，所述牺牲层112位于被隔离层120覆盖且远离衬底100一侧的鳍部110侧壁上。
使所述氧化离子扩散的步骤中，通过退火处理的方式使所述隔离层120内的氧化离子扩散。具体的，通过退火处理使所述氧化离子扩散的过程中，如果退火温度过高，退火时间过长，所述氧化离子扩散范围过大，会使所述鳍部110侧壁被氧化的厚度过大，会使剩余鳍部110的尺寸过小，会导致后续所形成鳍式场效应晶体管的沟道宽度过小，影响所形成半导体结构的性能；如果退火温度过低，退火时间过短，则所述氧化离子扩散范围过小，所述鳍部110侧壁被氧化的厚度过小，所形成牺牲层112厚度过小，难以在后续工艺中解决鳍部110厚度不均匀的问题。
本实施例中，退火处理使氧化离子扩散的步骤中，退火温度在900℃到1100℃范围内，退火时间在0s到30s范围内。因此在垂直鳍部110侧壁的方向上，所述牺牲层112的尺寸在到范围内；垂直衬底100表面的方向上，所述牺牲层112的尺寸在15nm到40nm范围内。
需要说明的是，本实施例中，在注入氧化离子的过程中并未使用掩膜进行遮挡，因此所述核心区100a的隔离层120和所述外围区100b的隔离层120均被注入了氧化离子，所以所述核心区100a鳍部110的侧壁上以及所述外围区100b鳍部110的侧壁上均形成有牺牲层112。
结合参考图12和图13，在所述鳍部110表面形成氧化层140。
需要说明的是，本实施例中，未被所述隔离层120覆盖的部分鳍部110表面上还具有保护层，所以如图12所示，进行氧化处理，形成牺牲层112之后，形成所述氧化层140之前，所述形成方法还包括：去除所述保护层130(如图11所示)，露出所述鳍部110的表面。
去除所述保护层130露出所述鳍部表面，用于为后续半导体工艺提供工艺平面。
本实施例中，所述核心区100a鳍部110的表面和所述外围区100b鳍部110的表面均覆盖有所述保护层130，所以去除所述保护层130的步骤包括：去除所述核心区100a鳍部110表面和所述外围区100b鳍部110表面的保护层130，露出所述核心区100a鳍部110的表面和所述外围区100b鳍部110的表面。
本实施例中，由于所述保护层130由所述鳍部侧墙131和所述掩膜层111构成，所以去除所述保护层130的步骤包括：去除所述鳍部侧墙131和所述掩膜层111。
具体的，所述鳍部侧墙131和所述掩膜层111的材料均为氮化硅，所以去除所述保护层130的步骤中，可以通过磷酸湿法刻蚀的方式去除所述保护层130。
露出所述鳍部110的表面后，如图13所示，在所述鳍部110表面形成氧化层140。
所述氧化层140用于保护所述鳍部免受后续工艺的损伤，还用于形成后续所形成伪栅结构的栅介质层。
具体的，所述氧化层140通过原位水汽退火(In-Situ Steam Generation,ISSG)的方式形成。
原位水汽退火工艺使所述鳍部110表面的部分厚度被氧化，从而形成所述氧化层140。采用原位水汽退火的方式形成所述氧化层140还可以修复所述鳍部110表面的损伤，圆滑表面尖角，提高所形成半导体结构的性能。
由于原位水汽退火工艺是使部分鳍部110转变为氧化层140，所以形成氧化层140之后，未被隔离层120覆盖部分鳍部110的厚度会比形成氧化层140之前小。
参考图14和图15，其中图15中左侧100a区域的结构为图14中沿CC线的剖视结构示意图；图15中右侧100b区域的结构为图14中沿DD线的剖视结构示意图。在所述鳍部110上形成伪栅极150，所述伪栅极150横跨所述鳍部110且位于所述鳍部110部分顶部和部分侧壁的氧化层140上。
所述伪栅极150用于和位于所述伪栅极150和所述鳍部110之间的氧化层140构成伪栅结构。所述伪栅结构用于为后续栅极结构的形成占据工艺空间。本实施例中，所述伪栅极150的材料为多晶硅。
具体的，形成所述伪栅极150的步骤包括：形成伪栅材料层，所述伪栅材料层位于所述鳍部110以及所述隔离结构120上；在所述伪栅材料层上形成栅极掩膜(图中未标示)；以所述栅极掩膜为掩膜，刻蚀所述伪栅材料层形成所述伪栅极150。
本实施例中，所述衬底100包括核心区100a和外围区100b，所以形成所述伪栅极150的步骤包括：形成位于所述核心区100a鳍部110上的伪栅极150，所述伪栅极150横跨所述核心区100a鳍部110且位于所述核心区100a鳍部110部分顶部和部分侧壁的表面上；形成位于所述外围区100b鳍部110上的伪栅极150，所述伪栅极150横跨所述外围区100b鳍部110且位于所述外围区100b鳍部110部分顶部和部分侧壁的表面上。
此外，在形成所述伪栅极150之后，所述形成方法还包括：在所述伪栅极150的侧壁上形成栅极侧墙(图中未标示)。所述栅极侧墙还位于所述栅极掩膜侧壁，用于保护所述伪栅极150。具体的，所述栅极侧墙的材料为氮化硅。
需要说明的是，如图15所示，在形成所述伪栅极150之后，所述形成方法还包括：在所述伪栅极150两侧的鳍部110内形成源漏掺杂区160。
具体的，形成所述源漏掺杂区160的步骤包括：在所述伪栅极150两侧的核心区100a鳍部110内形成核心器件的源漏掺杂区160；在所述伪栅极150两侧外围区100b鳍部110内形成输入输出器件的源漏掺杂区160。
本实施例中，所述核心器件和所述输入输出器件均为PMOS器件。因此所述源漏掺杂区160为锗硅材料的“∑”形源漏掺杂区，而且所述源漏掺杂区160均具有P型掺杂离子，例如硼离子、镓离子或铟离子。
继续参考图15，形成所述源漏掺杂区160之后，形成介质层170，所述介质层170位于相邻伪栅极150之间的所述鳍部110、所述隔离层120和所述源漏掺杂区160上。
所述介质层170用于实现半导体结构之间的电隔离，还用于定义后续所形成栅极结构的形状。本实施例中，所述介质层170的材料为氧化硅。在本发明其他实施例中，所述介质层170的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合。
需要说明的是，本实施例中，所述伪栅极150上还具有栅极掩膜(图中未标示)，所述形成所述介质层170的步骤中，所述介质层170的顶部表面与所述栅极掩膜齐平。
参考图16，去除所述伪栅极150(如图15所示)，露出所述伪栅极150下的氧化层140。
去除所述伪栅极150的步骤用于为后续栅极结构的形成提供工艺空间。
具体的，所述伪栅极150的材料为多晶硅，所以通过干法刻蚀工艺去除所述伪栅极150，形成栅极开口180。所述栅极开口180的底部露出所述鳍部110表面的氧化层140。
本实施例中，所述核心器件和所述输入输出器件均具有高K金属栅结构，所以去除所述伪栅极150的步骤包括：去除所述核心区100a的伪栅极150，露出所述伪栅极150下，核心区100a鳍部110上的氧化层140；去除所述外围区100b的伪栅极150，露出所述伪栅极150下，所述外围区100b鳍部110上的氧化层140。
参考图17和图18，其中图18中左侧100a区域的结构为图17中沿EE线的剖视结构示意图；图18中右侧100b区域的结构为图17中沿FF线的剖视结构示意图。去除所述氧化层140，露出所述鳍部110表面。
本实施例中，所述衬底100包括核心区100a和外围区100b。由于核心器件和输入输出器件工作电压不同，核心器件和输入输出器件的栅介质层厚度不同。具体的，核心器件栅介质层厚度小于所述输入输出器件栅介质层的厚度。所以去除所述氧化层140的步骤中，去除所述核心区100a鳍部110表面的氧化层140，露出所述核心区100a鳍部110的表面。
通过去除所述核心区100a鳍部110上的氧化层140，再重新形成厚度较小的氧化层从而构成栅介质层，以减小所形成核心器件的栅介质层厚度；而外围区100b鳍部110上的氧化层140被保留，以构成输入输出器件的栅介质层，从而增大输入输出器件的栅介质层厚度。
由于所述氧化层140是通过氧化部分厚度的鳍部110而形成的，因此去除所述氧化层141后，所露出的核心区100a鳍部110在垂直鳍部110侧壁方向上的尺寸会小于所述鳍部110(如图6所示)形成时的尺寸。
需要说明的是，去除所述核心区100a鳍部110表面氧化层140的过程中，减薄相邻核心区100a鳍部100之间的隔离层120，并去除部分所述牺牲层112。
具体的，由于所述隔离层120的材料也为氧化硅，所以去除所述氧化层140的过程中，所述隔离层120也会受到刻蚀，从而在垂直衬底100表面的方向上，所述隔离层120的厚度会减小。随着隔离层120在垂直衬底100表面的方向上厚度的减小，位于所述隔离层120和所述鳍部111之间的部分牺牲层112会被露出，而且所述牺牲层112的材料也是氧化硅，所以所露出的牺牲层112也会被去除，从而露出鳍部110的表面。
由于所述牺牲层112也是通过氧化部分厚度的鳍部110所形成的，所以剩余鳍部110的厚度也比所述鳍部110形成时小，也就是说，沿垂直鳍部110侧壁方向上，去除所述牺牲层112所露出鳍部110的尺寸也小于所述鳍部110形成时的尺寸，与去除所述氧化层140所露出鳍部110尺寸相当，从而改善了露出鳍部110尺寸不均匀的问题，有利于提高后续所形成栅极结构覆盖鳍部110的均匀程度，有利于减少晶体管沟道宽度不等现象的出现，有利于提高所形成鳍式场效应晶体管的性能。
参考图19和图20，其中图19是图17所对应的剖面结构示意图；图20是图18所对应的剖面结构示意图。
露出所述鳍部110表面之后，所述形成方法还包括：形成位于所述鳍部110上的栅极结构(图中未标示)。本实施例中，形成所述栅极结构的步骤包括：形成位于所述核心区100a鳍部110上的栅极结构，所述栅极结构包括位于所述核心区100a鳍部110上的栅介质层以及位于所述栅介质层上的栅电极；形成位于所述外围区100b鳍部110上的栅极结构，所述栅极结构包括位于所述外围区100b鳍部110上的氧化层140、位于所述氧化层上栅介质层以及位于所述栅介质层上的栅电极。
本实施例，由于所述牺牲层112的形成，使去除氧化层140后，所露出的核心区100a鳍部110，在垂直鳍部110侧壁方向上的尺寸较均匀，因此位于所述核心区100a鳍部110上的栅极结构所覆盖的所述核心区100a鳍部110的尺寸也较均匀，提高了所形成鳍式场效应晶体管沟道宽度的均匀性，有利于改善所形成半导体结构的性能。
综上，本发明技术方案在形成隔离层之后，对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部转变为牺牲层。所述牺牲层的形成，能够减小所述牺牲层覆盖部分鳍部在垂直鳍部侧壁方向上的尺寸，从而使去除所述鳍部表面氧化层后，露出的所述鳍部在垂直鳍部侧壁方向上尺寸均匀，改善了所形成鳍部的均匀度，提高了所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底上具有鳍部；
在相邻鳍部之间的衬底上形成隔离层，所述隔离层顶部表面低于所述鳍部的顶部表面，且覆盖所述鳍部部分侧壁的表面；
对与隔离层相接触的鳍部侧壁进行氧化处理，使部分厚度的鳍部侧壁被氧化形成牺牲层；
在所述鳍部表面形成氧化层；
在所述鳍部上形成伪栅极，所述伪栅极横跨所述鳍部且位于所述鳍部部分顶部和部分侧壁的氧化层上；
去除所述伪栅极，露出所述伪栅极下的氧化层；
去除所述氧化层，露出所述鳍部表面。
2.如权利要求1所述的形成方法，其特征在于，进行氧化处理的步骤中，垂直鳍部侧壁的方向上，所述牺牲层的尺寸在到范围内；垂直衬底表面的方向上，所述牺牲层的尺寸在15nm到40nm范围内。
3.如权利要求1所述的形成方法，其特征在于，进行氧化处理的步骤包括：
对所述隔离层注入氧化离子；
使所述隔离层内的氧化离子扩散，以氧化部分厚度的鳍部侧壁形成所述牺牲层，所述牺牲层位于被隔离层覆盖且远离衬底一侧的鳍部侧壁上。
4.如权利要求3所述的形成方法，其特征在于，对所述隔离层注入氧化离子的步骤包括：采用氧化气体向所述隔离层进行离子注入。
5.如权利要求4所述的形成方法，其特征在于，进行离子注入的步骤中，所采用的氧化气体包括氧气或臭氧。
6.如权利要求3所述的形成方法，其特征在于，使所述氧化离子扩散的步骤包括：通过退火处理的方式使所述隔离层内的氧化离子扩散。
7.如权利要求6所述的形成方法，其特征在于，通过退火处理的方式使所述氧化离子扩散的步骤中，所述退火处理的退火温度在900℃到1100℃范围内，退火时间在0s到30s范围内。
8.如权利要求1所述的形成方法，其特征在于，形成衬底的步骤中，所述衬底包括用于形成核心器件的核心区；
去除所述氧化层的步骤中，去除所述核心区衬底上鳍部表面的氧化层，露出所述核心区衬底上鳍部的表面。
9.如权利要求8所述的形成方法，其特征在于，去除所述核心区鳍部表面氧化层的过程中，减薄相邻核心区鳍部之间的隔离层，并去除部分所述牺牲层。
10.如权利要求1所述的形成方法，其特征在于，在所述鳍部表面形成氧化层的步骤包括：通过原位水汽退火的方式形成所述氧化层。
11.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：形成隔离层之后，进行氧化处理之前，形成覆盖所述鳍部表面的保护层；
进行氧化处理之后，在所述鳍部表面形成氧化层之前，去除所述保护层露出所述鳍部的表面。
12.如权利要求11所述的形成方法，其特征在于，形成衬底的步骤包括：
提供基底；
在所述基底表面形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，刻蚀所述基底，形成所述衬底和位于所述衬底上的鳍部；
形成所述保护层的步骤包括：
形成鳍部侧墙，所述鳍部侧墙覆盖所述鳍部侧壁；所述鳍部侧墙与所述鳍部上的掩膜层构成所述保护层；
去除所述保护层的步骤包括：去除所述鳍部侧墙和所述掩膜层。
13.如权利要求12所述的形成方法，其特征在于，形成所述鳍部侧墙的步骤中，所述鳍部侧墙的厚度在到范围内。
14.如权利要求12所述的形成方法，其特征在于，形成所述鳍部侧墙的步骤包括：
形成覆盖所述鳍部表面和所述隔离层表面的侧墙材料层；
去除所述隔离层表面的侧墙材料层，露出所述隔离层。
15.如权利要求12所述的形成方法，其特征在于，形成所述掩膜层的步骤中，所述掩膜层的材料为氮化硅；
形成所述鳍部侧墙的步骤中，所述鳍部侧墙的材料为氮化硅。
16.如权利要求15所述的形成方法，其特征在于，去除所述保护层的步骤中，通过磷酸湿法刻蚀的方式去除所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610885803.9A CN107919284B (zh) | 2016-10-10 | 2016-10-10 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610885803.9A CN107919284B (zh) | 2016-10-10 | 2016-10-10 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107919284A true CN107919284A (zh) | 2018-04-17 |
| CN107919284B CN107919284B (zh) | 2020-11-27 |
Family
ID=61892551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610885803.9A Active CN107919284B (zh) | 2016-10-10 | 2016-10-10 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919284B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783193A (zh) * | 2018-07-31 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863609A (zh) * | 2019-04-30 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112117190A (zh) * | 2019-06-19 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112117191A (zh) * | 2019-06-19 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112864093A (zh) * | 2019-11-26 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113948396A (zh) * | 2021-09-18 | 2022-01-18 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的制造方法 |
| WO2024045870A1 (zh) * | 2022-09-01 | 2024-03-07 | 华为技术有限公司 | 半导体器件及其制作方法、芯片、电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
| CN103035517A (zh) * | 2011-09-29 | 2013-04-10 | 联华电子股份有限公司 | 半导体制作工艺 |
| CN104733315A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20150357443A1 (en) * | 2013-12-30 | 2015-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Liner of Semiconductor Device |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107591362A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2016
- 2016-10-10 CN CN201610885803.9A patent/CN107919284B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
| CN103035517A (zh) * | 2011-09-29 | 2013-04-10 | 联华电子股份有限公司 | 半导体制作工艺 |
| CN104733315A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20150357443A1 (en) * | 2013-12-30 | 2015-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Liner of Semiconductor Device |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107591362A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783193A (zh) * | 2018-07-31 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110783193B (zh) * | 2018-07-31 | 2023-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863609A (zh) * | 2019-04-30 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863609B (zh) * | 2019-04-30 | 2023-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112117190A (zh) * | 2019-06-19 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112117191A (zh) * | 2019-06-19 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112117190B (zh) * | 2019-06-19 | 2024-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112864093B (zh) * | 2019-11-26 | 2023-07-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112864093A (zh) * | 2019-11-26 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113948396A (zh) * | 2021-09-18 | 2022-01-18 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的制造方法 |
| WO2024045870A1 (zh) * | 2022-09-01 | 2024-03-07 | 华为技术有限公司 | 半导体器件及其制作方法、芯片、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107919284B (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107919284A (zh) | 半导体结构的形成方法 | |
| TWI556441B (zh) | 場效電晶體結構及其製造方法 | |
| CN104241250B (zh) | 用于形成接触件的掺杂保护层 | |
| US7449392B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| CN101479843A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| US8853021B2 (en) | Embedded transistor | |
| US20160126327A1 (en) | Method of making a split gate memory cell | |
| CN107437506A (zh) | 半导体结构的形成方法 | |
| CN105261566A (zh) | 半导体结构的形成方法 | |
| CN107492521A (zh) | 半导体结构及形成方法 | |
| US10332808B2 (en) | Device comprising multiple gate structures and method of simultaneously manufacturing different transistors | |
| KR101202690B1 (ko) | 반도체장치의 측벽콘택 형성 방법 | |
| CN107591364B (zh) | 半导体结构及其形成方法 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| KR20100071406A (ko) | 반도체 소자의 형성 방법 | |
| KR20110138521A (ko) | 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| CN110571193B (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
| CN108305830A (zh) | 半导体结构及其形成方法 | |
| CN110098150B (zh) | 半导体结构及其形成方法 | |
| CN112366179A (zh) | 半导体器件结构和制备方法 | |
| CN106486370A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |