CN112117190A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112117190A CN112117190A CN201910532669.8A CN201910532669A CN112117190A CN 112117190 A CN112117190 A CN 112117190A CN 201910532669 A CN201910532669 A CN 201910532669A CN 112117190 A CN112117190 A CN 112117190A
- Authority
- CN
- China
- Prior art keywords
- fin
- side wall
- isolation layer
- forming
- fin part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000001965 increasing effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供衬底及凸出于衬底的鳍部；在衬底上形成隔离层，隔离层覆盖鳍部顶部；采用回刻蚀工艺去除部分厚度隔离层，露出所述鳍部的部分侧壁；在隔离层露出的鳍部侧壁上形成侧墙；对隔离层覆盖的鳍部侧壁进行热氧化处理，形成氧化层；去除侧墙；循环进行回刻蚀工艺去除部分厚度隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于鳍部延伸方向上，鳍部顶部宽度与鳍部底部宽度相等，由鳍部顶部至鳍部底部，鳍部由若干个依次叠放的子鳍部组成，相邻子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁。本发明有助于减少漏电流，并且还可以改善半导体结构的驱动性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。
鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。
但是，现有技术中半导体结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，有助于减少漏电流，并且还可以改善半导体结构的驱动性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底及凸出于所述衬底的鳍部；在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部顶部；采用回刻蚀工艺去除部分厚度所述隔离层，露出所述鳍部的部分侧壁；在所述隔离层露出的所述鳍部侧壁上形成侧墙；对所述隔离层覆盖的所述鳍部侧壁进行热氧化处理，形成氧化层；去除所述侧墙；循环进行回刻蚀工艺去除部分厚度所述隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁。
可选的，提供衬底及凸出于所述衬底的鳍部的工艺中，在垂直于所述鳍部延伸方向上，所述鳍部底部宽度大于所述鳍部顶部宽度。
可选的，循环次数等于或大于两次。
可选的，所述热氧化处理的工艺温度大于或等于800℃。
可选的，所述隔离层的材料为氧化硅。
可选的，所述侧墙的材料为氮化硅或氮氧化硅。
可选的，形成所述隔离层前，还包括：在所述鳍部顶部形成硬掩膜层。
可选的，形成所述侧墙的工艺步骤包括：在所述隔离层顶部、所述鳍部侧壁、所述硬掩膜层顶部及侧壁形成侧墙膜；去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜，形成所述侧墙。
可选的，采用各向异性的干法刻蚀工艺，去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜。
相应的，本发明还提供一种半导体结构，包括：衬底；鳍部，凸出于所述衬底，在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁；氧化层，覆盖所述鳍部部分侧壁，沿所述鳍部的顶部至所述鳍部的底部方向，覆盖不同所述子鳍部侧壁的所述氧化层的厚度逐渐增加；隔离层，位于所述衬底上，所述隔离层覆盖所述氧化层的部分侧壁，所述隔离层顶部与位于最底端的所述子鳍部顶部齐平。
与现有技术相比，本发明的技术方案具有以下优点：
通过循环进行回刻蚀工艺去除部分厚度所述隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，一方面，使得在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等。所述鳍部底部宽度变窄，有助于加强后续形成的栅极对所述鳍部底部的控制效果，从而可减少漏电流。另一方面，使得由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁，有利于增加驱动电流的导通路径，进而可以改善半导体结构的驱动性能。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图20是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
现结合一种半导体结构的形成方法进行分析，图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：参考图1，提供衬底10及凸出于所述衬底10的鳍部20，所述鳍部20顶部具有硬掩膜层21；参考图2，在所述衬底10上形成隔离膜30，所述隔离膜30覆盖所述鳍部20侧壁、所述硬掩膜层21顶部及侧壁；参考图3，去除部分厚度所述隔离膜30(参考图2)，剩余所述隔离膜30顶部低于所述鳍部20顶部，剩余所述隔离膜30作为隔离层31；参考图4，去除所述硬掩膜层21(参考图3)，采用热氧化处理工艺在所述隔离层31露出的所述鳍部20顶部及侧壁上形成栅氧化层60；参考图5，在所述栅氧化层60上形成伪栅(图中未示出)，所述伪栅横跨所述鳍部20；在所述伪栅两侧的所述鳍部20内形成源漏掺杂层(图中未示出)；去除所述伪栅；去除所述栅氧化层60(参考图4)，在去除所述栅氧化层60过程中，还包括：去除部分厚度所述隔离层31。
其中，在提供衬底10及凸出于所述衬底10的鳍部20的工艺中，在垂直于所述鳍部20延伸方向上，所述鳍部20底部宽度大于所述鳍部20顶部宽度。所述鳍部200的形成工艺简单，易于实现。
上述方法形成的半导体结构的性能仍有待提高，分析其原因在于：
在提供鳍部20的工艺中，在垂直于所述鳍部20延伸方向上，所述鳍部20底部宽度大于所述鳍部20顶部宽度。在所述热氧化处理工艺过程中，对于所述隔离层31露出的所述鳍部20，处于所述鳍部20侧壁及顶部位置的部分鳍部20材料经氧化形成所述栅氧化层60。所述栅氧化层60的形成使得在垂直于所述鳍部20延伸方向上，所述隔离层31露出的所述鳍部20的宽度变窄，使得所述鳍部20底部与所述鳍部20顶部宽度差进一步拉大。一方面，所述鳍部20底部宽度过大，造成后续形成的栅极对所述隔离层31覆盖的所述鳍部20的控制作用弱，导致所述鳍部20底部处容易发生漏电流。另一方面，所述鳍部20顶部宽度过小，导致驱动电流的导通路径过短，使得半导体结构的驱动性能差。
发明人对上述半导体结构的形成方法进行了研究，经创造性劳动，发明人注意到，通过在所述隔离层露出的所述鳍部侧壁上形成侧墙，可阻挡工艺环境中的氧气氧化所述隔离层露出的所述鳍部侧壁，从而仅对所述隔离层覆盖的所述鳍部侧壁进行热氧化处理，通过反复进行回刻蚀隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，可提高由所述鳍部顶部至底部，整个所述鳍部宽度的一致性。此外，还可以形成锯齿状或波浪状的鳍部侧壁，有助于增加驱动电流的导通路径。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图20为本发明一实施例提供的半导体结构形成过程的结构示意图。
参考图6，提供衬底100及凸出于所述衬底100的鳍部200。
图6显示了鳍部200在与鳍部200延伸方向相垂直的剖面上的截面示意图。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，此外，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部200的材料与所述衬底100的材料相同。本实施例中，所述鳍部200的材料为硅。在其他实施例中，所述鳍部200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，采用干法刻蚀工艺形成所述鳍部200。
本实施例中，在垂直于所述鳍部200延伸方向上，所述鳍部200底部宽度尺寸大于所述鳍部200顶部宽度尺寸。所述鳍部200的形成工艺简单，且所述鳍部200更为牢稳。
本实施例中，在垂直于所述鳍部200延伸方向的截面上，所述鳍部200的形状呈正梯形。
后续在所述衬底100上形成隔离层。本实施例中，形成所述隔离层前，还包括：在所述鳍部200顶部形成硬掩膜层210。
所述硬掩膜层210在后续的工艺步骤中可对所述鳍部200顶部起到保护作用。
所述硬掩膜层210的材料为氮化硅。在其他实施例中，所述硬掩膜层210的材料还可以为氮氧化硅、碳化硅或氮化硼。
参考图7，在所述衬底100上形成隔离层300，所述隔离层300覆盖所述鳍部200顶部。
本实施例中，所述隔离层300的材料为氧化硅。
一方面，所述隔离层300的材料为绝缘材料；另一方面，氧气容易渗入所述隔离层300材料。
后续采用回刻蚀工艺去除部分厚度所述隔离层300，露出所述鳍部200的部分侧壁；在所述隔离层300露出的所述鳍部200侧壁上形成侧墙；对所述隔离层300覆盖的所述鳍部200侧壁进行热氧化处理，形成氧化层；去除所述侧墙；循环进行回刻蚀工艺去除部分厚度所述隔离层300、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于所述鳍部200延伸方向上，所述鳍部200顶部宽度与所述鳍部200底部宽度相等。
其中，循环次数等于或大于两次。本实施例中，循环次数为三次。下面对三次循环的步骤进行详细的说明。在其他实施例中，循环次数还可以等于两次，或者，大于三次。
参考图8，采用回刻蚀工艺去除部分厚度所述隔离层300。
本实施例中，进行回刻蚀工艺前，还包括：采用化学机械研磨工艺刻蚀所述隔离层300，使剩余所述隔离层300顶部与所述硬掩膜层210顶部齐平。
参考图9及图10，在所述隔离层300露出的所述鳍部200侧壁上形成第一侧墙410。
所述第一侧墙410在后续工艺过程中可对所述隔离层300露出的所述鳍部200侧壁起到保护作用。
形成所述第一侧墙410的工艺步骤包括：如图9所示，在所述隔离层300顶部、所述鳍部200侧壁、所述硬掩膜层210顶部及侧壁形成侧墙膜400。如图10所示，去除位于所述衬底100顶部及所述硬掩膜层210顶部的侧墙膜400(参考图9)，剩余所述侧墙膜400作为第一侧墙410。
本实施例中，采用化学气相沉积工艺形成所述侧墙膜400。在其他实施例中，还可以采用物理气相沉积工艺或原子层沉积工艺形成所述侧墙膜400。
本实施例中，采用各向异性的干法刻蚀工艺去除位于所述衬底100顶部及所述硬掩膜层210顶部的侧墙膜400。
本实施例中，所述第一侧墙410的材料为氮化硅。在其他实施例中，所述第一侧墙410的材料还可以为氮氧化硅。
后续采用热氧化处理工艺形成第一氧化层。在所述热氧化处理工艺的过程中，所述第一侧墙410材料对氧气具有屏蔽作用，能够阻挡氧气经所述第一侧墙410材料渗入，从而避免所述隔离层300露出的所述鳍部200侧壁材料被氧化。此外，所述第一侧墙410材料容易去除，在后续去除所述第一侧墙410的工艺中，便于将所述第一侧墙410材料去除干净，避免在所述鳍部200侧壁上具有残余第一侧墙410材料。
参考图11，对所述隔离层300覆盖的所述鳍部200侧壁进行热氧化处理，形成第一氧化层510。
本实施例中，在所述热氧化处理工艺过程中，向工艺腔室内通入干氧，并掺入少量氮气。干氧渗入所述隔离层300，进而氧化所述隔离层300覆盖的所述鳍部200侧壁，使得在垂直于所述鳍部200延伸方向上，所述隔离层300覆盖的所述鳍部200的宽度变窄。在其他实施例中，还可以仅向工艺腔室内通入干氧。
在另一实施例中，还可以利用湿氧氧化所述隔离层300覆盖的所述鳍部200侧壁，在所述湿氧中可溶入少量水蒸汽。
本实施例中，所述第一氧化层510的材料为氧化硅。
参考图12，去除所述第一侧墙410(参考图11)。
本实施例中，采用湿法刻蚀工艺去除所述第一侧墙410。所述湿法刻蚀工艺的工艺液体包括磷酸。
参考图13，采用回刻蚀工艺去除部分厚度所述隔离层300，露出所述鳍部200的部分侧壁。
参考图14，在所述隔离层300露出的所述鳍部200侧壁上形成第二侧墙420。
所述第二侧墙420在后续形成第二氧化层的工艺过程中可对所述隔离层300露出的所述鳍部200侧壁起到保护作用。
参考图15，对所述隔离层300覆盖的所述鳍部200侧壁进行热氧化处理，形成第二氧化层520。
参考图16，去除所述第二侧墙420(参考图15)。
参考图17，采用回刻蚀工艺去除部分厚度所述隔离层300，露出所述鳍部200的部分侧壁。
参考图18，在所述隔离层300露出的所述鳍部200侧壁上形成第三侧墙430。
所述第三侧墙430在后续形成第三氧化层的工艺过程中可对所述隔离层300露出的所述鳍部200侧壁起到保护作用。
参考图19，对所述隔离层300覆盖的所述鳍部200侧壁进行热氧化处理，形成第三氧化层530。
参考图20，去除所述第三侧墙430(参考图19)，形成半导体结构。
在垂直于所述鳍部200延伸方向上，所述鳍部200顶部宽度与所述鳍部200底部宽度相等。所述鳍部200底部宽度变窄，有助于加强后续形成的栅极对所述鳍部底部的控制效果，从而可减少漏电流。
由所述鳍部200顶部至所述鳍部200底部，所述鳍部200由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部200侧壁，有利于增加驱动电流的导通路径，进而可以改善半导体结构的驱动性能。
本实施例中，所述子鳍部的数量为四个。由所述鳍部200顶部至所述鳍部200底部，依次为第一子鳍部210、第二子鳍部220、第三子鳍部230、第四子鳍部240。
沿所述鳍部200的顶部至所述鳍部200的底部方向，覆盖不同所述子鳍部侧壁的所述氧化层的厚度逐渐增加。所述第三氧化层530覆盖所述第四子鳍部240侧壁。所述第二氧化层520覆盖所述第三氧化层530侧壁及第三子鳍部230侧壁。所述第一氧化层510覆盖所述第二氧化层520侧壁及第二子鳍部220侧壁。
所述隔离层300覆盖所述氧化层的部分侧壁，所述隔离层300顶部与位于最底端的所述子鳍部顶部齐平。本实施例中，所述隔离层300顶部与第四子鳍部240顶部齐平。
参照图20，本发明还提供一种采用上述方法形成的半导体结构，包括：衬底100；鳍部200，凸出于所述衬底100，在垂直于所述鳍部200延伸方向上，所述鳍部200顶部宽度与所述鳍部200底部宽度相等，由所述鳍部200顶部至所述鳍部200底部，所述鳍部200由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部200侧壁；氧化层，覆盖所述鳍部200部分侧壁，沿所述鳍部200的顶部至所述鳍部200的底部方向，覆盖不同所述子鳍部侧壁的所述氧化层的厚度逐渐增加；隔离层300，位于所述衬底100上，所述隔离层300覆盖所述氧化层的部分侧壁，所述隔离层300顶部与位于最底端的所述子鳍部顶部齐平。
本实施例中，所述子鳍部的数量为四个。由所述鳍部200顶部至所述鳍部200底部，依次为第一子鳍部210、第二子鳍部220、第三子鳍部230、第四子鳍部240。
本实施例中，所述氧化层包括第一氧化层510、第二氧化层520及第三氧化层530。所述第三氧化层530覆盖所述第四子鳍部240侧壁。所述第二氧化层520覆盖所述第三氧化层530侧壁及第三子鳍部230侧壁。所述第一氧化层510覆盖所述第二氧化层520侧壁及第二子鳍部220侧壁。
本实施例中，所述隔离层300顶部与第四子鳍部240顶部齐平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底及凸出于所述衬底的鳍部；
在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部顶部；
采用回刻蚀工艺去除部分厚度所述隔离层，露出所述鳍部的部分侧壁；
在所述隔离层露出的所述鳍部侧壁上形成侧墙；
对所述隔离层覆盖的所述鳍部侧壁进行热氧化处理，形成氧化层；
去除所述侧墙；
循环进行回刻蚀工艺去除部分厚度所述隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁。
2.如权利要求1所述的形成方法，其特征在于，提供衬底及凸出于所述衬底的鳍部的工艺中，在垂直于所述鳍部延伸方向上，所述鳍部底部宽度大于所述鳍部顶部宽度。
3.如权利要求2所述的形成方法，其特征在于，循环次数等于或大于两次。
4.如权利要求1所述的形成方法，其特征在于，所述热氧化处理的工艺温度大于或等于800℃。
5.如权利要求1所述的形成方法，其特征在于，所述隔离层的材料为氧化硅。
6.如权利要求1所述的形成方法，其特征在于，所述侧墙的材料为氮化硅或氮氧化硅。
7.如权利要求1所述的形成方法，其特征在于，形成所述隔离层前，还包括：
在所述鳍部顶部形成硬掩膜层。
8.如权利要求7所述的形成方法，其特征在于，形成所述侧墙的工艺步骤包括：在所述隔离层顶部、所述鳍部侧壁、所述硬掩膜层顶部及侧壁形成侧墙膜；去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜，形成所述侧墙。
9.如权利要求8所述的形成方法，其特征在于，采用各向异性的干法刻蚀工艺，去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜。
10.一种半导体结构，其特征在于，包括：
衬底；
鳍部，凸出于所述衬底，在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁；
氧化层，覆盖所述鳍部部分侧壁，沿所述鳍部的顶部至所述鳍部的底部方向，覆盖不同所述子鳍部侧壁的所述氧化层的厚度逐渐增加；
隔离层，位于所述衬底上，所述隔离层覆盖所述氧化层的部分侧壁，所述隔离层顶部与位于最底端的所述子鳍部顶部齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910532669.8A CN112117190A (zh) | 2019-06-19 | 2019-06-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910532669.8A CN112117190A (zh) | 2019-06-19 | 2019-06-19 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112117190A true CN112117190A (zh) | 2020-12-22 |
Family
ID=73796679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910532669.8A Pending CN112117190A (zh) | 2019-06-19 | 2019-06-19 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112117190A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150255594A1 (en) * | 2012-10-23 | 2015-09-10 | Institute of Microelectronics, Chinese Academy of Sciences | Quasi-nanowire transistor and method of manufacturing the same |
| US20170005165A1 (en) * | 2015-07-02 | 2017-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finfet) device structure and method for forming the same |
| US20180061988A1 (en) * | 2013-02-27 | 2018-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | FETs and Methods for Forming the Same |
| CN107919284A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| TW201835982A (zh) * | 2017-03-23 | 2018-10-01 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
-
2019
- 2019-06-19 CN CN201910532669.8A patent/CN112117190A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150255594A1 (en) * | 2012-10-23 | 2015-09-10 | Institute of Microelectronics, Chinese Academy of Sciences | Quasi-nanowire transistor and method of manufacturing the same |
| US20180061988A1 (en) * | 2013-02-27 | 2018-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | FETs and Methods for Forming the Same |
| US20170005165A1 (en) * | 2015-07-02 | 2017-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finfet) device structure and method for forming the same |
| CN107919284A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| TW201835982A (zh) * | 2017-03-23 | 2018-10-01 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134761B2 (en) | Semiconductor device and FinFET transistor | |
| CN105470295B (zh) | 鳍状结构及其制造方法 | |
| CN110690285B (zh) | 半导体结构及其形成方法 | |
| US20180226403A1 (en) | Insulating layer next to fin structure and method of removing fin structure | |
| CN110783193B (zh) | 半导体结构及其形成方法 | |
| US20150228546A1 (en) | Semiconductor device and method of removing spacers on semiconductor device | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 | |
| CN112117190A (zh) | 半导体结构及其形成方法 | |
| CN109003976B (zh) | 半导体结构及其形成方法 | |
| CN110571266B (zh) | Finfet器件及其制备方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| TW201742125A (zh) | 半導體裝置及其製作方法 | |
| CN108155100B (zh) | 半导体器件的形成方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| KR101128915B1 (ko) | 반도체 소자의 형성방법 | |
| CN115775830B (zh) | 屏蔽栅功率器件及其制备方法 | |
| CN113903806B (zh) | 半导体结构及其形成方法 | |
| CN111696866B (zh) | 半导体结构及其形成方法 | |
| CN102956701B (zh) | 鳍式场效应管的结构及形成方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 | |
| CN114256150A (zh) | 半导体结构的形成方法 | |
| CN112117191A (zh) | 半导体结构及其形成方法 | |
| KR100713937B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |