CN101140883A - 快闪存储器件的制造方法 - Google Patents

快闪存储器件的制造方法 Download PDF

Info

Publication number
CN101140883A
CN101140883A CNA2007101303675A CN200710130367A CN101140883A CN 101140883 A CN101140883 A CN 101140883A CN A2007101303675 A CNA2007101303675 A CN A2007101303675A CN 200710130367 A CN200710130367 A CN 200710130367A CN 101140883 A CN101140883 A CN 101140883A
Authority
CN
China
Prior art keywords
photoresist pattern
mask layer
pattern
hard mask
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101303675A
Other languages
English (en)
Other versions
CN100546008C (zh
Inventor
沈贵潢
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101140883A publication Critical patent/CN101140883A/zh
Application granted granted Critical
Publication of CN100546008C publication Critical patent/CN100546008C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造快闪存储器件的方法包括：提供衬底，所述衬底具有绝缘层、绝缘层上方的第一掩模层、第一掩模层上方的第二掩模层、第二掩模层上方的第一光刻胶图案，所述第一光刻胶图案具有第一间距。在所述第一光刻胶图案上方提供材料层。蚀刻所述材料层以使所述材料层转化为具有第二间距的材料层图案，所述第二间距小于所述第一间距。利用所述材料层图案蚀刻所述第二硬掩模层，以形成沿第一方向延伸的第二硬掩模层图案。蚀刻第二光刻胶图案，所述第二光刻胶图案限定未暴露的第一区域和暴露的第二区域，所述第二区域沿着与所述第一方向正交的第二方向延伸。利用所述第二光刻胶图案蚀刻所述第一硬掩模层，以形成具有有角形状的第一硬掩模层图案。

Description

快闪存储器件的制造方法
相关申请的交叉引用
本申请要求2006年9月8日提交的韩国专利申请编号10-2006-86821的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及快闪存储器件，更具体涉及快闪存储器件的制造方法，其中用于上线(upper line)和下线(lower line)的接触塞形成为有角的形状(angular shape)(例如类矩形形状)。
背景技术
随着器件设计规则减小，在形成漏极接触孔的过程中可能出现以下情况。
第一，在使用矩形掩模形成漏极接触孔的过程中，由于曝光特性，例如邻近效应和像差，使得漏极接触孔成为圆形。
第二，以上形成的圆形漏极接触孔会难以控制接触孔边缘部分附近的粗糙度。因此，可能难以获得漏极接触孔之间的一致性。
第三，在圆形漏极接触孔中，在长轴和短轴上的偏压控制可能是困难的。
第四，在100nm以下的设计中，当漏极接触孔形成为圆形时，蚀刻过程可能不能正确实施，这是因为采用诸如ArF或KrF光源的曝光设备的分辨率限制所致。
发明内容
因此，本发明的实施方案涉及制造快闪存储器件的方法，其中用于连接上线和下线的接触塞形成为有角的形状(例如，类矩形形状)，以改善接触塞的电特性。
在一个实施方案中，一种制造快闪存储器件的方法包括在半导体衬底上方形成绝缘层、第一和第二硬掩模层、和第一光刻胶图案，所述第一光刻胶图案具有第一间距(pitch)。将含硅的硅烷化试剂涂覆在所述第一光刻胶图案上。烘烤涂覆有所述硅烷化试剂的所述第一光刻胶图案，以使部分所述第一光刻胶图案转变成含硅的材料层。移除所述材料层的上部区域，以形成具有第二间距的材料层图案，所述第二间距小于所述第一间距。利用所述材料层图案蚀刻所述第二硬掩模层，以形成沿第一方向延伸的第二硬掩模层图案。形成第二光刻胶图案，所述第二光刻胶图案限定未暴露的第一区域和暴露的第二区域，所述第二区域沿着与所述第一方向正交的第二方向延伸并且暴露出至少部分所述第二硬掩模层图案。利用所述第二光刻胶图案蚀刻所述第一硬掩模层，以形成具有类矩形形状的第一硬掩模层图案。利用所述第一硬掩模层图案蚀刻所述绝缘层以形成具有类矩形形状的接触孔，所述接触孔暴露出所述半导体衬底。
在另一实施方案中，一种制造快闪存储器件的方法包括提供衬底，所述衬底具有绝缘层、绝缘层上方的第一掩模层、第一掩模层上方的第二掩模层、第二掩模层上方的第一光刻胶图案，所述第一光刻胶图案具有第一间距。在所述第一光刻胶图案上提供材料层。蚀刻所述材料层以使所述材料层转化为具有第二间距的材料层图案，所述第二间距小于所述第一间距。利用所述材料层图案蚀刻所述第二硬掩模层，以形成沿第一方向延伸的第二硬掩模层图案。蚀刻第二光刻胶图案，所述第二光刻胶图案限定未暴露的第一区域和暴露的第二区域，所述第二区域沿着与所述第一方向正交的第二方向延伸。利用所述第二光刻胶图案蚀刻所述第一硬掩模层，以形成具有有角形状的第一硬掩模层图案。利用所述第一硬掩模层图案蚀刻所述绝缘层以形成具有有角形状的接触孔，所述接触孔暴露出所述绝缘层下方的材料。
在又一实施方案中，接触孔具有类矩形形状。接触孔具有基本成角状的角隅。接触孔所暴露出的材料是硅材料。材料层是涂覆在第一光刻胶图案上方的隔离物材料。材料层是含硅的无机材料或有机材料。
在再一实施方案中，在第一光刻胶图案上方提供材料层的步骤包括在第一光刻胶图案上方涂覆含硅的硅烷化试剂；和烘烤涂覆有硅烷化试剂的第一光刻胶图案，以使部分第一光刻胶图案转变成含硅的材料层。
在本发明的一个方面，所述硅烷化试剂尤其是甲硅烷基化试剂。
附图说明
图1A至1C是说明根据本发明一个实施方案的制造快闪存储器件的方法的布置图；
图2A至2J是说明根据本发明一个实施方案的制造快闪存储器件的方法的截面图；和
图3A和3B是说明根据本发明另一实施方案的制造快闪存储器件的方法的截面图。
具体实施方式
以下参照图1A至2G描述根据本发明一个实施方案的制造快闪存储器件的方法。图2A是沿图1A中的线A-A的器件截面图。参照图1A和2A，在半导体衬底100上方顺序形成有层间绝缘层102、第一硬掩模层104、第二硬掩模层106和光刻胶层，在半导体衬底100中形成有给定结构，例如隔离层、栅极、隔离物和SAC氮化物层。光刻胶层由化学放大型光敏剂形成。通过使用掩模(未示出)进行选择性蚀刻，使光刻胶层转变成第一光刻胶图案108。第一光刻胶图案108具有间距P。第一光刻胶图案108的结构形成为具有比由所述结构限定的间隙b更宽的宽度a。
在第一光刻胶图案108上涂覆含硅的硅烷化试剂。进行烘烤。该硅烷化试剂扩散进入第一光刻胶图案108的外侧部分。此时，该硅烷化试剂由SiO2形成。
结果，如图2B所示，形成含硅的硅烷化光刻胶110a和未硅烷化光刻胶110b。
参照图2C和2D，通过干法蚀刻过程移除含硅的硅烷化光刻胶110a的上部区域。该过程期间，也移除未硅烷化光刻胶110b。因此，在硅烷化光刻胶110a中形成图案111，该图案111的间距(1/2P)为第一光刻胶图案108的间距的一半。
参照图2E，使用硅烷化光刻胶110a的图案111作为掩模，通过实施各向异性蚀刻过程来蚀刻第二硬掩模层106。随后移除图案111。提供具有间距(1/2P)的第二硬掩模层图案106a。在本实施方案中，第二硬掩模层图案106a的间距为1/2P，但可以是小于P的不同间距。
图2F是沿图1B中的线B-B的器件截面图，和图2G是沿图1B中的线C-C的器件截面图。参照图1B、2F和2G，第二光刻胶图案112形成在包括第二硬掩模层图案106a的基本整个表面上方。第二光刻胶图案112限定暴露区域和未暴露区域。在沿图1B的线B-B的器件截面图中，第二硬掩模层图案106a的区域是未暴露区域(参见图2F)。因此，在该区域的第二硬掩模层图案106a的上方和之间涂覆第二光刻胶图案112。
另一方面，在沿图1B中的线C-C的器件截面图中，第二硬掩模层图案106a的区域是暴露区域(参见图2G)。因此，第二光刻胶图案112没有涂覆在第二硬掩模层图案106a上方。第二硬掩模层图案106a在该区域上保持开放。
图2H是沿图1C中的线D-D的器件截面图。参照图1C和2H，使用第二光刻胶图案112和第二硬掩模层图案106a作为掩模，蚀刻第一硬掩模层104，形成具有类矩形形状的第一硬掩模层图案104a。
参照图2I，使用类矩形形状的第一硬掩模层图案104a作为掩模，蚀刻层间绝缘层102，形成接触孔114，通过接触孔114暴露出半导体衬底100的某些区域。由于利用第一硬掩模层图案104a来形成接触孔114，因此接触孔114具有类矩形形状。
参照图2J，在以填充接触孔114的方式在整个表面上沉积多晶硅层之后，抛光该多晶硅层，以形成具有类矩形形状的接触塞116。
以下参照图3A和3B来描述根据本发明另一实施方案的制造快闪存储器件的方法。
形成漏极接触的加工步骤类似于本发明上述实施方案。一个不同之处在于形成第一光刻胶图案和硅烷化所形成的第一光刻胶图案的过程。
参照图3A，在其中形成有给定结构的半导体衬底200上顺序形成层间绝缘层202、第一硬掩模层204、第二硬掩模层206和第一光刻胶图案208。第一光刻胶图案208可形成为具有比间隙的宽度D更窄的宽度C。
参照图3B，隔离物材料210形成在包括第一光刻胶图案208的整个表面上。隔离物材料210可由含硅的无机材料或有机材料形成。移除隔离物材料210的上部以暴露出第一光刻胶图案208。移除暴露的光刻胶图案208以限定用于蚀刻第二硬掩模层206的掩模图案。
后续过程基本上与图2C至2J所示的过程相同，并且适当地省略相应的说明。
如上所述，本发明具有以下特征。
第一，由于形成矩形(或类矩形)形状的接触塞，因此可以改善接触塞的电特性。
第二，由于形成类矩形形状的接触塞，因此接触孔边缘部分附近的粗糙度可得以控制，从而增加接触孔之间的一致性。
第三，由于形成类矩形形状的接触塞，因此长轴和短轴上的偏压控制可以容易地实施。
第四，使用间距为接触孔间距两倍的第一光刻胶图案来实施蚀刻过程。因此，可以获得与使用当曝光设备的分辨率是常规方法的2倍或更多倍时的设计规则相同的结果。
虽然已参照具体实施方案做出上述说明，但应该理解本领域技术人员可以进行本专利的变化和更改，而不偏离本专利和所附权利要求的实质和范围。

Claims (20)

1.一种制造快闪存储器件的方法，所述方法包括：
在半导体衬底上方形成绝缘层、第一和第二硬掩模层、和第一光刻胶图案，所述第一光刻胶图案具有第一间距；
在所述第一光刻胶图案上方涂覆含硅的硅烷化试剂；
烘烤涂覆有所述硅烷化试剂的所述第一光刻胶图案，以使所述第一光刻胶图案的外侧部分转变成含硅的硅烷化光刻胶；
移除所述硅烷化光刻胶的上部区域，以形成具有第二间距的硅烷化光刻胶图案，所述第二间距小于所述第一间距；
利用所述硅烷化光刻胶图案蚀刻所述第二硬掩模层，以形成沿第一方向延伸的第二硬掩模层图案；
形成第二光刻胶图案，所述第二光刻胶图案限定未暴露的第一区域和暴露的第二区域，所述第二区域沿着与所述第一方向正交的第二方向延伸并且暴露出至少部分所述第二硬掩模层图案；
利用所述第二光刻胶图案蚀刻所述第一硬掩模层，以形成具有类矩形形状的所述第一硬掩模层图案；和
利用所述第一硬掩模层图案蚀刻所述绝缘层以形成具有类矩形形状的接触孔，所述接触孔暴露出所述半导体衬底。
2.如权利要求1所述的方法，其中所述第一光刻胶图案由化学放大型光敏剂形成。
3.如权利要求1所述的方法，其中所述第一光刻胶图案限定多个结构和多个间隙，每一间隙提供在两个相邻结构之间，每一结构在所述第二方向上具有比所述间隙更宽的宽度。
4.如权利要求1所述的方法，其中所述第一光刻胶图案限定多个结构和多个间隙，每一间隙提供在两个相邻结构之间，每一结构在所述第二方向上具有比所述间隙更窄的宽度。
5.如权利要求4所述的方法，其中在所述第一光刻胶图案上方形成隔离物材料。
6.如权利要求5所述的方法，其中所述隔离物材料由含硅的无机材料或有机材料形成。
7.如权利要求1所述的方法，其中所述硅烷化试剂包括SiO2。
8.如权利要求1所述的方法，其中通过实施干法蚀刻过程形成所述硅烷化光刻胶图案。
9.如权利要求8所述的方法，其中在干法蚀刻过程期间，也移除没有转变为硅烷化光刻胶的第一光刻胶图案。
10.如权利要求1所述的方法，其中所述硅烷化光刻胶图案的第二间距不大于所述第一光刻胶图案的第一间距的一半。
11.如权利要求1所述的方法，其中实施各向异性蚀刻过程以蚀刻所述第二硬掩模层。
12.如权利要求1所述的方法，其中在形成所述第二硬掩模层图案的步骤中，在所述第二区域的所述第二硬掩模层图案之间提供光刻胶层。
13.如权利要求1所述的方法，其中在形成所述第二硬掩模层图案的步骤中，不在所述第一区域的所述第二硬掩模层图案之间涂覆光刻胶层。
14.一种制造快闪存储器件的方法，所述方法包括：
提供衬底，所述衬底具有绝缘层、所述绝缘层上方的第一掩模层、所述第一掩模层上方的第二掩模层、所述第二掩模层上方的第一光刻胶图案，所述第一光刻胶图案具有第一间距；
在所述第一光刻胶图案上方提供材料层；
蚀刻所述材料层以使所述材料层转化为具有第二间距的材料层图案，所述第二间距小于所述第一间距；
利用所述材料层图案蚀刻所述第二硬掩模层，以形成沿第一方向延伸的第二硬掩模层图案；
形成第二光刻胶图案，所述第二光刻胶图案限定未暴露的第一区域和暴露的第二区域，所述第二区域沿着与所述第一方向正交的第二方向延伸；
利用所述第二光刻胶图案蚀刻所述第一硬掩模层，以形成具有有角形状的第一硬掩模层图案；和
利用所述第一硬掩模层图案蚀刻所述绝缘层以形成具有有角形状的接触孔，所述接触孔暴露出所述绝缘层下方的材料。
15.如权利要求14所述的方法，其中所述接触孔具有类矩形形状。
16.如权利要求14所述的方法，其中所述接触孔具有基本成角状的角隅。
17.如权利要求14所述的方法，其中由所述接触孔暴露出的材料是硅材料。
18.如权利要求14所述的方法，其中在所述第一光刻胶图案上方涂覆所述材料层。
19.如权利要求18所述的方法，其中所述材料层是含硅的无机材料或有机材料。
20.如权利要求14所述的方法，其中在所述第一光刻胶图案上方提供所述材料层包括：
在所述第一光刻胶图案上方涂覆含硅的硅烷化试剂；和
烘烤涂覆有所述硅烷化试剂的所述第一光刻胶图案，以使部分所述第一光刻胶图案转变成所述含硅材料层。
CNB2007101303675A 2006-09-08 2007-07-18 快闪存储器件的制造方法 Expired - Fee Related CN100546008C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060086821A KR100822581B1 (ko) 2006-09-08 2006-09-08 플래시 메모리 소자의 제조방법
KR1020060086821 2006-09-08

Publications (2)

Publication Number Publication Date
CN101140883A true CN101140883A (zh) 2008-03-12
CN100546008C CN100546008C (zh) 2009-09-30

Family

ID=39170251

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101303675A Expired - Fee Related CN100546008C (zh) 2006-09-08 2007-07-18 快闪存储器件的制造方法

Country Status (4)

Country Link
US (1) US7687403B2 (zh)
JP (1) JP2008066713A (zh)
KR (1) KR100822581B1 (zh)
CN (1) CN100546008C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794733A (zh) * 2009-01-14 2010-08-04 三星电子株式会社 采用双重构图形成半导体器件的方法
CN101752303B (zh) * 2008-12-01 2012-04-25 台湾积体电路制造股份有限公司 在小间距器件制造中减少分层的方法
CN102081300B (zh) * 2009-12-01 2012-05-30 中芯国际集成电路制造(上海)有限公司 圆孔图案的光刻方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2022205701A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976647B1 (ko) * 2007-04-25 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP5638413B2 (ja) 2011-02-08 2014-12-10 東京エレクトロン株式会社 マスクパターンの形成方法
CN103377985B (zh) * 2012-04-17 2016-06-29 南亚科技股份有限公司 接触孔的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007967B1 (en) 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US6117345A (en) 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
KR20000008910A (ko) * 1998-07-18 2000-02-15 윤종용 반도체소자의 제조방법 및 이를 이용한 커패시터 제조방법
US6410453B1 (en) 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
KR100334966B1 (ko) * 1999-09-16 2002-05-04 박종섭 커패시터의 전기적 특성을 모니터링하기 위한 테스트패턴의 구조와 그 제조방법 및 테스트방법
US6136644A (en) * 1999-12-13 2000-10-24 Vanguard International Semiconductor Corporation Method of manufacturing a multi-pillared storage node using silylated photoresist
US6683006B2 (en) * 2001-06-25 2004-01-27 Tokyo Electron Limited Film forming method and film forming apparatus
KR20030054308A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 캐패시터의 하부전극 제조 방법
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
KR20040000016A (ko) * 2002-06-19 2004-01-03 삼성전자주식회사 반도체 소자의 콘택 형성 방법
JP2005116756A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752303B (zh) * 2008-12-01 2012-04-25 台湾积体电路制造股份有限公司 在小间距器件制造中减少分层的方法
CN101794733A (zh) * 2009-01-14 2010-08-04 三星电子株式会社 采用双重构图形成半导体器件的方法
CN102081300B (zh) * 2009-12-01 2012-05-30 中芯国际集成电路制造(上海)有限公司 圆孔图案的光刻方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105632885B (zh) * 2014-10-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2022205701A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN100546008C (zh) 2009-09-30
US7687403B2 (en) 2010-03-30
JP2008066713A (ja) 2008-03-21
US20080064216A1 (en) 2008-03-13
KR100822581B1 (ko) 2008-04-16
KR20080022946A (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
CN100546008C (zh) 快闪存储器件的制造方法
US8034544B2 (en) Method for forming fine contact hole pattern of semiconductor device
US8163190B2 (en) Method for fabricating a fine pattern
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
KR101132803B1 (ko) 미세 패턴 형성 방법
JP2010080942A (ja) 半導体装置の製造方法
JP2011176150A (ja) 半導体装置の製造方法
JP2009158907A (ja) 半導体素子の微細パターン形成方法
JP2005150333A (ja) 半導体装置の製造方法
JP2015109469A (ja) 半導体素子
US7785967B2 (en) Method for manufacturing a semiconductor device
KR100885786B1 (ko) 반도체 메모리 소자의 비트라인 형성 방법
KR20060114431A (ko) 반도체소자의 제조방법
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
KR20060134596A (ko) 반도체 소자의 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20090103147A (ko) 반도체 소자의 형성 방법
US7381652B2 (en) Method of manufacturing flash memory device
JP2008091720A (ja) 半導体装置の製造方法
JP2005197707A (ja) 半導体素子のダミー層及びその製造方法
WO2022148004A1 (zh) 位线接触结构的形成方法及半导体结构
KR100871369B1 (ko) 반도체소자의 제조방법
KR100382545B1 (ko) 반도체 소자의 제조방법
KR100905181B1 (ko) 반도체 소자의 형성 방법
KR100772688B1 (ko) 반도체 소자의 리세스패턴 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20130718