CN104851779B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104851779B
CN104851779B CN201410055275.5A CN201410055275A CN104851779B CN 104851779 B CN104851779 B CN 104851779B CN 201410055275 A CN201410055275 A CN 201410055275A CN 104851779 B CN104851779 B CN 104851779B
Authority
CN
China
Prior art keywords
etching
layer
etch
sacrificial material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410055275.5A
Other languages
English (en)
Other versions
CN104851779A (zh
Inventor
伏广才
叶星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410055275.5A priority Critical patent/CN104851779B/zh
Publication of CN104851779A publication Critical patent/CN104851779A/zh
Application granted granted Critical
Publication of CN104851779B publication Critical patent/CN104851779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成无定型碳层、硬掩膜层、牺牲材料层和具有腔室图案的光刻胶层；以所述光刻胶层为掩膜，实施第一蚀刻以蚀刻牺牲材料层，直至露出硬掩膜层；实施第二蚀刻以蚀刻硬掩膜层，直至露出无定型碳层；对所述光刻胶层实施固化处理；实施第三蚀刻以蚀刻无定型碳层，直至露出半导体衬底，以在无定型碳层中形成腔室，同时一并去除所述光刻胶层；对半导体衬底依次实施干法清洗和湿法清洗；实施第四蚀刻，以去除牺牲材料层和残留在牺牲材料层表面上的由前述蚀刻所产生的蚀刻副产物。根据本发明，可以有效减少所述蚀刻副产物的产生量。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种通过蚀刻形成腔室的方法。
背景技术
在制作腔室绝缘体上硅衬底、压力传感器和微电子机械系统的过程中，形成的腔室均位于无定型碳中，这是因为无定型碳可以与氧气发生化学反应而形成易挥发的二氧化碳的缘故。
对于现有技术而言，通过蚀刻在无定型碳中形成腔室包括以下步骤：首先，如图1A所示，在半导体衬底100上依次形成无定型碳层101、硬掩膜层102和具有腔室图案104的光刻胶层103；接着，如图1B所示，以光刻胶层103为掩膜，实施以CHF3、CF4和Ar为基础蚀刻气体的第一蚀刻以蚀刻硬掩膜层102，露出下方的无定型碳层101；接着，如图1C所示，以经过所述第一蚀刻的硬掩膜层102为掩膜，实施以O2和Ar或者O2、Ar、N2和CO为基础蚀刻气体的第二蚀刻以蚀刻无定型碳层101，露出下方的半导体衬底100，在无定型碳层101中形成腔室105，而后实施湿法清洗，以去除前述蚀刻过程所产生的蚀刻副产物（以聚合物为主）。由于无定型碳层101的厚度通常超过20000埃，硬掩膜层102的厚度通常为2000-5000埃，因此，蚀刻硬掩膜层102和无定型碳层101时所产生的蚀刻副产物很难通过常规的湿法清洗工艺加以去除，进而造成最终形成的具有腔室105的半导体器件的性能的下降。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成无定型碳层、硬掩膜层、牺牲材料层和具有腔室图案的光刻胶层；以所述光刻胶层为掩膜，实施第一蚀刻以蚀刻所述牺牲材料层，直至露出所述硬掩膜层；以所述光刻胶层和经过所述第一蚀刻的牺牲材料层为掩膜，实施第二蚀刻以蚀刻所述硬掩膜层，直至露出所述无定型碳层；对所述光刻胶层实施固化处理；以经过所述第一蚀刻的牺牲材料层和经过所述第二蚀刻的硬掩膜层为掩膜，实施第三蚀刻以蚀刻所述无定型碳层，直至露出所述半导体衬底，以在所述无定型碳层中形成腔室，同时一并去除所述光刻胶层；对所述半导体衬底依次实施干法清洗和湿法清洗；实施第四蚀刻，以去除所述牺牲材料层和残留在所述牺牲材料层的表面上的由前述蚀刻所产生的蚀刻副产物。
进一步，所述硬掩膜层的厚度为300-500埃，所述牺牲材料层的厚度为1000-2000埃。
进一步，所述第一蚀刻以Cl2、HBr、CF4和O2为基础蚀刻气体。
进一步，所述第二蚀刻以CHF3、CF4和Ar为基础蚀刻气体.
进一步，所述固化处理采用的处理气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
进一步，所述固化处理采用范围为200-350W的低源功率，以确保后续实施所述第三蚀刻时产生的蚀刻副产物不影响形成的所述腔室的侧壁轮廓，避免所述蚀刻副产物进入所述光刻胶层而影响所述第三蚀刻对所述光刻胶层的去除效果。
进一步，所述第三蚀刻以O2和Ar为基础蚀刻气体，采用范围为250-400W的高偏置功率来增大离子能量以减少所述第三蚀刻所产生的蚀刻副产物的残留。
进一步，所述干法清洗采用的清洗气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
进一步，所述干法清洗采用范围为200-350W的低源功率，以去除所述第三蚀刻所产生的蚀刻副产物的一部分。
进一步，所述湿法清洗采用的清洗剂为BOE溶液，以去除所述第三蚀刻所产生的蚀刻副产物的其余部分。
进一步，所述第四蚀刻为湿法蚀刻，采用的腐蚀液为热双氧水，温度为80-100℃。
进一步，所述牺牲材料层的构成材料为锗。
根据本发明，通过对所述光刻胶层实施固化处理以及在形成所述腔室之后实施干法清洗来减少所述蚀刻副产物的产生量，通过形成所述牺牲材料层来降低所述硬掩膜层和光刻胶层的厚度，从而进一步减少所述蚀刻副产物的产生量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为根据现有的形成腔室的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2A-图2E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的通过蚀刻形成腔室的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2E和图3来描述根据本发明示例性实施例的方法通过蚀刻形成腔室的详细步骤。
参照图2A-图2E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。
接下来，在半导体衬底200上依次形成无定型碳层201、硬掩膜层202、牺牲材料层203和具有腔室图案205的光刻胶层204。在本实施例中，采用沉积工艺形成无定型碳层201、硬掩膜层202和牺牲材料层203，所述沉积为低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）、物理气相沉积（PVD）、原子层沉积（ALD）和分子束外延（MBE）中的一种；采用旋涂、曝光、显影等工艺形成光刻胶层204；无定型碳层201的厚度大于等于20000埃，硬掩膜层202的厚度为300-500埃，其构成材料优选TEOS（正硅酸乙酯），牺牲材料层203的厚度为1000-2000埃，其构成材料优选锗。本发明引入牺牲材料层203可以降低硬掩膜层202和光刻胶层204的厚度，从而在后续实施蚀刻时减少蚀刻副产物SiFxOy的产生量。
接着，如图2B所示，以光刻胶层204为掩膜，实施第一蚀刻以蚀刻牺牲材料层203，直至露出硬掩膜层202。在本实施例中，所述第一蚀刻以Cl2、HBr、CF4和O2为基础蚀刻气体，其中，Cl2的流量为100-150sccm，优选120sccm；HBr的流量为100-150sccm，优选120sccm；CF4的流量为5-10sccm，优选8sccm；O2的流量为3-5sccm，优选4sccm。所述第一蚀刻的压力为8-12mTorr，优选10mTorr；源功率为400-600W，优选500W；偏置功率为40-80W，优选60W。
接着，如图2C所示，以光刻胶层204和经过所述第一蚀刻的牺牲材料层203为掩膜，实施第二蚀刻以蚀刻硬掩膜层202，直至露出无定型碳层201。在本实施例中，所述第二蚀刻以CHF3、CF4和Ar为基础蚀刻气体，其中，CHF3的流量为8-12sccm，优选10sccm；CF4的流量为40-80sccm，优选55sccm；Ar的流量为120-180sccm，优选150sccm。所述第二蚀刻的压力为120-180mTorr，优选150mTorr；源功率为300-500W，优选400W。
接下来，对光刻胶层204实施固化处理，以确保后续蚀刻露出的无定型碳层201所产生的蚀刻副产物不影响形成的腔室的侧壁轮廓，避免所述蚀刻副产物进入光刻胶层204而影响所述蚀刻对光刻胶层204的去除效果。在本实施例中，所述固化处理采用的处理气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1，Ar的流量优选300sccm，O2的流量优选20sccm。所述固化处理的压力为80-120mTorr，优选98mTorr；源功率为200-350W，优选300W；偏置功率为80-120W，优选100W。
接着，如图2D所示，以经过所述第一蚀刻的牺牲材料层203和经过所述第二蚀刻的硬掩膜层202为掩膜，实施第三蚀刻以蚀刻无定型碳层201，直至露出半导体衬底200，以在无定型碳层201中形成腔室206，同时一并去除光刻胶层204。在本实施例中，所述第三蚀刻以O2和Ar为基础蚀刻气体，其中，O2的流量为200-300sccm，优选250sccm；Ar的流量为40-60sccm，优选50sccm，所述基础蚀刻气体还可以包含N2和CO。所述第三蚀刻的压力为80-120mTorr，优选100mTorr；源功率为900-1200W，优选1000W；偏置功率为250-400W，优选300W。实施所述第三蚀刻采用高偏置功率可以增大离子能量以减少蚀刻副产物的残留。
接下来，对半导体衬底200实施干法清洗，以去除前述蚀刻所产生的蚀刻副产物的一部分。在本实施例中，所述干法清洗采用的清洗气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1，Ar的流量优选300sccm，O2的流量优选20sccm。所述第一清洗的压力为80-120mTorr，优选98mTorr；源功率为200-350W，优选300W；偏置功率为250-350W，优选300W。
接下来，对半导体衬底200实施湿法清洗，以去除前述蚀刻所产生的蚀刻副产物的其余部分。在本实施例中，所述湿法清洗采用的清洗剂为BOE溶液，清洗时间为20-40s。
接着，如图2E所示，实施第四蚀刻，以去除牺牲材料层203和残留在牺牲材料层203的表面上的由前述蚀刻所产生的蚀刻副产物。在本实施例中，所述第四蚀刻为湿法蚀刻，采用的腐蚀液为热双氧水，温度为80-100℃，优选90℃。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，通过对光刻胶层204实施固化处理以及在形成腔室206之后实施干法清洗来减少蚀刻副产物的产生量，通过形成牺牲材料层203来降低硬掩膜层202和光刻胶层204的厚度，从而进一步减少蚀刻副产物的产生量。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上依次形成无定型碳层、硬掩膜层、牺牲材料层和具有腔室图案的光刻胶层；
在步骤302中，以光刻胶层为掩膜，实施第一蚀刻以蚀刻牺牲材料层，直至露出硬掩膜层；
在步骤303中，以光刻胶层和经过所述第一蚀刻的牺牲材料层为掩膜，实施第二蚀刻以蚀刻硬掩膜层，直至露出无定型碳层；
在步骤304中，对光刻胶层实施固化处理；
在步骤305中，以经过所述第一蚀刻的牺牲材料层和经过所述第二蚀刻的硬掩膜层为掩膜，实施第三蚀刻以蚀刻无定型碳层，直至露出半导体衬底，以在无定型碳层中形成腔室，同时一并去除光刻胶层；
在步骤306中，对半导体衬底依次实施干法清洗和湿法清洗；
在步骤307中，实施第四蚀刻，以去除牺牲材料层和残留在牺牲材料层的表面上的由前述蚀刻所产生的蚀刻副产物。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成无定型碳层、硬掩膜层、牺牲材料层和具有腔室图案的光刻胶层，所述牺牲材料层的构成材料为锗；
以所述光刻胶层为掩膜，实施第一蚀刻以蚀刻所述牺牲材料层，直至露出所述硬掩膜层；
以所述光刻胶层和经过所述第一蚀刻的牺牲材料层为掩膜，实施第二蚀刻以蚀刻所述硬掩膜层，直至露出所述无定型碳层；
对所述光刻胶层实施固化处理；
以经过所述第一蚀刻的牺牲材料层和经过所述第二蚀刻的硬掩膜层为掩膜，实施第三蚀刻以蚀刻所述无定型碳层，直至露出所述半导体衬底，以在所述无定型碳层中形成腔室，同时一并去除所述光刻胶层；
对所述半导体衬底依次实施干法清洗和湿法清洗；
实施第四蚀刻，以去除所述牺牲材料层和残留在所述牺牲材料层的表面上的由前述蚀刻所产生的蚀刻副产物。
2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度为300-500埃，所述牺牲材料层的厚度为1000-2000埃。
3.根据权利要求1所述的方法，其特征在于，所述第一蚀刻以Cl2、HBr、CF4和O2为基础蚀刻气体。
4.根据权利要求1所述的方法，其特征在于，所述第二蚀刻以CHF3、CF4和Ar为基础蚀刻气体.
5.根据权利要求1所述的方法，其特征在于，所述固化处理采用的处理气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
6.根据权利要求5所述的方法，其特征在于，所述固化处理采用范围为200-350W的低源功率，以确保后续实施所述第三蚀刻时产生的蚀刻副产物不影响形成的所述腔室的侧壁轮廓，避免所述蚀刻副产物进入所述光刻胶层而影响所述第三蚀刻对所述光刻胶层的去除效果。
7.根据权利要求1所述的方法，其特征在于，所述第三蚀刻以O2和Ar为基础蚀刻气体，采用范围为250-400W的高偏置功率来增大离子能量以减少所述第三蚀刻所产生的蚀刻副产物的残留。
8.根据权利要求1所述的方法，其特征在于，所述干法清洗采用的清洗气体以Ar和O2为基础气体，其中，Ar和O2的流量比为15:1。
9.根据权利要求8所述的方法，其特征在于，所述干法清洗采用范围为200-350W的低源功率，以去除所述第三蚀刻所产生的蚀刻副产物的一部分。
10.根据权利要求9所述的方法，其特征在于，所述湿法清洗采用的清洗剂为BOE溶液，以去除所述第三蚀刻所产生的蚀刻副产物的其余部分。
11.根据权利要求1所述的方法，其特征在于，所述第四蚀刻为湿法蚀刻，采用的腐蚀液为热双氧水，温度为80-100℃。
CN201410055275.5A 2014-02-18 2014-02-18 一种半导体器件的制造方法 Active CN104851779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410055275.5A CN104851779B (zh) 2014-02-18 2014-02-18 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410055275.5A CN104851779B (zh) 2014-02-18 2014-02-18 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104851779A CN104851779A (zh) 2015-08-19
CN104851779B true CN104851779B (zh) 2017-11-14

Family

ID=53851338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410055275.5A Active CN104851779B (zh) 2014-02-18 2014-02-18 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104851779B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147608B1 (en) * 2017-11-09 2018-12-04 Nanya Technology Corporation Method for preparing a patterned target layer
CN110797257A (zh) * 2019-11-15 2020-02-14 上海集成电路研发中心有限公司 一种图形传递方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202231A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 镶嵌结构的制造方法
CN101930916A (zh) * 2009-06-18 2010-12-29 中芯国际集成电路制造(上海)有限公司 形成沟槽的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7175944B2 (en) * 2004-08-31 2007-02-13 Micron Technology, Inc. Prevention of photoresist scumming
KR101161797B1 (ko) * 2006-06-30 2012-07-03 에스케이하이닉스 주식회사 반도체 소자의 미세패턴 형성방법
KR20080029638A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202231A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 镶嵌结构的制造方法
CN101930916A (zh) * 2009-06-18 2010-12-29 中芯国际集成电路制造(上海)有限公司 形成沟槽的方法

Also Published As

Publication number Publication date
CN104851779A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
JP2007123903A (ja) 選択的に高ｋ材をエッチングするためのプラズマ組成
CN108321079A (zh) 半导体结构及其形成方法
TWI534889B (zh) 減輕自我對準圖案化蝕刻中之非對稱輪廓
CN101719468B (zh) 一种可减小侧墙坡度的氧化层制造方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
CN104851779B (zh) 一种半导体器件的制造方法
CN104810245B (zh) 改善沟槽形貌方法
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
CN109427559A (zh) 半导体器件及其形成方法
CN101599429B (zh) 形成侧墙方法
CN109872953B (zh) 半导体器件及其形成方法
CN108573867B (zh) 硅深孔刻蚀方法
CN103151264B (zh) 一种半导体器件的制造方法
CN104835738B (zh) 一种形成FinFET器件的鳍片的方法
CN105845568B (zh) 一种半导体器件及其制作方法
CN104427456A (zh) 一种减少微机电系统麦克风制作过程中产生的粘黏的方法
US9147597B2 (en) Method for isolating active regions in germanium-based MOS device
CN109860291A (zh) 半导体结构及其形成方法
CN109671665B (zh) 沟槽的制造方法及浅沟槽隔离结构的制造方法
CN105702724B (zh) 半导体器件及其形成方法
CN108022830B (zh) 半导体装置的制造方法
CN110526202B (zh) 柔性硅片的制备方法
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant