CN103681270A - 金属栅极的形成方法 - Google Patents
金属栅极的形成方法 Download PDFInfo
- Publication number
- CN103681270A CN103681270A CN201210322184.4A CN201210322184A CN103681270A CN 103681270 A CN103681270 A CN 103681270A CN 201210322184 A CN201210322184 A CN 201210322184A CN 103681270 A CN103681270 A CN 103681270A
- Authority
- CN
- China
- Prior art keywords
- grid
- son
- sacrifice
- metal gates
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 225
- 239000002184 metal Substances 0.000 title claims abstract description 225
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 259
- 239000000463 material Substances 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 79
- 238000005530 etching Methods 0.000 claims description 44
- 238000001020 plasma etching Methods 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 239000002346 layers by function Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种金属栅极的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干平行的环形牺牲栅极，所述环形牺牲栅极具有第一子牺牲栅极、和第一子牺牲栅极平行的第二子牺牲栅极、以及位于第一子牺牲栅极和第二子牺牲栅极两端的第三子牺牲栅极；在所述半导体衬底上形成第一介质层，所述第一介质层的表面与环形牺牲栅极的顶部表面平齐；刻蚀部分所述第一子牺牲栅极和第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽；在凹槽中填充满金属，形成若干分立的金属栅极。本发明金属栅极的形成方法，节省了工艺步骤，节约了成本。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种金属栅极的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。
近年来，随着工艺节点的不断减小，采用平行牺牲栅极形成阵列金属栅极的方法也越来越广泛的应用在逻辑电路的制作中，参考图1~图3为现有阵列金属栅极形成过程的剖面结构示意图。
参考图1和图2，图2为图1沿切割线AB方向的剖面结构示意图，提供半导体衬底100，在所述半导体衬底100上形成若干环形牺牲栅极101，所述环形牺牲栅极101具有相互平行的第一牺牲栅极102和位于第一牺牲栅极102两端的第二牺牲栅极103，第一牺牲栅极102和第二牺牲栅极103环绕形成中空的矩形，所述第一牺牲栅极102后续用于形成若干分立的牺牲子栅极。
参考图3、图4和图5，图4为图3沿切割线AB方向的剖面结构示意图，图5为图3沿切割线CD方向的剖面结构示意图，在所述半导体衬底100上形成第一掩膜层106，所述第一掩膜层106具有暴露所述第二牺牲栅极103的第一开口104和暴露部分所述第一牺牲栅极102的若干分立的第二开口105。第一开口104暴露出全部的第二牺牲栅极103，若干分立的第二开口105暴露部分所述第一牺牲栅极102，将第一牺牲栅极102分成若干段。
参考图6，以所述第一掩膜层106（参考图3）为掩膜，沿第一开口104和第二开口105刻蚀去除所述第二牺牲栅极103和第一牺牲栅极102，形成若干分立的牺牲子栅极107，牺牲子栅极107与第一牺牲栅极102的位置相对应，若干分立的牺牲子栅极107构成牺牲子栅极阵列；去除所述第一掩膜层106。牺牲子栅极107后续用于形成金属栅极。
参考图7和图8，图8为图7沿切割线AB方向的剖面结构示意图，在所述半导体衬底100上形成介质层108，所述介质层108与牺牲子栅极107的顶部表面平齐；在所述介质层108表面形成第二掩膜层109，所述第二掩膜层109具有暴露牺牲子栅极107表面的开口110。
参考图9，沿开口110刻蚀去除所述牺牲子栅极107（参考图8）形成凹槽111。
参考图10和图11，在凹槽111（参考图9）中填充满金属，形成阵列排布的若干金属栅极112。
但是上述金属栅极的形成方法，工艺过程较为复杂，增加了制作成本。
更多关于金属栅极的形成方法请参考公开号为US2002/0064964A1的美国专利。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法，以形成精度较高的平行金属栅极。
为解决上述问题，本发明技术方案提供了一种金属栅极的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干平行的环形牺牲栅极，所述环形牺牲栅极具有第一子牺牲栅极、和第一子牺牲栅极平行的第二子牺牲栅极、以及位于第一子牺牲栅极和第二子牺牲栅极两端的第三子牺牲栅极；在所述半导体衬底上形成第一介质层，所述第一介质层的表面与环形牺牲栅极的顶部表面平齐；在所述第一介质层上形成掩膜层，所述掩膜层具有暴露部分所述第一子牺牲栅极和第二子牺牲栅极的若干分立的开口；沿开口刻蚀部分所述第一子牺牲栅极和第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽；在凹槽中填充满金属，形成若干分立的金属栅极；去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽；在第三凹槽中填充满第二介质层。
可选的，所述金属栅极包括第一金属栅极和第二金属栅极。
可选的，第一子牺牲栅极中对应形成的若干金属栅极的类型相同或者不同。
可选的，第二子牺牲栅极中对应形成的若干金属栅极的类型相同或者不同。
可选的，在一个环形牺牲栅极中，第一子牺牲栅极和第二子牺牲栅极中形成的金属栅极的位置相互对应，且第一子牺牲栅极和第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
可选的，两相邻的环形牺牲栅极中，两个第一子牺牲栅极中形成的金属栅极的位置相互对应，且两个第一子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
可选的，两相邻的环形牺牲栅极中，两个第二子牺牲栅极中形成的金属栅极的位置相互对应，且两个第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
可选的，所述第一金属栅极和第二金属栅极的形成过程为：在所述第一介质层和环形牺牲栅极表面形成第一掩膜层，所述第一掩膜层具有暴露第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第一开口；沿第一开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第一凹槽；在第一凹槽中填充满金属，形成第一金属栅极；去除第一掩膜层，在第一介质层、环形牺牲栅极和第一金属栅极表面形成第二掩膜层，所述第二掩膜层具有暴露剩余的第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第二开口；沿第二开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第二凹槽；在第二凹槽中填充满金属，形成第二金属栅极；去除第二掩膜层。
可选的，在形成第一凹槽后，还包括：在第一凹槽的底部和侧壁形成第一高K介质层；在第一高K介质层表面形成第一功能层。
可选的，在形成第二凹槽后，还包括：在第二凹槽的底部和侧壁形成第二高K介质层；在第二高K介质层表面形成第二功能层。
可选的，所述第一开口和第二开口的宽度大于第一子牺牲栅极或第二牺牲栅极的宽度。
可选的，所述第一开口和第二开口的宽度大于等于第一子牺牲栅极或第二牺牲栅极的宽度的1.3倍。
可选的，沿第一开口和第二开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极的工艺为低偏置功率的等离子体刻蚀工艺。
可选的，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种。
可选的，第一子牺牲栅极中相邻的金属栅极之间的间距为第一子牺牲栅极宽度的0.3~3倍，第二子牺牲栅极中相邻的金属栅极之间的间距为第二子牺牲栅极宽度的0.3~3倍。
可选的，形成环形牺牲栅极的过程为：在所述半导体衬底上形成第一牺牲层；在所述第一牺牲层上形成第二牺牲层；刻蚀所述第二牺牲层，形成若干平行的第二牺牲栅极；在第一牺牲层表面、以及第二牺牲栅极的表面和侧壁形成侧墙材料层，采用无掩膜等离子刻蚀工艺刻蚀所述侧墙材料层，在所述第二牺牲栅极的四周侧壁形成环形侧墙；去除所述第二牺牲栅极，暴露第一牺牲层的表面；以所述侧墙为掩膜，刻蚀所述第一牺牲层，形成若干平行的环形牺牲栅极；去除所述环形侧墙。
可选的，所述第一牺牲层的材料为非掺杂的多晶硅、掺杂的多晶硅、无定形硅或硅锗。
可选的，所述第二介质层的形成过程为：在第一介质层和金属栅极表面形成第二介质材料层，所述第二介质材料层填充满第三凹槽；化学机械研磨所述第二介质材料层，以第一介质层表面为停止层，形成第二介质层。
可选的，去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极的工艺为低偏置功率的等离子体刻蚀工艺。
可选的，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种。
可选的，所述第二介质材料层的材料为氮化硅、氧化硅或低K介质材料。
可选的，所述第二介质材料层的形成工艺为流动式化学气相沉积工艺。
与现有技术相比，本发明技术方案具有以下优点：
形成环形牺牲侧墙，在第一介质层表面形成掩膜层，然后以所述掩膜层为掩膜刻蚀环形牺牲侧墙的第一子牺牲栅极和与第一子牺牲栅极平行的第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽，在凹槽中填充满金属形成金属栅极，接着利用环形牺牲栅极材料与金属栅极材料和第一介质层材料的高的刻蚀选择比特性，无掩膜去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽，在第三凹槽中填充满第二介质层，因此从环形牺牲栅极的分割到金属栅极的形成只需进行一次掩膜工艺，节省了工艺步骤，节约了制作成本。
进一步，采用无掩膜等离子体刻蚀工艺刻蚀所述侧墙材料层自对准的在第二牺牲栅极的侧壁表面形成环形侧墙，使得一个环形侧墙中相互平行的两边的距离相等，同时相邻的环形侧墙之间的间距也相等，并且环形侧墙的本身宽度也相等，以环形侧墙为掩膜刻蚀第一牺牲层形成环形牺牲侧墙时，使得环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极的间距相等，相邻环形牺牲侧墙之间的间距也相等，同时牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极本身宽度也相等，在第一子牺牲栅极和第二子牺牲栅极中形成若干金属栅极时，使得第一子牺牲栅极或第二子牺牲栅极中的金属栅极呈一直线，同一环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，相邻环形牺牲侧墙的第一子牺牲栅极或第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，并且金属栅极本身的宽度相等，从而使得形成的金属栅极的位置和尺寸的精度更高。
附图说明
图1~图11为现有金属栅极形成过程的剖面结构示意图；
图12为本发明实施例金属栅极的形成方法的流程示意图；
图13~图40为本发明实施例金属栅极的形成过程结构示意图。
具体实施方式
发明人在现有技术制作阵列排布的金属栅极的过程中发现，先要形成第一掩膜层以去除环形牺牲栅极的第二牺牲栅极，并将第一牺牲栅极分割成若干段，以形成若干分立的牺牲子栅极，然后再形成第二掩膜层去除牺牲子栅极形成凹槽，最后在凹槽中填充满金属形成金属栅极，因此从环形牺牲栅极的分段到金属栅极的形成至少需要两次掩膜工艺，使得工艺步骤较为复杂，增加了制作成本，发明人还发现，由于在第一掩膜层和第二掩膜层中形成的开口的宽度与第一牺牲栅极和第二牺牲栅极是相等的，在去除时很难将第一牺牲栅极和第二牺牲栅极去除干净，影响形成凹槽的形貌，影响形成的金属栅极的布局和性能。
为解决上述问题，本发明提供了一种金属栅极的形成方法，形成环形牺牲侧墙，在第一介质层表面形成掩膜层，然后以所述掩膜层为掩膜刻蚀环形牺牲侧墙的第一子牺牲栅极以及和第一子牺牲栅极平行的第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽，在凹槽中填充满金属形成金属栅极，接着利用环形牺牲栅极材料与金属栅极材料和第一介质层材料的高的刻蚀选择比特性，无掩膜去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽，在第三凹槽中填充满第二介质层，因此从环形牺牲栅极的分割到金属栅极的形成只需进行一次掩膜工艺，节省了工艺步骤，节约了制作成本。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图12，图12为本发明实施例金属栅极的形成方法的流程示意图，包括：
步骤S201，提供半导体衬底，在所述半导体衬底上形成第一牺牲层；
步骤S202，在所述第一牺牲层上形成第二牺牲层，刻蚀所述第二牺牲层，形成若干平行的第二牺牲栅极；
步骤S203，在所述第二牺牲栅极的四周侧壁形成环形侧墙；
步骤S204，去除所述第二牺牲栅极，暴露第一牺牲层的表面；
步骤S205，以所述环形侧墙为掩膜，刻蚀所述第一牺牲层，形成若干平行的环形牺牲栅极；去除所述环形侧墙；
步骤S206，在所述半导体衬底上形成第一介质层，所述第一介质层的表面与环形牺牲栅极的顶部表面平齐；
步骤S207，在所述第一介质层和环形牺牲栅极表面形成第一掩膜层，所述第一掩膜层具有暴露第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第一开口；
步骤S208，沿第一开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第一凹槽；去除第一掩膜层，在第一凹槽中填充满金属，形成第一金属栅极；
步骤S209，在第一介质层、环形牺牲栅极和第一金属栅极表面形成第二掩膜层，所述第二掩膜层具有暴露剩余的第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第二开口；
步骤S210，沿第二开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第二凹槽；去除第二掩膜层，在第二凹槽中填充满金属，形成第二金属栅极；
步骤S211，去除第三子牺牲栅极以及相邻第一金属栅极和第二金属栅极之间的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽；
步骤S212，在第一介质层、第一金属栅极和第二金属栅极表面形成第二介质材料层，所述第二介质材料层填充满第三凹槽；化学机械研磨所述第二介质材料层，以第一介质层表面为停止层，形成第二介质层。
下面结合附图对上述具体过程进行详细的说明，图13~图40为本发明实施例金属栅极的形成过程结构示意图。
参考图13，提供半导体衬底300，在所述半导体衬底300上形成第一牺牲层301；在所述第一牺牲层301上形成第二牺牲层302；在所述第二牺牲层302上形成图形化的光刻胶层303，所述图形化的光刻胶层303具有若干平行的暴露第二牺牲层表面的开口。
所述半导体衬底300为硅衬底、锗衬底、氮化镓衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种。本实施例中所述半导体衬底为硅衬底。所述半导体衬底300内还形成有浅沟道隔离结构（图中未示出），用于隔离相邻的晶体管。
所述第一牺牲层301后续用于形成环形牺牲栅极，第一牺牲层301的材料为非掺杂的多晶硅、掺杂的多晶硅、无定形硅或硅锗。本实施例中，所述第一牺牲层301的材料为非掺杂的多晶硅。
所述第二牺牲层302后续用于形成第二牺牲栅极，第二牺牲层302的材料与第一牺牲层301的材料不同，后续形成第二牺牲栅极或去除第二牺牲栅极时，第二牺牲层302相对于第一牺牲层301具有高的刻蚀选择比。所述第二牺牲层302的材料为无定形碳、SiN、SiON、SiCO、SiCOH或BN。本实施例中所述第二牺牲层302的材料为氮化硅。
在本发明的其他实施例中，所述半导体衬底和第一牺牲层之间还形成有隔离层，作为后续刻蚀第一牺牲层时，半导体衬底表面的保护层，并可以防止高K介质层与半导体衬底直接接触带来的晶格失配的缺陷。
参考图14，以所述图形化的光刻胶层303为掩膜，刻蚀所述第二牺牲层，形成若干平行的第二牺牲栅极304。
刻蚀所述第二牺牲层的工艺为等离子体刻蚀工艺。
本实施例中所述相邻的第二牺牲栅极304之间的间距相等，从而使得后续相邻的环形牺牲栅极上对应形成的金属栅极的间距相等。在本发明的其他实施例中，所述相邻的第二牺牲栅极之间的间距不相等。
本实施例，所述第二牺牲栅极304的本身宽度相等，使得后续形成的环形牺牲栅极的第一子牺牲栅极和第二子牺牲栅极本身的宽度相等，从而使得第一子牺牲栅极和第二子牺牲栅极中对应形成的金属栅极的间距相等。本实施例的其他实施例中，所述第二牺牲栅极的本身宽度不相等。
参考图15，去除所述图形化的光刻胶层303（参考图14）；在所述第一牺牲层301表面、以及第二牺牲栅极304的侧壁和表面形成侧墙材料层305。
所述侧墙材料层305的材料与第一牺牲层301和牺牲栅极304的材料不相同，在后续刻蚀侧墙牺牲层305形成环形侧墙时，使得侧墙材料层305相对于第一牺牲层301和牺牲栅极304具有高的刻蚀选择比。所述侧墙材料层305为SiO2、TiN、TaN和SiCN中的一种或几种，本实施例中，所述侧墙材料层305为TiN。
所述侧墙材料层305形成工艺为溅射、物理气相沉积工艺或化学气相沉积工艺。
参考图16，采用无掩膜等离子体刻蚀工艺刻蚀所述侧墙材料层305（参考图7），在所述第二牺牲栅极304的四周侧壁形成环形侧墙306。
采用无掩膜等离子体刻蚀工艺刻蚀所述侧墙材料层305自对准的在第二牺牲栅极304的侧壁表面形成环形侧墙306，使得一个环形侧墙306中相互平行的两边的距离相等，同时相邻的环形侧墙306之间的间距也相等，并且环形侧墙306的本身宽度也相等，后续以环形侧墙306为掩膜刻蚀第一牺牲层301形成环形牺牲侧墙时，使得环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极的间距相等，相邻环形牺牲侧墙之间的间距也相等，同时牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极本身宽度也相等，在第一子牺牲栅极和第二子牺牲栅极中形成若干金属栅极时，使得第一子牺牲栅极或第二子牺牲栅极中的金属栅极呈一直线，同一环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，相邻环形牺牲侧墙的第一子牺牲栅极或第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，并且金属栅极本身的宽度相等，从而使得形成的金属栅极的位置和尺寸的精度更高。
参考图17，去除所述第二牺牲栅极304（参考图16），暴露第一牺牲层301（参考图16）的表面；以所述环形侧墙306为掩膜，刻蚀所述第一牺牲层301，形成环形牺牲栅极307。
去除所述第二牺牲栅极304的工艺为干法刻蚀工艺或湿法刻蚀工艺。
刻蚀所述第一牺牲层301的工艺为等离子体刻蚀工艺，使形成的环形牺牲栅极307具有较好的形貌。所述等离子刻蚀工艺采用的气体为HBr和CF4。
环形牺牲栅极307的宽度等于环形侧墙306底部的宽度，由于环形侧墙306是通过无掩膜刻蚀工艺形成，使得环形侧墙306的宽度较小，因此，环形牺牲栅极307的宽度也较小。
在形成环形牺牲栅极后，还包括：在环形牺牲侧墙的侧壁形成侧墙；在环形牺牲栅极两侧的半导体衬底内形成后续形成第一晶体管和第二晶体管对应的源漏区。
参考图18，去除所述环形侧墙，在所述半导体衬底300上形成第一介质层311，所述第一介质层311的表面与环形牺牲栅极307的顶部表面平齐。
所述第一介质层311的材料为氧化硅、氮化硅、低K介电材料或超低K介电材料。本实施例中所述第一介质层311的材料为氧化硅。第一介质层311形成的具体过程为：采用化学气相沉积或旋涂工艺形成覆盖所述环形牺牲栅极307和半导体衬底表面的第一介质材料薄膜；化学机械研磨或回刻蚀所述第一介质材料薄膜，以环形牺牲栅极307的顶部表面为停止层，形成第一介质层。
参考图19，图19为图18俯视视角的示意图，所述环形牺牲栅极307具有第一子牺牲栅极308、和第一子牺牲栅极308平行的第二子牺牲栅极309、以及位于第一子牺牲栅极308和第二子牺牲栅极309两端的第三子牺牲栅极310，第一子牺牲栅极308、第二子牺牲栅极309和第三子牺牲栅极310环绕构成一个中空的矩形。本实施例中，第一子牺牲栅极308和第二子牺牲栅极309向两端延伸的方向为长度方法（列方向），第三子牺牲栅极310延伸的方向为宽度方向（行方向）。
环形牺牲侧墙307的第一子牺牲栅极308和第二子牺牲栅极309之间的间距相等，相邻环形牺牲侧墙之间的间距相等，第一子牺牲栅极308和第二子牺牲栅极309本身的宽度相等，后续在同一环形牺牲侧墙307的第一子牺牲栅极308和/或第二子牺牲栅极308中形成的金属栅极之间的间距相等，相邻环形牺牲侧墙307的第一子牺牲栅极308或第二子牺牲栅极309对应位置形成的金属栅极之间的间距相等，并且金属栅极本身的宽度相等，从而使得形成的金属栅极的位置和尺寸的精度更高。
参考图20、图21和图22，图21为图20沿切割线AB剖面结构示意图，图22为图20沿切割线CD方向的剖面结构示意图，在所述第一介质层311和环形牺牲栅极307表面形成第一掩膜层312，所述第一掩膜层312具有暴露第一子牺牲栅极308和/或第二子牺牲栅极309部分表面的若干分立的第一开口313。
第一掩膜层312的材料为光刻胶或者硬掩模材料。所述硬掩模材料与第一牺牲层和介质层的材料不相同，所述硬掩模材料为SiO2、TiN、TaN、SiN、SiCN、SiC或BN中的一种或几种。本实施例中，所述第一掩膜层312的材料为光刻胶。在发明的其他实施例中，所述第一掩膜层的材料为硬掩模材料时，所述第一掩膜层的厚度为100~200埃，后续在第一凹槽和第一开口中填充金属时，在第一凹槽宽度较小的情况下，若第一掩膜层的厚度太厚，将使得第一凹槽和第一开口构成的空洞的高宽比增大，在填充金属时，容易形成空洞，影响形成的第一金属栅极的稳定性。
本实施例中，所述若干分立的第一开口313既暴露第一子牺牲栅极308的部分表面又暴露第二子牺牲栅极309的部分表面，第一开口313在第一子牺牲栅极308和第二子牺牲栅极309上沿长度方向交错分布，使得后续与第一开口的位置对应形成的第一凹槽和第一金属栅极也沿第一子牺牲栅极308和第二子牺牲栅极309上沿长度方向交错分布。
由于采用环形侧墙为掩膜刻蚀第一牺牲层形成的环形牺牲栅极的第一子牺牲栅极308和第二牺牲栅极309的宽度较小，若第一开口313的宽度等于第一子牺牲栅极308和第二牺牲栅极309的宽度时，会使得第一子牺牲栅极308和第二牺牲栅极309不能干净的去除，会影响形成的第一凹槽的形貌，本实施例中，所述第一开口313的宽度大于第一子牺牲栅极308或第二牺牲栅极309的宽度，所述第一开口313的宽度大于等于第一子牺牲栅极308或第二牺牲栅极309的宽度的1.3倍，使第一开口313暴露第一子牺牲栅极308或第二牺牲栅极309两侧边，在刻蚀第一子牺牲栅极308或第二牺牲栅极309形成第一凹槽时，第一掩膜层312不会影响第一子牺牲栅极308或第二牺牲栅极309沿宽度方向的刻蚀，使第一凹槽具有较好的形貌，第一凹槽的侧壁不会有第一牺牲材料的残留，提高后续形成的第一金属栅极的性能，并使得同一列中形成的第一凹槽位于同一直线，减小了同一列中相邻第一凹槽位置的偏差，有利于后续形成的第一金属栅极的布局。
在本发明的另一实施例中，所述第一开口只暴露第一子牺牲栅极或第二子牺牲栅极的部分表面，不同的环形牺牲栅极上对应的第一开口沿第一子牺牲栅极或第二子牺牲栅极长度方向分布的位置相同或不同。
在本发明的又一实施例中，所述第一开口既暴露第一子牺牲栅极的部分表面又暴露第二子牺牲栅极的部分表面，同一环形牺牲栅极上对应的第一开口沿第一子牺牲栅极和第二子牺牲栅极长度方向分布的位置相同或不同。
在本发明的又一实施例中，所述第一开口既暴露第一子牺牲栅极的部分表面又暴露第二子牺牲栅极的部分表面，相邻的环形牺牲栅极的第一子牺牲栅极和第二子牺牲栅极上对应的第一开口沿第一子牺牲栅极和第二子牺牲栅极长度方向分布的位置相同或不同。
需要说明的是，上述虽已列举相关的第一开口的分布方式，但是第一开口的数量和分布的位置不应限制本发明的保护范围。
参考图23和24，图24为图23沿切割线AB方向的剖面结构示意图，沿第一开口313（参考图20）刻蚀部分所述的第一子牺牲栅极308和/或第二子牺牲栅极309，形成若干分立的第一凹槽314。所述刻蚀部分所述第一子牺牲栅极308和/或第二子牺牲栅极309时，第一子牺牲栅极308和第二子牺牲栅极309相对于第一介质层311具有高的刻蚀选择比，形成第一凹槽314时，第一介质层311的损害较小。
所述刻蚀部分所述第一子牺牲栅极308和/或第二子牺牲栅极309工艺为低偏置功率等离子体刻蚀工艺，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，使等离子的横向刻蚀作用减小，保持等离子体刻蚀各向异性，使得第一凹槽314的宽度与第一子牺牲栅极308和第二子牺牲栅极309的宽度对应，第一凹槽314的侧壁不会有第一牺牲材料的残留，第一凹槽314具有较好的形貌。
参考图25，去除所述第一掩膜层；在第一介质层311表面形成第一金属层315，所述第一金属层315填充满所述第一凹槽。
所述第一金属层315后续用于形成第一金属栅极，所述第一金属层315的材料为铜、钨或铝。所述第一金属层315的形成工艺为电镀或物理气相沉积工艺。
在形成第一金属层315之前，还包括：在第一凹槽的侧壁和底部形成第一高K介质层（图中未示出）；在第一高K介质层表面形成第一功能层（图中未示出）。
所述第一功能层用于调节后续形成的第一晶体管的功函数，第一金属栅极和第一高K介质层构成第一晶体管的栅极堆叠结构。
所述第一高K介质层为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种。
所述第一功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
在本发明的其他实施例中，所述第一掩膜层的材料为硬掩膜材料时，在第一掩膜层的表面形成第一金属层，所述第一金属层填充满所述第一开口和第一凹槽，后续化学机械研磨所述第一金属层和第一掩膜层，以第一介质层表面为停止层，形成第一金属栅极。
参考图26和27，图27为图26俯视结构示意图，化学机械研磨所述金属层315（参考图25）、第一功能层，以第一介质层311表面为停止层，形成第一金属栅极316。
所述第一金属栅极316作为第一晶体管的栅极，本实施例中，所述第一金属栅极在第一子牺牲栅极308和第二子牺牲栅极309上沿长度方法交替分布。
在本发明的其他实施例中，所述第一金属栅极作为第一鳍式场效应管的栅极。
参考图28、29和30，图29为图28沿切割线AB剖面结构示意图，图30为图28沿切割线CD方向的剖面结构示意图，在第一介质层311、环形牺牲栅极307和第一金属栅极316表面形成第二掩膜层317，所述第二掩膜层317具有暴露剩余的第一子牺牲栅极308和/或第二子牺牲栅极309部分表面的若干分立的第二开口318。
第二掩膜层317的材料为光刻胶或者硬掩模材料。所述硬掩模材料与第一牺牲层和介质层的材料不相同，所述硬掩模材料为SiO2、TiN、TaN、SiN、SiCN、SiC或BN中的一种或几种。本实施例中，所述第二掩膜层317的材料为光刻胶。在发明的其他实施例中，所述第二掩膜层的材料为硬掩模材料时，所述第二掩膜层的厚度为100~200埃，后续在第二凹槽和第二开口中填充金属时，在第二凹槽宽度较小的情况下，若第二掩膜层的厚度太厚，将使得第二凹槽和第二开口构成的空洞的高宽比增大，在填充金属时，容易形成空洞，影响形成的第二金属栅极的稳定性。
本实施例中，所述若干分立的第二开口318既暴露剩余的第一子牺牲栅极308的部分表面又暴露剩余的第二子牺牲栅极309的部分表面，第二开口318在第一子牺牲栅极308和第二子牺牲栅极309上沿长度方向交错分布，使得后续与第二开口318的位置对应形成的第二凹槽和第二金属栅极也沿第一子牺牲栅极308和第二子牺牲栅极309上沿长度方向交错分布。
所述第二开口318的宽度大于第一子牺牲栅极308或第二牺牲栅极309的宽度，所述第二开口318的宽度大于等于第一子牺牲栅极308或第二牺牲栅极309的宽度的1.3倍，使第二开口318暴露第一子牺牲栅极308或第二牺牲栅极309两侧边，在刻蚀第一子牺牲栅极308或第二牺牲栅极309形成第二凹槽时，第二掩膜层317不会影响第一子牺牲栅极308或第二牺牲栅极309沿宽度方向的刻蚀，使第二凹槽具有较好的形貌，第二凹槽的侧壁不会有第一牺牲材料的残留，提高后续形成的第二金属栅极的性能，并使得同一列中形成的第二凹槽位于同一直线，减小了同一列中相邻第二凹槽位置的偏差，有利于后续形成的第二金属栅极的布局。
在本发明的另一实施例中，所述第二开口只暴露剩余的第一子牺牲栅极或第二子牺牲栅极的部分表面，不同的环形牺牲栅极上对应的第二开口沿第一子牺牲栅极或第二子牺牲栅极长度方向分布的位置相同或不同。
在本发明的又一实施例中，所述第二开口既暴露剩余的第一子牺牲栅极又暴露剩余的第二子牺牲栅极的部分表面，同一环形牺牲栅极上对应的第二开口沿第一子牺牲栅极和第二子牺牲栅极长度方向分布的位置相同或不同。
在本发明的又一实施例中，所述第二开口既暴露剩余的第一子牺牲栅极又暴露剩余的第二子牺牲栅极的部分表面，相邻的环形牺牲栅极的第一子牺牲栅极和第二子牺牲栅极上对应的第二开口沿第一子牺牲栅极和第二子牺牲栅极长度方向分布的位置相同或不同。
需要说明的是，上述虽已列举相关的第一开口的分布方式，但是第一开口的数量和分布的位置不应限制本发明的保护范围。
参考图31和32，图32为图31沿切割线AB方向的剖面结构示意图，沿第二开口318刻蚀部分所述的第一子牺牲栅极308和/或第二子牺牲栅极309，形成若干分立的第二凹槽319。
所述刻蚀部分所述第一子牺牲栅极308和/或第二子牺牲栅极309工艺为低偏置功率等离子体刻蚀工艺，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，使等离子的横向刻蚀作用减小，保持等离子体刻蚀各向异性，使得第二凹槽319的宽度与第一子牺牲栅极308和第二子牺牲栅极309的宽度对应，第二凹槽319的侧壁不会有第一牺牲材料的残留，第二凹槽319具有较好的形貌。
所述刻蚀部分所述第一子牺牲栅极308和/或第二子牺牲栅极309时，第一子牺牲栅极308和第二子牺牲栅极309相对于第一介质层311具有高的刻蚀选择比，形成第二凹槽319时，第一介质层311的损害较小。
参考图33，去除所述第二掩膜层；在所述第一介质层311表面形成第二金属层320，所述第二金属层320填充满所述第二凹槽。
所述第二金属层320后续用于形成第二金属栅极，所述第二金属层320的材料为铜、钨或铝。所述第二金属层320的形成工艺为电镀或物理气相沉积工艺。
在形成第二金属层320之前，还包括：在第二凹槽的侧壁和底部形成第二高K介质层（图中未示出）；在第二高K介质层表面形成第二功能层（图中未示出）。
所述第二功能层用于调节后续形成的第二晶体管的功函数，第二金属栅极和第二高K介质层构成第二晶体管的栅极堆叠结构。
所述第二高K介质层为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种。
所述第二功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
在本发明的其他实施例中，所述第二掩膜层的材料为硬掩膜材料时，在第二掩膜层的表面形成第二金属层，所述第二金属层填充满所述第二开口和第二凹槽，后续化学机械研磨所述第二金属层和第二掩膜层，以第一介质层表面为停止层，形成第二金属栅极。
参考图34和35，图35为图34俯视结构示意图，化学机械研磨所述第二金属层315（参考图33）、第二功能层和第二高K介质层，以第一介质层311表面为停止层，形成第二金属栅极321。
所述第二金属栅极321作为第二晶体管的栅极，本实施例中，所述第二金属栅极321在第一子牺牲栅极308和第二子牺牲栅极309上沿长度方法交替分布。
在本发明的其他实施例中，所述第二金属栅极作为第二鳍式场效应管的栅极。
本实施例中，环形牺牲栅极的第一子牺牲栅极308（或者第二子牺牲栅极309）中形成的金属栅极的类型不同，包括第一金属栅极316和第二金属栅极321，一个环形牺牲栅极的第一子牺牲栅极308和第二子牺牲栅极309中沿长度方向的同一位置的形成的金属栅极的类型不同，相邻环形牺牲栅极中的第一子牺牲栅极308（或者第二子牺牲栅极309）上沿长度方向的同一位置的形成的金属栅极的类型相同。
所述第一子牺牲栅极308（或者第二子牺牲栅极309）中形成第一金属栅极316和第二金属栅极321的间距为第一子牺牲栅极308（或者第二子牺牲栅极309）宽度的0.3~3倍，使得第一金属栅极316和第二金属栅极321，实现第一金属栅极316和第二金属栅极321之间较好的隔离。
在本发明的另一实施例中，一个环形牺牲栅极中第一子牺牲栅极和第二子牺牲栅极中对应形成的金属栅极的类型相同。
在本发明的又一实施例中，在一个环形牺牲栅极中，第一子牺牲栅极和第二子牺牲栅极中形成的金属栅极的位置相互对应，且第一子牺牲栅极和第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
在本发明的又一实施例中，两相邻的环形牺牲栅极中，两个第一子牺牲栅极中形成的金属栅极的位置相互对应，且两个第一子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
在本发明的又一实施例中，两相邻的环形牺牲栅极中，两个第二子牺牲栅极中形成的金属栅极的位置相互对应，且两个第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
需要说明的是，上述虽已列举相关的金属栅极的种类和分布方式，但是金属栅极的种类和分布方式不应限制本发明的保护范围。
参考图36和图37，图37为图36沿切割线AB方向的剖面结构示意图，去除第三子牺牲栅极310以及相邻第一金属栅极316和第二金属栅极321之间的剩余的第一子牺牲栅极308和第二子牺牲栅极309，形成第三凹槽322。
所述去除第三子牺牲栅极310以及相邻第一金属栅极316和第二金属栅极321之间的剩余的第一子牺牲栅极308和第二子牺牲栅极309工艺为低偏置功率等离子体刻蚀工艺，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种，
所述去除第三子牺牲栅极310以及相邻第一金属栅极316和第二金属栅极321之间的剩余的第一子牺牲栅极308和第二子牺牲栅极309时，第三子牺牲栅极310、第一子牺牲栅极308和第二子牺牲栅极309相对于第一介质层311具有高的刻蚀选择比，形成第三凹槽322时，第一介质层311、第一子牺牲栅极308和第二子牺牲栅极309受到的损伤可以忽略不计，并且由于形成的第三凹槽没有线宽等工艺参数的要求，无需额外形成掩膜层，节省了工艺步骤和制作成本。另外，即使刻蚀过程中，第一介质层311有部分的损伤，后续形成第二介质层时，第二介质材料可以修补第一介质层受到损伤的区域。
参考图38、39和40，图40为图39的俯视结构示意图，在第一介质层311、第一金属栅极316和第二金属栅极321表面形成第二介质材料层323，所述第二介质材料层323填充满第三凹槽322（参考图37）；化学机械研磨所述第二介质材料层323，以第一介质层311表面为停止层，形成第二介质层324。
所述第二介质层324的材料与第一介质层3211的材料可以相同也可以不同，所述第二介质层324的材料为氮化硅、氧化硅或低K介质材料。
所述第二介质材料层的形成工艺为流动式化学气相沉积工艺，采用流动式化学气相沉积工艺具有较好的填孔能力。
综上，本发明实施例金属栅极的形成方法，形成环形牺牲侧墙，在第一介质层表面形成掩膜层，然后以所述掩膜层为掩膜刻蚀环形牺牲侧墙的第一子牺牲栅极和第一子牺牲栅极平行的第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽，在凹槽中填充满金属形成金属栅极，接着利用环形牺牲栅极材料与金属栅极材料和第一介质层材料的高的刻蚀选择比特性，无掩膜去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽，在第三凹槽中填充满第二介质层，因此从环形牺牲栅极的分割到金属栅极的形成只需进行一次掩膜工艺，节省了工艺步骤，节约了制作成本。
进一步，采用无掩膜等离子体刻蚀工艺刻蚀所述侧墙材料层自对准的在第二牺牲栅极的侧壁表面形成环形侧墙，使得一个环形侧墙中相互平行的两边的距离相等，同时相邻的环形侧墙之间的间距也相等，并且环形侧墙的本身宽度也相等，以环形侧墙为掩膜刻蚀第一牺牲层形成环形牺牲侧墙时，使得环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极的间距相等，相邻环形牺牲侧墙之间的间距也相等，同时牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极本身宽度也相等，在第一子牺牲栅极和第二子牺牲栅极中形成若干金属栅极时，使得第一子牺牲栅极或第二子牺牲栅极中的金属栅极呈一直线，同一环形牺牲侧墙的第一子牺牲栅极和第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，相邻环形牺牲侧墙的第一子牺牲栅极或第二子牺牲栅极对应位置形成的金属栅极之间的间距相等，并且金属栅极本身的宽度相等，从而使得形成的金属栅极的位置和尺寸的精度更高。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (22)
1.一种金属栅极的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成若干平行的环形牺牲栅极，所述环形牺牲栅极具有第一子牺牲栅极、和第一子牺牲栅极平行的第二子牺牲栅极、以及位于第一子牺牲栅极和第二子牺牲栅极两端的第三子牺牲栅极；
在所述半导体衬底上形成第一介质层，所述第一介质层的表面与环形牺牲栅极的顶部表面平齐；
在所述第一介质层上形成掩膜层，所述掩膜层具有暴露部分所述第一子牺牲栅极和第二子牺牲栅极的若干分立的开口；
沿开口刻蚀部分所述第一子牺牲栅极和第二子牺牲栅极，在第一子牺牲栅极和第二子牺牲栅极中形成沿长度方向分布的若干分立的凹槽；
在凹槽中填充满金属，形成若干分立的金属栅极；
去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极，形成第三凹槽；
在第三凹槽中填充满第二介质层。
2.如权利要求1所述的金属栅极的形成方法，其特征在于，所述金属栅极包括第一金属栅极和第二金属栅极。
3.如权利要求2所述的金属栅极的形成方法，其特征在于，第一子牺牲栅极中对应形成的若干金属栅极的类型相同或者不同。
4.如权利要求2所述的金属栅极的形成方法，其特征在于，第二子牺牲栅极中对应形成的若干金属栅极的类型相同或者不同。
5.如权利要求2所述的金属栅极的形成方法，其特征在于，在一个环形牺牲栅极中，第一子牺牲栅极和第二子牺牲栅极中形成的金属栅极的位置相互对应，且第一子牺牲栅极和第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
6.如权利要求2所述的金属栅极的形成方法，其特征在于，两相邻的环形牺牲栅极中，两个第一子牺牲栅极中形成的金属栅极的位置相互对应，且两个第一子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
7.如权利要求2所述的金属栅极的形成方法，其特征在于，两相邻的环形牺牲栅极中，两个第二子牺牲栅极中形成的金属栅极的位置相互对应，且两个第二子牺牲栅极中同一位置形成的金属栅极的类型相同或不同。
8.如权利要求2所述的金属栅极的形成方法，其特征在于，所述第一金属栅极和第二金属栅极的形成过程为：在所述第一介质层和环形牺牲栅极表面形成第一掩膜层，所述第一掩膜层具有暴露第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第一开口；沿第一开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第一凹槽；在第一凹槽中填充满金属，形成第一金属栅极；去除第一掩膜层，在第一介质层、环形牺牲栅极和第一金属栅极表面形成第二掩膜层，所述第二掩膜层具有暴露剩余的第一子牺牲栅极和/或第二子牺牲栅极部分表面的若干分立的第二开口；沿第二开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极，形成若干分立的第二凹槽；在第二凹槽中填充满金属，形成第二金属栅极；去除第二掩膜层。
9.如权利要求8所述的金属栅极的形成方法，其特征在于，在形成第一凹槽后，还包括：在第一凹槽的底部和侧壁形成第一高K介质层；在第一高K介质层表面形成第一功能层。
10.如权利要求8所述的金属栅极的形成方法，其特征在于，在形成第二凹槽后，还包括：在第二凹槽的底部和侧壁形成第二高K介质层；在第二高K介质层表面形成第二功能层。
11.如权利要求8所述的金属栅极的形成方法，其特征在于，所述第一开口和第二开口的宽度大于第一子牺牲栅极或第二牺牲栅极的宽度。
12.如权利要求11所述的金属栅极的形成方法，其特征在于，所述第一开口和第二开口的宽度大于等于第一子牺牲栅极或第二牺牲栅极的宽度的1.3倍。
13.如权利要求12所述的金属栅极的形成方法，其特征在于，沿第一开口和第二开口刻蚀部分所述的第一子牺牲栅极和/或第二子牺牲栅极的工艺为低偏置功率的等离子体刻蚀工艺。
14.如权利要求13所述的金属栅极的形成方法，其特征在于，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种。
15.如权利要求1所述的金属栅极的形成方法，其特征在于，第一子牺牲栅极中相邻的金属栅极之间的间距为第一子牺牲栅极宽度的0.3~3倍，第二子牺牲栅极中相邻的金属栅极之间的间距为第二子牺牲栅极宽度的0.3~3倍。
16.如权利要求1所述的金属栅极的形成方法，其特征在于，形成环形牺牲栅极的过程为：在所述半导体衬底上形成第一牺牲层；在所述第一牺牲层上形成第二牺牲层；刻蚀所述第二牺牲层，形成若干平行的第二牺牲栅极；在第一牺牲层表面、以及第二牺牲栅极的表面和侧壁形成侧墙材料层，采用无掩膜等离子刻蚀工艺刻蚀所述侧墙材料层，在所述第二牺牲栅极的四周侧壁形成环形侧墙；去除所述第二牺牲栅极，暴露第一牺牲层的表面；以所述侧墙为掩膜，刻蚀所述第一牺牲层，形成若干平行的环形牺牲栅极；去除所述环形侧墙。
17.如权利要求16所述的金属栅极的形成方法，其特征在于，所述第一牺牲层的材料为非掺杂的多晶硅、掺杂的多晶硅、无定形硅或硅锗。
18.如权利要求1所述的金属栅极的形成方法，其特征在于，所述第二介质层的形成过程为：在第一介质层和金属栅极表面形成第二介质材料层，所述第二介质材料层填充满第三凹槽；化学机械研磨所述第二介质材料层，以第一介质层表面为停止层，形成第二介质层。
19.如权利要求18所述的金属栅极的形成方法，其特征在于，去除第三子牺牲栅极以及相邻金属栅极之间剩余的第一子牺牲栅极和第二子牺牲栅极的工艺为低偏置功率的等离子体刻蚀工艺。
20.如权利要求19所述的金属栅极的形成方法，其特征在于，所述低偏置功率的等离子刻蚀工艺的偏置功率小于等于50瓦，等离子刻蚀工艺采用的气体为CF4、SF6和NF3中的一种或几种。
21.如权利要求18所述的金属栅极的形成方法，其特征在于，所述第二介质材料层的材料为氮化硅、氧化硅或低K介质材料。
22.如权利要求21所述的金属栅极的形成方法，其特征在于，所述第二介质材料层的形成工艺为流动式化学气相沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210322184.4A CN103681270B (zh) | 2012-09-03 | 2012-09-03 | 金属栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210322184.4A CN103681270B (zh) | 2012-09-03 | 2012-09-03 | 金属栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681270A true CN103681270A (zh) | 2014-03-26 |
| CN103681270B CN103681270B (zh) | 2016-03-16 |
Family
ID=50318475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210322184.4A Active CN103681270B (zh) | 2012-09-03 | 2012-09-03 | 金属栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681270B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110233097A (zh) * | 2018-03-06 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN111668156A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111952154A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111952357A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
| TW200531159A (en) * | 2003-12-29 | 2005-09-16 | Intel Corp | A method for making a semiconductor device that includes a metal gate electrode |
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN102315125A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
-
2012
- 2012-09-03 CN CN201210322184.4A patent/CN103681270B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
| TW200531159A (en) * | 2003-12-29 | 2005-09-16 | Intel Corp | A method for making a semiconductor device that includes a metal gate electrode |
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN102315125A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110233097A (zh) * | 2018-03-06 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110233097B (zh) * | 2018-03-06 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN111668156A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668156B (zh) * | 2019-03-07 | 2023-08-18 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111952154A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111952357A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111952357B (zh) * | 2019-05-15 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681270B (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347729B2 (en) | Device for improving performance through gate cut last process | |
| US10468407B2 (en) | Fin field effect transistor (FinFET) device structure with uneven gate structure | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| US20170125543A1 (en) | Trench silicide contacts with high selectivity process | |
| US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
| CN103515230B (zh) | 半导体结构及其形成方法 | |
| US20190304909A1 (en) | Semiconductor memory device | |
| TWI801341B (zh) | 半導體裝置及其製造方法 | |
| TW202027223A (zh) | 半導體裝置的形成方法 | |
| JP2010034567A (ja) | 窪み付きゲート構造を有するメモリデバイス及びその製造方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| US10297545B2 (en) | Memory device having capped embedded wires | |
| CN105336571A (zh) | 自对准多重图形掩膜的形成方法 | |
| CN103681270B (zh) | 金属栅极的形成方法 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| US9685366B1 (en) | Forming chamferless vias using thermally decomposable porefiller | |
| CN108666263B (zh) | 接触孔的制造方法 | |
| CN104979173A (zh) | 半导体结构及其形成方法 | |
| US9018754B2 (en) | Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making | |
| US20150129939A1 (en) | Method and structure for forming contacts | |
| US11271087B2 (en) | Metal gate process for FinFET device improvement | |
| US20170207096A1 (en) | Semiconductor device and method for fabricating the same | |
| CN108630549B (zh) | 半导体器件及其形成方法 | |
| US8765608B2 (en) | Methods for forming trenches | |
| US9607885B2 (en) | Semiconductor device and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |