CN101494161A - 精细图案化半导体器件的方法 - Google Patents
精细图案化半导体器件的方法 Download PDFInfo
- Publication number
- CN101494161A CN101494161A CNA2008101710110A CN200810171011A CN101494161A CN 101494161 A CN101494161 A CN 101494161A CN A2008101710110 A CNA2008101710110 A CN A2008101710110A CN 200810171011 A CN200810171011 A CN 200810171011A CN 101494161 A CN101494161 A CN 101494161A
- Authority
- CN
- China
- Prior art keywords
- mask arrangement
- mask
- layer
- arrangement
- organic compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种精细图案化半导体器件的方法。为了在集成电路制造期间图案化,第一掩模结构的第一图案被形成,缓冲层在第一掩模结构的暴露表面上形成。此外,第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷中形成。而且,第一掩模结构和第二掩模结构通过旋涂各自的高含碳材料形成。该第一掩模结构和第二掩模结构以比传统的光刻更好的节距图案化目标层。
Description
技术领域
本发明总地涉及集成电路制造,更具体地,涉及一种精细图案化(finepatterning)半导体器件的方法。
背景技术
期望集成电路(IC)的尺寸随着技术的进步而不断按比例缩小。集成电路常规地根据光刻技术被图案化。然而,对于实现在纳米范围内的如此较小的IC尺寸,光刻技术正达到极限。
例如,线条分辨率和线条边缘粗糙度受到光致抗蚀剂材料的聚合物分子的大尺寸的限制。此外,高且细的光致抗蚀剂结构易于图案倒塌。
因此,如图1A、1B、1C、1D、1E和1F所示,已经出现采用分隔物的双图案化技术(double patterning technology)以实现较小的IC尺寸。参照图1A,将要被图案化的目标层102形成在半导体衬底104上,例如形成在硅衬底上。具有第一节距的第一掩模图案106在目标层102上形成。其后在图1B中,一层分隔物材料108沉积在包括第一掩模图案106的侧壁和顶表面的被暴露的表面上。
接着,参照图1C,分隔物材料108被各向异性地蚀刻以由保留在第一掩模图案106的侧壁处的分隔物材料108形成分隔物(spacer)110。其后,参照图1D,第二掩模材料112被毯式沉积以填充分隔物110之间的空间。而且在图1E中,第二掩模材料112被向下蚀刻直到保留在分隔物110之间的第二掩模材料112形成第二掩模图案114。接着,在图1F中,分隔物110被去除使得最终掩模图案由第一掩模图案106和第二掩模图案114形成。这样的最终掩膜图案106和114用于以这样的节距使目标层102图案化,该节距为单独采用第一掩模图案106的节距的一半或单独采用第二掩模图案114的节距的一半。
参照采用分隔物的反向图案化技术(reverse patterning technology)的图2,在分隔物110在图1C中形成后,紧接着,第一掩模图案106被蚀刻掉从而只有分隔物110保留。保留的分隔物110用作用于图案化目标层102的最终掩模图案。该最终掩模图案110具有为第一掩模图案106的节距的一半的节距。
然而,现有技术的双图案化工艺或反向图案化工艺具有高的制造成本、长的制造时间以及在具有高的深宽比的开口中形成空隙(void)。因此,Miyagawa等人的美国专利No.7,312,158中公开了使用缓冲层以在形成最终掩模图案中实现较好的节距。然而,在Miyagawa等人的专利中,围绕此缓冲层的材料采用化学气相沉积(CVD)来沉积,化学气相沉积仍易于在具有高的深宽比的开口中形成空隙。
因此,期望具有精细节距的能防止在具有高的深宽比的开口中形成空隙的图案化。
发明内容
在根据本发明的集成电路制造期间的图案化方法中,第一掩模结构的第一图案被形成,缓冲层在第一掩模结构的暴露表面上形成。此外,第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷(recess)中形成。而且,第一掩模结构和第二掩模结构至少之一的每个通过旋涂各自的材料形成。
在本发明的示例性实施例中,第一掩模结构和第二掩模结构每个都包括各自的具有约85到约99重量百分比的碳的高含碳材料。在此情况下,形成第一掩模结构的步骤包括如下步骤:旋涂有机化合物材料在半导体衬底上;以及在从约300℃到约550℃的温度下加热有机化合物材料大约30秒到大约300秒以形成硬化的有机化合物层。然后硬化的有机化合物层被图案化以形成第一掩模结构。
在本发明的示例性实施例中,形成第一掩模结构的步骤还包括在旋涂有机化合物材料的步骤后,在从大约150℃到大约350℃的温度下加热有机化合物材料大约60秒。在此情况下,硬化的有机化合物层通过光致抗蚀剂图案图案化以形成第一掩模结构,光致抗蚀剂的第一节距大于第一掩模结构和第二掩模结构之间的第二节距。
在本发明的另一个实施例中,第一掩模结构和第二掩模结构具有相同的宽度,缓冲层的厚度基本上与第一掩模结构和第二掩模结构的宽度相同。
在本发明的又一个实施例中,硬掩模层沉积在硬化的有机化合物层上,光致抗蚀剂图案在硬掩模层上形成。硬掩模层的被暴露的区域被蚀刻以形成硬掩模图案,硬化的有机化合物层通过硬掩模图案图案化以形成第一掩模结构。
在本发明的另一个实施例中,形成第二掩模结构的步骤包括:旋涂有机化合物材料在缓冲层上;以及在从大约300℃到大约550℃的温度下加热有机化合物材料从大约30秒到大约300秒以形成硬化的有机化合物层。此外,硬化的有机化合物层的部分被蚀刻掉直到保留设置在第一掩模结构的侧壁处的缓冲层之间的凹陷中的硬化的有机化合物层的部分,从而形成第二掩模结构。此外,在旋涂有机化合物材料的步骤后,有机化合物材料在从大约150℃到大约350℃的温度下被加热大约60秒。
在本发明的又一个实施例中,缓冲层的未设置在第二掩模结构下方的部分被蚀刻掉。此外,设置在第一掩模结构和第二掩模结构之下的硬掩模层被图案化,从而硬掩模层的设置在第一掩模结构和第二掩模结构下方的部分被保留以形成硬掩模图案。此外,第一掩模结构和第二掩模结构采用灰化工艺(ashing process)和/或剥离工艺(stripping process)被同时去除。
在本发明的另一个实施例中,当图案化第一掩模结构时,部分深度的硬掩模层的暴露部分被蚀刻掉。缓冲层被沉积在第一掩模结构的暴露部分和硬掩模层的暴露部分上。
在本发明的又一个实施例中,设置在硬掩模图案下的至少一个目标层被图案化。例如,至少一个目标层包括半导体衬底。可选地,至少一个目标层包括导电材料。
在本发明的另一个实施例中,第一掩模结构设置在硬掩模层的保留部分上,第二掩模结构设置在缓冲层和硬掩模层的保留部分上。此外,顶硬掩模层在第一掩模结构上方被图案化,第一掩模层上方的顶硬掩模层的第一顶高度基本上与第二掩模结构的第二顶高度相同。
在本发明的又一个实施例中,第一掩模结构和第二掩模结构每个都被形成为具有大于缓冲层的厚度的相同的初始宽度。此外,第一掩模结构和第二掩模结构的侧壁在蚀刻缓冲层期间都被蚀刻掉,从而第一掩模结构和第二掩模结构每个都具有小于初始宽度的最终宽度。
根据在根据本发明的另一个实施例的集成电路制造期间的图案化方法,第一掩模结构的第一图案被形成,缓冲层在第一掩模结构的暴露表面上形成。此外,第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷中形成。第一掩模结构和第二掩模结构每个都包括各自的含碳材料。
例如,每个各自的含碳材料具有从大约85到约99重量百分比的碳。可选地,第一掩模结构和第二掩模结构都包括基本上相同的高含碳材料。
在本发明的示例性实施例中,第一掩模结构和第二掩模结构具有相同的蚀刻选择性。
在本发明的又一个实施例中,第一掩模结构和第二掩模结构每个都具有与缓冲层的厚度基本上相等的宽度。可选地,第一掩模结构和第二掩模结构每个都具有大于缓冲层的厚度的宽度。
如此,目标层被图案化为具有根据常规光刻可能的获得节距的一半的节距。此外,第一掩模结构和第二掩模结构通过旋涂高含碳材料形成以避免在具有高的深宽比的开口中形成空隙。此外,第一掩模结构和第二掩模结构可以通过灰化和剥离去除。因此,具有小尺寸的集成电路结构的图案化以低的成本和减少的空隙形成而实现。
通过考虑在附图中示出的本发明的以下详细描述,本发明的这些和其他的特征以及优点将被更好地理解。
附图说明
图1A、1B、1C、1D、1E和1F示出根据现有技术,采用分隔物的双图案化期间的截面图;
图2示出根据现有技术,采用分隔物的反向图案化期间的截面图;
图3A、3B、3C、3D、3E、3F、3G、3H、3I和3J示出根据本发明的第一实施例,采用缓冲层和旋涂材料的图案化期间的截面图;
图4和5示出根据本发明的实施例,用于旋涂图3A和图3F中的高含碳材料的步骤的流程图;
图6A、6B、6C、6D、6E、6F、6G和6H示出根据本发明的第二实施例,在采用缓冲层和旋涂材料的图案化期间的截面图;
图7A、7B、7C、7D、7E和7F示出根据本发明的第三实施例,在采用缓冲层和旋涂材料的图案化浅沟槽隔离结构期间的截面图;
这里参照的附图是为了图解的清楚,并不必按比例画出。在图1A、1B、1C、1D、1E、1F、2、3A、313、3C、3D、3E、3F、3G、3H、3I、3J、4、5、6A、6B、6C、6D、6E、6F、6G、6H、7A、7B、7C、7D、7E和7F中,相同的附图标记指代具有相同的结构和/功能的元件。
具体实施方式
根据本发明的第一实施例,图3A、3B、3C、3D、3E、3F、3G、3H、3I和3J示出用于采用缓冲层和旋涂材料图案化目标层202以避免形成空隙的截面图。
参照图3A,目标层202沉积在诸如硅衬底的半导体衬底204上。目标层202可以包括导电材料例如掺杂的多晶硅或堆叠的掺杂多晶硅和金属硅化物,用于从目标层202图案化栅极电极。可选地,目标层202可以包括金属例如钨、铝或金属合金,用于从目标层202图案化位线。当期望衬底204被图案化时,本发明还可以实践为省略目标层202。
进一步参照图3A,第一硬掩模层206在目标层202上形成。第一硬掩掩模层206和目标层202由相对于预定蚀刻溶液或预定蚀刻气体具有不同的蚀刻选择性的各自的材料形成。例如,第一硬掩模层206包括等离子体增强氧化物(PEOX,plasma enhanced oxide)、热氧化物、化学气相沉积(CVD)氧化物、非掺杂的硅酸盐玻璃(USG,undoped silicate glass)或高密度等离子体(HDP,high density plasma)氧化物之一。可选地,第一硬掩模层206包括氮化物材料例如氮氧化硅(SiON)、氮化硅(SiN)、硅硼氮化物(SiBN)或氮化硼(BN)。
参照图3A,第一旋涂层208在第一硬掩模层206上形成。在本发明的示例性实施例中,第一旋涂层208由包括芳香环(aromatic ring)的碳氢化合物或包括其衍生物的有机化合物构成。例如,第一旋涂层208由具有诸如苯基、苯或萘的芳香环的有机化合物构成。根据本发明示例性实施例,在任何情况下,第一旋涂层208包括具有约85到约99重量百分比的碳的高含碳材料。
根据本发明示例性实施例,根据图4的流程图的步骤,第一旋涂层208在第一硬掩模层206上形成。参照图3A和4,在本发明的示例性实施例中,有机化合物材料被旋涂到第一硬掩模层206上并具有约1000埃到约1500埃的厚度(图4的步骤S210)。接着,进行第一烘烤用于将有机化合物材料加热到从约150℃到约350℃的温度大约60秒以形成第一旋涂层208,也就是第一高含碳层(图4的步骤S212)。此加热硬化了第一旋涂层208的有机化合物材料。
其后,通过将第一高含碳层208再次加热到从大约300℃到大约550℃的温度、加热大约30秒到大约300秒,进行第二烘烤以进一步硬化第一高含碳层208(图4的步骤S214)。进一步硬化了第一高含碳层208的第二烘烤有利于在接下来进行的在400℃或更高的温度下的高温工艺期间防止对第一高含碳层208的不良影响。
接着,参照图3B,第二硬掩模层216在第一高含碳层208上形成。此外,本发明可以实践为在第二硬模层216上形成抗反射层(在图3B中未示出)。然而,当第二硬掩模层216由抗反射材料例如通过旋涂沉积的含硅和碳的有机层构成时,不形成抗反射层。可选地,第二硬掩模层216由通过化学气相沉积(CVD)沉积的氮氧化硅(SiON)构成。
参照图3B,以2×P的节距(pitch),由光致抗蚀剂结构219构成的光致抗蚀剂图案形成在第二硬掩模层216上,其中P为将要通过目标层202图案化的结构的期望节距。每个光致抗蚀剂结构219都具有大于或等于将要通过目标层202图案化的结构的期望宽度的第一宽度W1。
其后,参照图3C,第二硬掩模层216和第一高含碳层208的暴露部分被蚀刻掉从而形成第一高含碳结构(即,第一掩模结构)208a和第二硬掩模结构216a。光致抗蚀剂图案219在此蚀刻期间被完全地去除,第二硬掩模结构216a可以在此蚀刻期间被部分地或完全地去除。第一高含碳结构208a具有2×P的节距。第二硬掩模结构216a可以在图案化第一掩模结构208a期间用作蚀刻掩模。
接着,参照图3D,第一硬掩模层206的暴露部分被部分地蚀刻到深度d从而暴露出第一硬掩模层206的凹陷底表面217。在本发明的可选实施例中,第一硬掩模层206可以包括具有不同蚀刻选择性的上层和下层。在此情况下,上层被形成为具有厚度d,上层的暴露部分将被蚀刻掉。
其后,参照图3E,缓冲层218在第二硬掩模结构216a、第一高含碳结构208a和第一硬掩模层206的被暴露的表面上形成。缓冲层218被沉积为具有均匀的厚度D1,其基本上等于本发明的一个实施例中的图3D的厚度d。缓冲层218可以是通过原子层沉积(ALD)形成的氧化物。具有第二宽度W2的开口220在缓冲层218的部分之间形成。在本发明的示例性实施例中,W1=W2=D1。在此情况下,W1、W2和D1每个为图3D的2×P的1/4。
接着,参照图3F,第二旋涂层222被形成以填充开口220以及在缓冲层218上。在本发明的示例性实施例中,第二旋涂层222由包括芳香环的碳氢化合物或包括其衍生物的有机化合物构成。例如,第二旋涂层222由具有例如苯基、苯或萘的芳香环的有机化合物构成。根据本发明的示例性实施例,在任何情况下,第二旋涂层222包括具有约85到约99重量百分比的碳的高含碳材料。
根据本发明的示例性实施例,根据图5的流程图的步骤,第二旋涂层222在缓冲层218上形成。参照图3F和5,在本发明的示例性实施例中,有机化合物材料被旋涂到缓冲层218上并具有约1000埃到约1500埃的厚度(图5的步骤S224)。接着,进行第一烘烤用于将有机化合物材料加热到从约150℃到约350℃的温度大约60秒以形成也就是第二高含碳层的第二旋涂层222(图5的步骤S226)。此加热硬化了第二旋涂层222的有机化合物材料。
其后,通过再次将第二高含碳层222加热到约300℃到约550℃的温度、约30秒到约300秒,进行第二烘烤以进一步硬化第二高含碳层222(图5的步骤S228)。此第二烘烤进一步硬化了第二高含碳层222,这样有利于在接下来的在400℃或更高温度下进行的高温工艺期间防止对第二高含碳层222的不良影响。
接着,参照图3G,第二高含碳层222的顶部通过湿法蚀刻工艺或者回蚀(etch back)工艺蚀刻掉直到缓冲层218的顶部被暴露。因此,第二高含碳结构(即,第二掩模结构)230由第二高含碳材料222保留在开口220内的部分形成。
其后,参照图3H,通过第二高含碳结构230用作蚀刻掩模,缓冲层218被各向异性蚀刻直到第一硬掩模层206的凹陷底表面217被暴露。因此,由缓冲层218的保留部分构成的缓冲结构232在第二高含碳结构230下方形成。
参照图3D、3E和3H,在本发明的实施例中,因为缓冲层218的厚度D1等于图3D的深度d,所以第二硬掩模结构216a和第二高含碳结构230具有相同的顶高度。此外,注意到,通过在各向异性蚀刻缓冲层218期间适当地设置蚀刻特性,第一高含碳结构208a和第二高含碳结构230的宽度可以被控制为具有图3C的宽度W1或小于W1的宽度。
接着,参照图3I,第一硬掩模层206的暴露部分被各向异性蚀刻掉直到目标层202的部分被暴露。由此,第一硬掩模图案234由保留在缓冲结构232下方的和在第一高含碳结构208a下方的第一硬掩模层206的部分形成。
其后参照图3J,目标层202的暴露部分被各向异性蚀刻掉从而形成目标图案结构202a。在目标层202的各向异性蚀刻中,第一高含碳结构208a、第二硬掩模结构216a、第二高含碳结构230、缓冲结构232和第一硬掩模图案234用作蚀刻掩模。
然而,参照图3J,第二硬掩模结构216a、第一高含碳结构208a和第二高含碳结构230在目标层202的图案化期间被蚀刻掉。参照图3J,目标图案结构202a形成为具有图3C的节距2×P的1/2的节距P,每个目标图案结构202a具有小于或等于图3C中的初始宽度W1的各自的最终宽度W3。参照图3J,如果省略目标层202,通过第一高含碳结构208a、第二硬掩模结构216a、第二高含碳结构230、缓冲结构232和第一硬掩模图案234用作蚀刻掩模,衬底204可以被图案化。
根据本发明的第二实施例,图6A、6B、6C、6D、6E、6F、6G和6H示出采用缓冲层和旋涂材料的图案化目标层302的截面图。
参照图6A,目标层302在半导体衬底304上形成,半导体衬底304可以是硅衬底。此外,第一硬掩模层306在目标层302上形成,第一旋涂层308在第一硬掩模层306上形成,第二硬掩模层316在第一旋涂层308上形成。
而且,由光致抗蚀剂结构319构成的光致抗蚀剂图案在第二硬掩模层316上形成,每个光致抗蚀剂结构319具有宽度W4。图6A中的第一硬掩模层306、第一高含碳层308和第二硬掩模层316分别类似于图3B中的第一硬掩模层206、第一高含碳层208和第二硬掩模层216所描述地而形成。例如,图6B的第一旋涂层308类似于图3B的第一高含碳层208,两者根据图4的流程图类似地形成。
接着,参照图6B,第二硬掩模层316和第一高含碳层308的暴露部分被蚀刻掉从而形成第一高含碳结构(也就是第一掩模结构)308a和第二硬掩模结构316a。光致抗蚀剂图案319在此蚀刻期间被完全地去除,第二硬掩模结构316a可以在此蚀刻期间被部分地或完全地去除。
参照图6B,第一硬掩模层306的暴露部分被部分地向下蚀刻到深度d从而暴露出第一硬掩模层306的凹陷底表面317。在本发明的示例性实施例中,深度d小于第一高含碳结构308a的宽度W4。在本发明的可选实施例中,可以省略蚀刻深度d的第一硬掩模层306的工艺。
其后,参照图6C,缓冲层318在第二硬掩模结构316a、第一高含碳结构308a和第一硬掩模层306的被暴露的表面上形成。缓冲层318沉积为具有均匀的厚度t,其基本上等于本发明的一个实施例中的图6B的深度d。缓冲层318可以是通过原子层沉积(ALD)形成的氧化物。具有宽度W5的开口320在缓冲层318的部分之间形成。在本发明的示例性实施例中,W4=W5,并且t基本上小于W4和W5的每个,t比W4和W5的每个小约1.5倍到约10倍。
接着,参照图6D,第二旋涂层322被形成以填充开口320以及在缓冲层318上。在本发明的示例性实施例中,图6D的第二旋涂层322类似于图3F的第二旋涂层222,两者参照图5的流程图类似地形成。
其后,参照图6E,第二高含碳层322的顶部通过湿法蚀刻工艺或者回蚀工艺被蚀刻掉直到缓冲层318的顶部被暴露。因此,第二高含碳结构(也就是第二掩模结构)330由第二高含碳材料322保留在开口320内的部分形成。
接着,参照图6F,缓冲层318的顶部被各向异性蚀刻。参照图6G,通过第二高含碳结构330用作蚀刻掩模,缓冲层318的暴露部分被各向异性蚀刻直到第一硬掩模层306的凹陷底表面317被暴露。因此,由缓冲层318的保留部分构成的缓冲结构332在第二高含碳结构330下方形成。
参照图6F和6G,如果缓冲层318和第一硬掩模层306由相同的材料或具有在蚀刻缓冲层318期间的基本上相同的蚀刻选择性的材料构成,那么第一硬掩模层306在缓冲层318的各向异性蚀刻期间被原位地蚀刻。因此,第一硬掩模层306的暴露部分也被各向异性蚀刻掉直到目标层302的部分被暴露。因此在图6G中,第一硬掩模图案334由第一硬掩模层306的保留在缓冲结构332下方和在第一高含碳结构308a下方的部分形成。
此外在图6G中,第一高含碳结构308a的每个具有宽度W6,第二高含碳结构330的每个具有各自的宽度W7。在图6G中,通过缓冲层318和第一硬掩模层306的各向异性蚀刻期间设置蚀刻条件,宽度W6和W7的每个可以被控制。例如,在缓冲层318的各向异性蚀刻期间,图6G中的宽度W6和W7的每个通过蚀刻暴露的侧壁从减小图6F的宽度W4和W5而得到。此外,图6G的开口320的新宽度t1通过增加图6F的开口320的宽度t而得到。
其后,参照图6H,目标层302的暴露部分被各向异性蚀刻掉从而形成目标图案结构302a。在目标层302的各向异性蚀刻中,第一高含碳结构308a、第二硬掩模结构316a、第二高含碳结构330、缓冲结构332和第一硬掩模图案334用作蚀刻掩模。
然而,参照图6H,第二硬掩模结构316a、第一高含碳结构308a和第二高含碳结构330在目标层302的图案化期间被蚀刻掉。参照图6H,目标图案结构302a形成为比图6A的光致抗蚀剂结构319更密集。参照图6H,如果省略目标层302,通过第一高含碳结构308a、第二硬掩模结构316a、第二高含碳结构330、缓冲结构332和第一硬掩模图案334用作蚀刻掩模,衬底304可以被图案化。
根据本发明的第三实施例,图7A、7B、7C、7D、7E和7F示出在采用缓冲层和旋涂材料图案化浅沟槽隔离结构期间的截面图。
参照图7A,焊垫氧化物膜403在半导体衬底404上形成,半导体衬底404可以是硅衬底。此外,氮化物层402在焊垫氧化物膜403上形成。其后,第一硬掩模层406在氮化物层402上形成,第一旋涂层408在第一硬掩模层406上形成。第二硬掩模层416在第一旋涂层408上形成。
图7A中的第一硬掩模层406、第一高含碳层408和第二硬掩模层416分别类似于图3B中的第一硬掩模层206、第一高含碳层208和第二硬掩模层216所描述地而形成。例如,图7A的第一旋涂层408类似于图3B的第一高含碳层208,两者根据图4的流程图类似地形成。
其后,参照图7B,第二硬掩模层416和第一高含碳层408被图案化以形成第二硬掩模结构416a和第一高含碳结构(也就是第一掩模结构)408a。此外在类似于图3I的图7B中,第二高含碳结构(也就是第二掩模结构)430通过图案化从根据图5类似形成的第二高含碳层而形成。在类似于图3I的图7B中,由缓冲层的保留部分构成的缓冲结构432在第二高含碳结构430下方形成。
接着,参照类似于图3I的图7C,第一硬掩模层406的暴露部分也被各向异性蚀刻掉直到氮化物层402的部分被暴露。因此,第一硬掩模图案434由第一硬掩模层406的保留在缓冲结构432下方和在第一高含碳结构408a下方的部分形成。
其后,参照类似于图3J的图7D,氮化物层402的暴露部分被各向异性蚀刻掉从而形成氮化物图案结构402a。在氮化物层402的各向异性蚀刻中,第一高含碳结构408a、第二硬掩模结构416a、第二高含碳结构430、缓冲结构432和第一硬掩模图案434用作蚀刻掩模。然而,参照图7C和7D,第二硬掩模结构416a、第一高含碳结构408a、第二高含碳结构430、缓冲结构432和第一硬掩模图案434在图案化氮化物层402期间被蚀刻掉。
接着参照图7E,焊垫氧化物膜403和半导体衬底404的暴露部分被蚀刻掉以形成浅沟槽隔离(STI)开口405。其后,参照图7F,STI开口405被绝缘材料填充从而形成浅沟槽隔离(STI)结构450。
如此,目标层202、302或半导体衬底404被图案化为具有根据传统光刻可能获得的初始节距的一半的较好的最终节距。此外,第一高含碳结构和第二高含碳结构是由旋涂各自的高含碳材料形成的第一掩模结构和第二掩模结构,从而避免在具有高的深宽比的开口中形成空隙。此外,该第一掩模结构和第二掩模结构可以包括相同的高含碳材料,并可以通过灰化或剥离被同时去除,剥离是低成本且有效的去除工艺。因此,具有小尺寸的集成电路结构的图案化以低的成本和减少的空隙形成而实现。
上述仅通过示例的方式并不是为了限制。因此,这里所示出和描述的元件或任何材料的任何尺寸和数目只是通过示例的方式。本发明仅由下面的权利要求及其等同物中所限定的而限定。
本申请要求于2008年1月7日提交到韩国知识产权局(KIPO)的韩国专利申请第10-2008-0001824号以及于2008年4月2日提交到韩国知识产权局的韩国专利申请第10-2008-0030784号的优先权,二者的公开通过引用的方式整体并入本文中。
Claims (25)
1.一种在集成电路制造期间的图案化方法,所述方法包括:
形成第一掩模结构的第一图案;
在所述第一掩模结构的暴露表面上形成缓冲层;以及
在所述第一掩模结构的侧壁处的所述缓冲层之间的凹陷中形成第二掩模结构的第二图案;
其中所述第一掩模结构和所述第二掩模结构至少之一的每个通过旋涂各自的材料形成。
2.如权利要求1所述的方法,其中所述第一掩模结构和所述第二掩模结构每个都包括各自的高含碳材料,其具有从大约85到大约99重量百分比的碳。
3.如权利要求2所述的方法,其中形成所述第一掩模结构的步骤包括:
旋涂有机化合物材料在半导体衬底上;
在从大约300℃到大约550℃的温度下加热所述有机化合物材料从大约30秒到大约300秒以形成硬化的有机化合物层;以及
图案化所述硬化的有机化合物层以形成所述第一掩模结构。
4.如权利要求3所述的方法,其中形成所述第一掩模结构的步骤还包括:
在旋涂所述有机化合物材料的步骤后,在从大约150℃到大约350℃的温度下加热所述有机化合物材料大约60秒。
5.如权利要求4所述的方法,其中所述硬化的有机化合物层通过光致抗蚀剂图案被图案化以形成所述第一掩模结构,其中所述光致抗蚀剂的第一节距大于所述第一掩模结构和所述第二掩模结构之间的第二节距。
6.如权利要求5所述的方法,其中所述第一掩模结构和所述第二掩模结构具有相同的宽度,所述缓冲层的厚度基本上与所述第一掩模结构和所述第二掩模结构的宽度相同
7.如权利要求3所述的方法,还包括:
在所述硬化的有机化合物层上方沉积硬掩模层;
在所述硬掩模层上形成光致抗蚀剂图案;
蚀刻所述硬掩模层的被暴露区域以形成硬掩模图案;以及
通过所述硬掩模图案图案化所述硬化的有机化合物层以形成所述第一掩模结构。
8.如权利要求2所述的方法,其中形成所述第二掩模结构的步骤包括:
旋涂有机化合物材料在所述缓冲层上;
在从大约300℃到大约550℃的温度下加热所述有机化合物材料从大约30秒到大约300秒以形成硬化的有机化合物层;以及
蚀刻掉部分所述硬化的有机化合物层直到所述硬化的有机化合物层的设置在所述第一掩模结构的侧壁处的所述缓冲层之间的所述凹陷中的部分被保留,从而形成所述第二掩模结构。
9.如权利要求8所述的方法,其中形成所述第二掩模结构的所述步骤还包括:
在旋涂所述有机化合物材料的步骤后,在从大约150℃到大约350℃的温度下加热所述有机化合物材料大约60秒。
10.如权利要求1所述的方法,还包括:
蚀刻掉所述缓冲层的未设置在所述第二掩模结构下方的部分。
11.如权利要求10所述的方法,还包括:
图案化设置在所述第一掩模结构和所述第二掩模结构之下的硬掩模层,使得所述硬掩模层的设置在所述第一掩模结构和所述第二掩模结构下方的部分被保留以形成硬掩模图案。
12.如权利要求11所述的方法,还包括:
采用灰化工艺和/或剥离工艺同时去除所述第一掩模结构和所述第二掩模结构。
13.如权利要求11所述的方法,还包括:
当图案化所述第一掩模结构时,蚀刻掉部分深度的所述硬掩模层的暴露部分,
其中所述缓冲层沉积在所述第一掩模结构的暴露部分和所述硬掩模层的暴露部分上。
14.如权利要求11所述的方法,还包括:
图案化设置在所述硬掩模图案下方的至少一个目标层。
15.如权利要求14所述的方法,其中所述至少一个目标层包括半导体衬底。
16.如权利要求14所述的方法,其中所述至少一个目标层包括导电材料。
17.如权利要求10所述的方法,其中所述第一掩模结构设置在所述硬掩模层的保留部分上方,所述第二掩模结构设置在所述缓冲层和所述硬掩模层的保留部分上。
18.如权利要求17所述的方法,其中顶硬掩模层在所述第一掩模结构上方被图案化,所述第一掩模层上方的所述顶硬掩模层的第一顶高度基本上与所述第二掩模结构的第二顶高度相同。
19.如权利要求1所述的方法,还包括:
使所述第一掩模结构和所述第二掩模结构的每个形成为具有相同的初始宽度,其大于所述缓冲层的厚度;以及
在蚀刻所述缓冲层期间蚀刻掉所述第一掩模结构和所述第二掩模结构的侧壁使得所述第一掩模结构和所述第二掩模结构每个都具有小于所述初始宽度的最终宽度。
20.一种在集成电路制造期间的图案化方法,所述方法包括:
形成第一掩模结构的第一图案;
在所述第一掩模结构的暴露表面上形成缓冲层;以及
在所述第一掩模结构的侧壁处的所述缓冲层之间的凹陷中形成第二掩模结构的第二图案;
其中所述第一掩模结构和所述第二掩模结构的每个都包括各自的含碳材料。
21.如权利要求20所述的方法,其中每个各自的含碳材料具有从大约85到大约99重量百分比的碳。
22.如权利要求20所述的方法,其中所述第一掩模结构和所述第二掩模结构都包括基本相同的高含碳材料。
23.如权利要求20所述的方法,其中所述第一掩模结构和所述第二掩模结构具有相同的蚀刻选择性。
24.如权利要求20所述的方法,其中所述第一掩模结构和所述第二掩模结构每个都具有与所述缓冲层的厚度基本相等的宽度。
25.如权利要求20所述的方法,其中所述第一掩模结构和所述第二掩模结构每个都具有比所述缓冲层的厚度大的宽度。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080001824 | 2008-01-07 | ||
KR1824/08 | 2008-01-07 | ||
KR1020080030784A KR20090076743A (ko) | 2008-01-07 | 2008-04-02 | 반도체 소자의 미세 패턴 형성 방법 |
KR30784/08 | 2008-04-02 | ||
US12/217,784 US8029688B2 (en) | 2008-01-07 | 2008-07-09 | Method of fine patterning semiconductor device |
US12/217,784 | 2008-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101494161A true CN101494161A (zh) | 2009-07-29 |
CN101494161B CN101494161B (zh) | 2012-10-10 |
Family
ID=40924685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101710110A Active CN101494161B (zh) | 2008-01-07 | 2008-10-31 | 精细图案化半导体器件的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20090076743A (zh) |
CN (1) | CN101494161B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745921A (zh) * | 2010-10-19 | 2014-04-23 | 台湾积体电路制造股份有限公司 | 利用单图案化隔离件技术的双图案化技术 |
CN106611699A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 双重构图方法及半导体器件的制造方法 |
CN107068548A (zh) * | 2017-04-18 | 2017-08-18 | 合肥智聚集成电路有限公司 | 半导体器件及其制备方法 |
CN107567650A (zh) * | 2015-04-02 | 2018-01-09 | 东京毅力科创株式会社 | 使用双频电容耦合等离子体(ccp)以euv抗蚀剂进行的沟槽和孔图案化 |
CN111477541A (zh) * | 2020-04-23 | 2020-07-31 | 上海华力集成电路制造有限公司 | 自对准双重成像技术 |
CN111627801A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN112786437A (zh) * | 2019-11-11 | 2021-05-11 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件的制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102246692B1 (ko) * | 2017-12-29 | 2021-04-29 | 삼성에스디아이 주식회사 | 화합물, 유기막 조성물, 유기막 및 패턴 형성 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI335615B (en) * | 2002-12-27 | 2011-01-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask |
KR100640657B1 (ko) * | 2005-07-25 | 2006-11-01 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
-
2008
- 2008-04-02 KR KR1020080030784A patent/KR20090076743A/ko not_active Application Discontinuation
- 2008-10-31 CN CN2008101710110A patent/CN101494161B/zh active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745921A (zh) * | 2010-10-19 | 2014-04-23 | 台湾积体电路制造股份有限公司 | 利用单图案化隔离件技术的双图案化技术 |
CN103745921B (zh) * | 2010-10-19 | 2016-08-31 | 台湾积体电路制造股份有限公司 | 利用单图案化隔离件技术的双图案化技术 |
CN107567650A (zh) * | 2015-04-02 | 2018-01-09 | 东京毅力科创株式会社 | 使用双频电容耦合等离子体(ccp)以euv抗蚀剂进行的沟槽和孔图案化 |
CN106611699A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 双重构图方法及半导体器件的制造方法 |
CN107068548A (zh) * | 2017-04-18 | 2017-08-18 | 合肥智聚集成电路有限公司 | 半导体器件及其制备方法 |
CN111627801A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN111627801B (zh) * | 2019-02-28 | 2023-08-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN112786437A (zh) * | 2019-11-11 | 2021-05-11 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件的制造方法 |
CN112786437B (zh) * | 2019-11-11 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件的制造方法 |
CN111477541A (zh) * | 2020-04-23 | 2020-07-31 | 上海华力集成电路制造有限公司 | 自对准双重成像技术 |
Also Published As
Publication number | Publication date |
---|---|
CN101494161B (zh) | 2012-10-10 |
KR20090076743A (ko) | 2009-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101494161B (zh) | 精细图案化半导体器件的方法 | |
CN1326211C (zh) | 在半导体工艺中形成亚光刻开口的方法 | |
US8349200B2 (en) | Method of fine patterning semiconductor device | |
US7576010B2 (en) | Method of forming pattern using fine pitch hard mask | |
US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
KR100714305B1 (ko) | 자기정렬 이중패턴의 형성방법 | |
TWI310965B (en) | Method for forming storage node contact plug in semiconductor device | |
US8623771B2 (en) | Method for fabricating micropattern of semiconductor device | |
CN102473649B (zh) | 电接触结构及其形成方法 | |
US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
CN102299096B (zh) | 半导体器件的接触的制造方法及具有该接触的半导体器件 | |
US20110254142A1 (en) | Stacked structure | |
JPH0332215B2 (zh) | ||
CN111199880A (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN114334619A (zh) | 半导体结构的形成方法 | |
CN109411334B (zh) | 半导体元件的精细线图案形成方法 | |
KR100843239B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
US6989317B1 (en) | Trench formation in semiconductor integrated circuits (ICs) | |
CN111640666B (zh) | 半导体器件及其形成方法 | |
JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
CN111293075B (zh) | 半导体装置的精密互连形成方法 | |
CN109872946B (zh) | 半导体装置的形成方法 | |
US20010051408A1 (en) | Method for providing improved step coverage of deep trenches and use thereof | |
CN111986989A (zh) | 半导体结构及其形成方法 | |
KR100685581B1 (ko) | 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |