CN107068548A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN107068548A
CN107068548A CN201710254679.0A CN201710254679A CN107068548A CN 107068548 A CN107068548 A CN 107068548A CN 201710254679 A CN201710254679 A CN 201710254679A CN 107068548 A CN107068548 A CN 107068548A
Authority
CN
China
Prior art keywords
pattern
adjustment layer
area
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710254679.0A
Other languages
English (en)
Other versions
CN107068548B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Hefei Zhiju Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zhiju Integrated Circuit Co ltd filed Critical Hefei Zhiju Integrated Circuit Co ltd
Priority to CN201710254679.0A priority Critical patent/CN107068548B/zh
Priority to CN201810111778.8A priority patent/CN108364858B/zh
Publication of CN107068548A publication Critical patent/CN107068548A/zh
Application granted granted Critical
Publication of CN107068548B publication Critical patent/CN107068548B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体器件及其制备方法，包括：提供一衬底，所述衬底具有多个第一区域以及多个第二区域；在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上，所述第一图案具有一显露所述第二区域的缺口；在所述衬底上形成一第一调整层；在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；去除所述第一图案上方的第二调整层残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案；去除在所述第一图案与所述第二图案之间的所述第一调整层，在所述第一图案和第二图案之间形成间隙，所述间隙的宽度小于所述第一图案之间的距离，有利于实现小尺寸图案的制备。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种半导体器件及其制备方法。
背景技术
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺形成的掩膜图形难以满足半导体器件持续减小特征尺寸(Critical Dimension，简称CD)的需求，特别当特征尺寸减小到30nm以下时，现有的光刻工艺无法制备精细的图案，遏制了半导体技术的发展。
发明内容
本发明的目的在于，提供一种半导体器件的制备方法，可以精确地制备小特征尺寸的图案。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；
在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上；
在所述衬底上形成一第一调整层，所述第一调整层顺从地覆盖所述第一图案的顶壁、侧壁以及所述衬底的第二区域，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；
在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；
去除所述第一图案上方的第二调整层，使得所述第二调整层保留在所述第二区域上的部分图案化，残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案，所述第一图案侧壁的所述第一调整层隔离所述第一图案与所述第二图案，并且所述第一图案与所述第二图案之间的间距是通过所述第一调整层的厚度定义；以及
去除在所述第一图案与所述第二图案之间的所述第一调整层。
进一步的，在所述半导体器件的制备方法中，所述第一调整层的材质与所述第一图案的材质不同，并且，所述第一调整层的材质与所述第二调整层的材质不同，所述第一调整层的刻蚀速率大于所述第一图案的刻蚀速率，所述第一调整层的刻蚀速率大于所述第二调整层的刻蚀速率。
进一步的，在所述半导体器件的制备方法中，去除在所述第一图案与所述第二图案之间的所述第一调整层之后，在所述第一图案与所述第二图案之间形成一间隙。
进一步的，在所述半导体器件的制备方法中，所述制备方法还包括：在所述间隙内形成填充材料。
进一步的，在所述半导体器件的制备方法中，在去除在所述第一图案与所述第二图案之间的所述第一调整层的过程中，所述第二调整层的厚度仅小于所述第一图案的厚度在一个原子层沉积厚度，以维持所述第二图案的图案完整。
根据本发明的另一面，还提供一种半导体器件，包括：
一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；
多个第一图案，形成于在所述衬底上，一个所述第一图案位于一个所述第一区域上；
一第一调整层，形成于在所述衬底上，所述第一调整层图案化位于所述第二区域上，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；以及
一第二调整层，形成于在所述第一调整层上，所述第二调整层填补所述缺口，所述第二调整层图案化位于所述第二区域上，所述第一调整层与所述第二调整层共同形成为多个第二图案；
其中，所述第一图案与所述第二图案之间形成有一间隙，所述间隙的宽度是通过所述第一调整层的厚度定义。
进一步的，在所述半导体器件中，所述第一调整层的材质与所述第一图案的材质不同，并且，所述第一调整层的材质与所述第二调整层的材质不同，所述第一调整层的刻蚀速率大于所述第一图案的刻蚀速率，所述第一调整层的刻蚀速率大于所述第二调整层的刻蚀速率。
进一步的，在所述半导体器件中，还包括形成在所述间隙内的填充材料。
进一步的，在所述半导体器件中，所述第一图案与所述第二图案为相同厚度，所述填充材料为厚度大于宽度的直立线路，对应于所述缺口的两相对侧边。
进一步的，在所述半导体器件中，所述第二调整层的厚度仅小于所述第一图案的厚度在一个原子层沉积厚度，以维持所述第二图案的图案完整。
与现有技术相比，本发明提供的半导体器件及其制备方法具有以下优点：
在本发明提供的半导体器件及其制备方法中，在去除所述第一图案的侧壁上的第一调整层后，在所述第一图案和第二图案之间形成间隙，所述间隙的宽度小于所述第一图案之间的距离(即所述第二区域的特征尺寸)，有利于实现小尺寸图案的制备。
附图说明
图1为本发明一实施例的半导体器件的制备方法的流程图；
图2至图9为本发明一实施例的半导体器件的制备方法各个步骤的结构示意图；
图10为本发明一实施例中半导体器件的示意图；以及
图11为本发明另一实施例的半导体器件的制备方法各个步骤的结构示意图。
其中，1为半导体器件；
100为衬底；
10A为第一区域；
10B为第二区域；
120为第一图案层；
121为第一图案膜层；
121’为第一图案；
122为第二图案膜层；
123为光阻图案；
124为开口；
125为间隙；
126为缺口；
130为第二图案；
131为第一调整层；
132为第二调整层；
140为填充材料。
具体实施方式
下面将结合示意图对本发明的在半导体器件中形成图形的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种在半导体器件中形成图形的方法，如图1所示，包括：
步骤S11、提供一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；
步骤S12、在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上；
步骤S13、在所述衬底上形成一第一调整层，所述第一调整层顺从地覆盖所述第一图案的顶壁、侧壁以及所述衬底的第二区域，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；
步骤S14、在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；
步骤S15、去除所述第一图案上方的第二调整层，使得所述第二调整层保留在所述第二区域上的部分图案化，残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案，所述第一图案侧壁的所述第一调整层隔离所述第一图案与所述第二图案，并且所述第一图案与所述第二图案之间的间距是通过所述第一调整层的厚度定义；以及
步骤S16、去除在所述第一图案与所述第二图案之间的所述第一调整层。
在去除所述第一图案的侧壁上的第一调整层后，在所述第一图案和第二图案之间形成间隙，所述间隙的宽度小于所述第一图案之间的距离(即所述第二区域的特征尺寸)，有利于实现小尺寸图案的制备。
进一步的，还提供一种半导体器件，包括：一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；多个第一图案，形成于在所述衬底上，一个所述第一图案位于一个所述第一区域上；一第一调整层，形成于在所述衬底上，所述第一调整层图案化位于所述第二区域上，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；以及一第二调整层，形成于在所述第一调整层上，所述第二调整层填补所述缺口，所述第二调整层图案化位于所述第二区域上，所述第一调整层与所述第二调整层共同形成为多个第二图案；其中，所述第一图案与所述第二图案之间形成有一间隙，所述间隙的宽度是通过所述第一调整层的厚度定义。
下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下请参阅图2-图9具体说明本发明一实施例的半导体器件的制备方法。
首先，进行步骤S11，如图2所示，提供一衬底100，所述衬底100具有多个第一区域10A以及第二区域10B，所述第一区域10A和第二区域10B间隔排列。在本实施例中，所述衬底100为衬底(substrate)，具体的，所述衬底的材料可以为硅、锗或绝缘体上硅的半导体衬底，当所述衬底100为其它功能层时，所述衬底100还可以选择其它材料，例如，所述衬底100还可以是电介质层或金属层等等。
然后，进行步骤S12，在所述衬底100上形成多个第一图案，每个所述第一图案分别位于一个所述第一区域10A上。具体的，在本实施例中，所述步骤S12包括子步骤S121～子步骤S122：
子步骤S121，如图3所示，在所述衬底100上形成一第一图案层120。所述第一图案层120可以包括一层膜层或多层层叠的膜层，在图3中，所述第一图案层120包括自下至上层叠的第一图案膜层121和第二图案膜层122，其中，所述第一图案膜层121与第二图案膜层122的刻蚀选择比大于等于5，例如，所述第一图案膜层121的材料为氧化硅，所述第二图案膜层122的材料为有机聚合物。在其它实施例中，所述第一图案层120包括间隔堆叠的多个第一图案膜层121和多个第二图案膜层122；
子步骤S122，继续参考图3，在所述第一图案层120上形成一光阻图案123。以所述光阻图案123为掩膜，对所述第一图案层120进行刻蚀，在刻蚀过程中，所述第二图案膜层122会被消耗掉，如图4所示，所述第一图案膜层121被图形化为多个第一图案121’，每个所述第一图案121分别位于一个所述第一区域10A上，相邻的所述第一图案121’之间间隔一个所述第二区域10B，所述第一图案121’具有一显露所述第二区域10B的开口124。
由于受光刻工艺精确度的影响，相邻所述光阻图案123的间距K1(如图3所示)最小可以做到30nm左右，无法做到再小。对所述第一图案层120进行刻蚀后，所述光阻图案123的图案转移到所述第一图案层120中，形成第一图案121，相邻的所述第一图案121’的间距也是K1，相邻的所述第一图案121’的间距无法进一步降低，制约半导体器件尺寸的持续减小。
为了减小半导体器件中图案之间的间距，进行步骤S13，如图5所示，在所述衬底100上形成一第一调整层131，所述第一调整层131顺从地覆盖所述第一图案121’的顶壁、侧壁以及所述衬底100的第二区域10B，所述第一调整层131具有一覆盖所述第二区域10B并与所述第一图案121’产生一高度差的缺口126，其中，所述第一图案121’高于所述第二区域10B上的第一调整层131。较佳的，如图5所示，所述第一调整层131的厚度H1小于所述第一图案121’的厚度H2，所述第一调整层131无法填充所述开口124，仅仅覆盖开口124的侧壁与底壁，可以保证在后续的工艺中形成第二图案。所述第一调整层131的厚度H1优选为5nm～30nm，例如，8nm、10nm、15nm、20nm或25nm等等，可以通过调节所述第一调整层131的厚度，调节所述第二图案的间距。所述第一调整层131的材料一般可以为氧化硅、氮化硅或氮氧化硅等等，所述第一调整层131可以采用原子沉积(Atomic Layer Deposition)工艺或等离子蒸气沉积(Chemical Vapor Deposition)工艺等沉积工艺制备。所述第一调整层131的厚度H1可以做到很薄，所述第一调整层131的厚度H1可以做到一个原子层沉积厚度，即采用沉积工艺制备的最薄的厚度(仅沉积一个原子层时薄膜的厚度)。
之后，进行步骤S14，如图6所示，在所述第一调整层131上形成一第二调整层132，所述第二调整层132填补所述缺口126。具体的，所述第二调整层132覆盖整个所述第一调整层131。所述第二调整层132的材料一般可以为氧化硅、氮化硅或氮氧化硅等等。
随后，进行步骤S15，如图7所示，去除所述第一图案121’上方的第二调整层132，使得所述第二调整层132保留在所述第二区域10B上的部分图案化，残留的所述第二调整层132与所述第二调整层132下方的所述第一调整层131共同形成为多个第二图案130，所述第一图案121’侧壁的所述第一调整层131隔离所述第一图案121’与所述第二图案130，并且所述第一图案121’与所述第二图案130之间的间距是通过所述第一调整层131的厚度定义。可以采用平坦化(如化学机械研磨)工艺或刻蚀(例如回刻)工艺去除所述第一图案121’上方的第二调整层132。
之后，进行步骤S16，如图8所示，去除在所述第一图案121’与所述第二图案132之间的所述第一调整层131。由于所述第一图案121’的顶部和侧壁上的第一调整层131被暴露出来，所以，在所述步骤S15中，所述第一图案121’的顶部和侧壁上的第一调整层131都会被去除掉，只剩下位于所述第二调整层132下方的第一调整层131。可以采用刻蚀的工艺去除所述第一图案121’的侧壁上的第一调整层131。较佳的，所述第一调整层131的材质与所述第一图案121’的材质不同，并且，所述第一调整层131的材质与所述第二调整层132的材质不同，所述第一调整层131的刻蚀速率大于所述第一图案121’的刻蚀速率，所述第一调整层131的刻蚀速率大于所述第二调整层132的刻蚀速率，以避免对所述第一图案121’和第二调整层132的过度。
具体的，所述第一调整层131和所述第二调整层132的刻蚀选择比大于等于4，例如，当所述第一调整层131的材料为氧化硅时，所述第二调整层132的材料为氮化硅。在刻蚀过程中，对所述第一调整层131的刻蚀速率大于对所述第二调整层132的刻蚀速率，所述第一图案121’的顶部和侧壁上的第一调整层131都会被去除掉，剩下所述第二调整层132。位于所述第二调整层132下方的第一调整层131被所述第二调整层132遮挡，位于所述第二调整层132下方的第一调整层131被留下。较佳的，采用干法刻蚀工艺去除所述第一图案121’的侧壁上的第一调整层131，干法刻蚀工艺具有各向异性，可以避免位于所述第二调整层132下方的第一调整层131被过渡刻蚀。在此过程中，所述第二调整层132可能会被部分或全部去除。较佳的，所述第二调整层132的厚度H3仅小于所述第一图案121’的厚度H2在一个原子层沉积厚度(当所述第一调整层131的厚度H1为一个原子层沉积厚度，所述第二调整层132的厚度H3与第一调整层131的厚度H1之和为所述第一图案121’的厚度H2)，以维持所述第二图案130的图案完整。
所述第一图案121’和第二图案130的间距K2可以通过所述第一调整层131的厚度H1定义，一般的，所述第一调整层131的厚度H1越厚，相邻的所述第一图案121’和第二图案130的间距K2越大。所述第一图案121’和第二图案130的间距K2小于相邻的所述第一图案121的间距K1，所述第一图案121’和第二图案130的间距K2可以小于光刻工艺的最小线宽。
接着，如图8所示，去除在所述第一图案121’与所述第二图案130之间的所述第一调整层131之后，在所述第一图案与所述第二图案之间形成一间隙125。如图9所示，在本实施例中，还可以在所述间隙125内形成填充材料140，所述填充材料140的宽度为K2，可以小于光刻工艺的最小线宽，所述填充材料140的宽度最小可以达到一个原子层沉积厚度。所述填充材料140的材料可以为金属，例如金属铜或金属铝等，用于形成金属线例如互连金属线，实现纳米金属线。
较佳的，所述第一图案121’与所述第二图案130为相同厚度，即所述第一图案121’与所述第二图案130的上表面齐平，所述填充材料140为厚度大于宽度的直立线路，对应于所述缺口126的两相对侧边。具体的，对应于一个所述缺口126的两平行侧边的两个所述填充材料140(即位于同一所述第二区域10B内的两个所述填充材料140)，所述填充材料140更具体为并行向的直立线路，为穿过同一有源区并呈现微线宽且厚度增加的两平行字线，根据本发明的上述描述，并行线路以及两平行字线为本领域的普通技术人员可以理解的，在此不再赘述。
如图10所示，为本发明所提供的一种半导体器件1，在本实施例中，所述半导体器件1采用图2至图9为本发明一实施例的半导体器件的制备方法制备而成，所述半导体器件1包括：衬底100、多个第一图案121’、第一调整层131以及第二调整层132，所述衬底100具有多个第一区域10A以及多个第二区域10B，所述第一区域10A和第二区域10B间隔排列；多个所述第一图案121’形成于在所述衬底100上，一个所述第一图案121’位于一个所述第一区域10A上；所述第一调整层131形成于在所述衬底100上，所述第一调整层131图案化位于所述第二区域10B上，所述第一调整层131具有一覆盖所述第二区域10B并与所述第一图案121’产生一高度差的缺口126；所述第二调整层132形成于在所述第一调整层131上，所述第二调整层132填补所述缺口126，所述第二调整层132图案化位于所述第二区域10B上，所述第一调整层131与所述第二调整层132共同形成为多个第二图案130；其中，所述第一图案121’与所述第二图案130之间形成有一间隙125，所述间隙125的宽度是通过所述第一调整层131的厚度定义，所述第二调整层132的厚度H3仅小于所述第一图案121’的厚度H2在一个原子层沉积厚度(当所述第一调整层131的厚度H1为一个原子层沉积厚度，所述第二调整层132的厚度H3与第一调整层131的厚度H1之和为所述第一图案121’的厚度H2)。
在本实施例中，所述间隙125还形成有填充材料140，所述填充材料140的宽度为K2，可以小于光刻工艺的最小线宽，所述填充材料140的宽度最小可以达到一个原子层沉积厚度。所述填充材料140的材料可以为金属，例如金属铜或金属铝等，用于形成金属线例如互连金属线，实现纳米金属线。
在另一实施例中，在步骤S16中，去除在所述第一图案121’与所述第二图案130之间的所述第一调整层131时，对所述第一调整层131进行高选择比刻蚀，即对所述第一调整层131的刻蚀速率远大于对所述第一图案121’和所述第二调整层132的刻蚀速率，在刻蚀结束时，如图11所示，使得所述第一图案121’会略低于留下的第二调整层132。在后续的步骤中，当在所述间隙125内形成填充材料140后，可以通过掩膜等工艺进行平坦化，使得在不同所述间隙125内的填充材料140彼此隔离。
在本发明的上述实施例中，所述第一图案121’和第二图案130均为电介质层，所述填充材料140为金属，从而在电介质层中形成了金属线，在其它实施例中，所述制备方法还可以用于制备在其它膜层中图案，其具体实施步骤与思路和本发明的上述实施例相似，在本发明实施例的启示下，这一应用的延伸对本领域普通技术人员而言是易于理解和实现的，在此不再赘述。
综上，本发明提供一种半导体器件的制备方法包括：提供一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上；在所述衬底上形成一第一调整层，所述第一调整层顺从地覆盖所述第一图案的顶壁、侧壁以及所述衬底的第二区域，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；去除所述第一图案上方的第二调整层，使得所述第二调整层保留在所述第二区域上的部分图案化，残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案，所述第一图案侧壁的所述第一调整层隔离所述第一图案与所述第二图案，并且所述第一图案与所述第二图案之间的间距是通过所述第一调整层的厚度定义；去除在所述第一图案与所述第二图案之间的所述第一调整层。
在去除所述第一图案的侧壁上的第一调整层后，在所述第一图案和第二图案之间形成间隙，所述间隙的宽度小于所述第一图案之间的距离(即所述第二区域的特征尺寸)，有利于实现小尺寸图案的制备。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；
在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上；
在所述衬底上形成一第一调整层，所述第一调整层顺从地覆盖所述第一图案的顶壁、侧壁以及所述衬底的第二区域，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；
在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；
去除所述第一图案上方的第二调整层，使得所述第二调整层保留在所述第二区域上的部分图案化，残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案，所述第一图案侧壁的所述第一调整层隔离所述第一图案与所述第二图案，并且所述第一图案与所述第二图案之间的间距是通过所述第一调整层的厚度定义；以及
去除在所述第一图案与所述第二图案之间的所述第一调整层。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一调整层的材质与所述第一图案的材质不同，并且，所述第一调整层的材质与所述第二调整层的材质不同，所述第一调整层的刻蚀速率大于所述第一图案的刻蚀速率，所述第一调整层的刻蚀速率大于所述第二调整层的刻蚀速率。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，去除在所述第一图案与所述第二图案之间的所述第一调整层之后，在所述第一图案与所述第二图案之间形成一间隙。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述制备方法还包括：在所述间隙内形成填充材料。
5.如权利要求1至4任一项所述的半导体器件的制备方法，其特征在于，在去除在所述第一图案与所述第二图案之间的所述第一调整层的过程中，所述第二调整层的厚度仅小于所述第一图案的厚度在一个原子层沉积厚度，以维持所述第二图案的图案完整。
6.一种半导体器件，其特征在于，包括：
一衬底，所述衬底具有多个第一区域以及多个第二区域，所述第一区域和第二区域间隔排列；
多个第一图案，形成于在所述衬底上，一个所述第一图案位于一个所述第一区域上；
一第一调整层，形成于在所述衬底上，所述第一调整层图案化位于所述第二区域上，所述第一调整层具有一覆盖所述第二区域并与所述第一图案产生一高度差的缺口；以及
一第二调整层，形成于在所述第一调整层上，所述第二调整层填补所述缺口，所述第二调整层图案化位于所述第二区域上，所述第一调整层与所述第二调整层共同形成为多个第二图案；
其中，所述第一图案与所述第二图案之间形成有一间隙，所述间隙的宽度是通过所述第一调整层的厚度定义。
7.如权利要求6所述的半导体器件，其特征在于，所述第一调整层的材质与所述第一图案的材质不同，并且，所述第一调整层的材质与所述第二调整层的材质不同，所述第一调整层的刻蚀速率大于所述第一图案的刻蚀速率，所述第一调整层的刻蚀速率大于所述第二调整层的刻蚀速率。
8.如权利要求6所述的半导体器件，其特征在于，还包括形成在所述间隙内的填充材料。
9.如权利要求8所述的半导体器件，其特征在于，所述第一图案与所述第二图案为相同厚度，所述填充材料为厚度大于宽度的直立线路，对应于所述缺口的两相对侧边。
10.如权利要求6至9任一项所述的半导体器件，其特征在于，所述第二调整层的厚度仅小于所述第一图案的厚度在一个原子层沉积厚度，以维持所述第二图案的图案完整。
CN201710254679.0A 2017-04-18 2017-04-18 半导体器件及其制备方法 Expired - Fee Related CN107068548B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710254679.0A CN107068548B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法
CN201810111778.8A CN108364858B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710254679.0A CN107068548B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810111778.8A Division CN108364858B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107068548A true CN107068548A (zh) 2017-08-18
CN107068548B CN107068548B (zh) 2018-10-16

Family

ID=59601137

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810111778.8A Expired - Fee Related CN108364858B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法
CN201710254679.0A Expired - Fee Related CN107068548B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810111778.8A Expired - Fee Related CN108364858B (zh) 2017-04-18 2017-04-18 半导体器件及其制备方法

Country Status (1)

Country Link
CN (2) CN108364858B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518258A (en) * 2003-11-20 2005-06-01 Winbond Electronics Corp Method for forming narrow trench structure and method for forming gate structure with narrow spacing
CN101494161A (zh) * 2008-01-07 2009-07-29 三星电子株式会社 精细图案化半导体器件的方法
CN102239541A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
US20130252431A1 (en) * 2012-03-22 2013-09-26 Tong-Yu Chen Method of Forming Trench in Semiconductor Substrate
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
US20150340469A1 (en) * 2014-05-22 2015-11-26 National Taiwan University Method For Non-Resist Nanolithography
CN106030767A (zh) * 2014-02-19 2016-10-12 密克罗奇普技术公司 用于集成电路装置的间隔物实现的有效隔离

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029688B2 (en) * 2008-01-07 2011-10-04 Samsung Electronics Co., Ltd. Method of fine patterning semiconductor device
US8865595B2 (en) * 2012-01-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Device and methods for forming partially self-aligned trenches

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518258A (en) * 2003-11-20 2005-06-01 Winbond Electronics Corp Method for forming narrow trench structure and method for forming gate structure with narrow spacing
CN101494161A (zh) * 2008-01-07 2009-07-29 三星电子株式会社 精细图案化半导体器件的方法
CN102239541A (zh) * 2008-12-04 2011-11-09 美光科技公司 制造衬底的方法
US20130252431A1 (en) * 2012-03-22 2013-09-26 Tong-Yu Chen Method of Forming Trench in Semiconductor Substrate
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN106030767A (zh) * 2014-02-19 2016-10-12 密克罗奇普技术公司 用于集成电路装置的间隔物实现的有效隔离
US20150340469A1 (en) * 2014-05-22 2015-11-26 National Taiwan University Method For Non-Resist Nanolithography

Also Published As

Publication number Publication date
CN108364858A (zh) 2018-08-03
CN107068548B (zh) 2018-10-16
CN108364858B (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
US10840097B2 (en) Semiconductor methods and devices
US9768031B2 (en) Semiconductor device manufacturing methods
US9129906B2 (en) Self-aligned double spacer patterning process
KR102603019B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR101564474B1 (ko) 고밀도 패턴 형성 방법
TWI338932B (en) Method for producing a self-aligned nanocolumnar airbridge and structure produced thereby
US9536778B2 (en) Self-aligned double patterning process for metal routing
KR102424807B1 (ko) 기판의 에칭 기반 평탄화를 위한 방법
TW201545302A (zh) 用於積體電路的結構與積體電路的製作方法
EP3108500B1 (en) Spacer enabled active isolation for an integrated circuit device
CN107863295B (zh) 在集成电路中形成ana区域的方法
CN104409444A (zh) 鳍层光刻对准标记的制备方法
CN109148269A (zh) 半导体装置的形成方法
CN110265297A (zh) 多色自对准触点选择性蚀刻
CN108140730A (zh) 以半加成电镀金属布线制造三维(3d)金属-绝缘体-金属(mim)电容器及电阻器的结构及方法
CN106960784B (zh) 半导体器件及其制备方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN107068548B (zh) 半导体器件及其制备方法
CN107658308A (zh) 一种顶层选择栅切线的光刻‑刻蚀工艺方法
CN208336149U (zh) 多倍掩膜层
US20240087892A1 (en) Double Patterning Method of Patterning a Substrate
CN109887881A (zh) 金属保险丝顶部的钝化层窗口的形成方法
CN106298635B (zh) 半导体器件的制造方法
US8716139B2 (en) Method of patterning a semiconductor device
CN111668091B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: 230000 Anhui city of Hefei Province Economic and Technological Development Zone Cuiwei Road No. 6 Haiheng building room 526

Applicant after: Ever power integrated circuit Co Ltd

Address before: 230000 Anhui city of Hefei Province Economic and Technological Development Zone Cuiwei Road No. 6 Haiheng building room 526

Applicant before: Hefei wisdom integrated circuit Co., Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181009

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181016

Termination date: 20190418

CF01 Termination of patent right due to non-payment of annual fee