KR20000039302A - 접촉홀 형성방법 - Google Patents
접촉홀 형성방법 Download PDFInfo
- Publication number
- KR20000039302A KR20000039302A KR1019980054610A KR19980054610A KR20000039302A KR 20000039302 A KR20000039302 A KR 20000039302A KR 1019980054610 A KR1019980054610 A KR 1019980054610A KR 19980054610 A KR19980054610 A KR 19980054610A KR 20000039302 A KR20000039302 A KR 20000039302A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- contact hole
- forming
- layer
- etch stop
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 description 57
- 238000000206 photolithography Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 접촉홀 형성방법에 관한 것으로서 기판 상에 절연층을 형성하고 상기 절연층 상에 식각선택비가 다른 물질로 이루어지며 소정 부분이 노출되도록 패터닝된 식각정지층을 형성하는 공정과, 상기 식각정지층의 패터닝된 측면에 상기 절연층과 식각선택비가 다른 물질로 이루어진 측벽을 형성하여 상기 절연층의 노출된 부분의 직경을 감소하는 공정과, 상기 절연층의 노출된 부분을 제거하여 상기 기판을 노출시키는 접촉홀을 형성하고 상기 식각정지층 및 측벽을 제거하는 공정을 구비한다. 따라서, 접촉홀을 포토리쏘그래피 장비의 해상도 이하의 크기로 형성할 수 있어 소자의 집적도를 향상시킬 수 있다.
Description
본 발명은 반도체장치의 접촉홀 형성방법에 관한 것으로서, 특히, 포토리쏘그래피(photography) 장비의 해상도(resolution) 능력 보다 미세한 크기를 갖도록 형성하여 소자의 집적도를 향상시킬 수 있는 접촉홀 형성방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 배선의 폭과 접촉홀의 직경을 계속해서 감소시켜야 한다. 이러한 요구를 수용하여 필요로 하는 선폭과 접촉홀의 직경을 한정하기 위해서는 포토리쏘그래피 장비의 해상도를 향상시켜야 하므로 제품의 제조 원가를 상승시키게 된다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 절연층(13)을 형성한다. 상기에서 기판(11)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있는 데, 절연층(13)은 이 후에 형성될 상부 상부 배선층(도시되지 않음)이 기판(11)의 원하지 않는 부분과 전기적으로 연결되는 것을 방지한다.
층간절연층(13) 상에 포토레지스트(15)를 도포한 후 노광 및 현상에 의해 절연층(13)의 소정 부분이 노출되도록 패턴닝한다. 상기에서 포토레지스트(15)가 패터닝되어 절연층(13)의 노출된 부분은 기판(11)의 전도영역, 즉, 반도체기판의 불순물영역이나 하부 배선층과 대응하여야 한다.
도 1b를 참조하면, 포토레지스트(15)을 식각 마스크로 사용하여 절연층(13)을 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 등의 이방성 식각방법에 의해 패터닝하여 기판(11)을 노출시키는 접촉홀(17)을 형성한다. 이 때, 접촉홀(17)에 의해 기판(11)의 전도영역, 즉, 반도체기판의 불순물영역이나 하부 배선층이 노출된다.
도 1c를 참조하면, 잔류하는 포토레지스트(15)을 제거하여 절연층(13)의 표면을 노출시킨다. 그러므로, 절연층(13) 상에 상부 배선(도시되지 않음)이나 플러그(도시되지 않음)을 형성할 수 있는 구조를 이루게 된다.
그러나, 상술한 종래 기술에 따른 접촉홀 형성방법은 접촉홀을 포토리쏘그래피 장비의 해상도 한계 이하의 크기로 형성할 수 없어 소자의 집적도를 향상시키기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 접촉홀을 포토리쏘그래피 장비의 해상도 이하의 크기로 형성할 수 있는 접촉홀 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 접촉홀 형성방법은 기판 상에 절연층을 형성하고 상기 절연층 상에 식각선택비가 다른 물질로 이루어지며 소정 부분이 노출되도록 패터닝된 식각정지층을 형성하는 공정과, 상기 식각정지층의 패터닝된 측면에 상기 절연층과 식각선택비가 다른 물질로 이루어진 측벽을 형성하여 상기 절연층의 노출된 부분의 직경을 감소하는 공정과, 상기 절연층의 노출된 부분을 제거하여 상기 기판을 노출시키는 접촉홀을 형성하고 상기 식각정지층 및 측벽을 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 절연층(23)을 형성한다. 상기에서 기판(21)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있는 데, 절연층(23)은 이 후에 형성될 상부 배선층(도시되지 않음)이 기판(21)의 원하지 않는 부분과 전기적으로 연결되는 것을 방지한다.
절연층(23) 상에 식각 선택비가 다른 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 식각정지층(25)을 형성한다. 상기에서 식각정지층(25)은 절연층(23)을 산화실리콘으로 형성할 경우에 질화실리콘으로, 질화실리콘으로 형성할 경우에 질화실리콘으로 형성한다.
식각정지층(25) 상에 포토레지스트(27)를 도포한 후 노광 및 현상에 의해 식각정지층(25)의 소정 부분이 노출되도록 패턴닝한다. 상기에서 포토레지스트(27)가 패터닝되어 식각정지층(25)의 노출된 부분은 기판(21)의 전도영역, 즉, 반도체기판의 불순물영역이나 하부 배선층과 대응하여야 한다.
도 2b를 참조하면, 포토레지스트(27)을 식각 마스크로 사용하여 식각정지층(25)을 RIE 등의 이방성 식각방법에 의해 패터닝하여 절연층(23)을 노출시킨다. 그리고, 포토레지스트(27)을 제거하여 절연층(23)의 상부 표면을 노출시킨다.
식각정지층(25)의 식각된 측면에 절연층(23)과 식각선택비가 다른 산화실리콘 또는 질화실리콘을으로 이루어진 측벽(29)을 형성한다. 상기에서 측벽(29)은 식각정지층(25) 상에 절연층(23)의 노출된 부분을 덮도록 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착한 후 절연층(23)이 노출되도록 RIE 방법으로 에치백하므로써 형성된다. 상기에서 측벽(29)에 의해 절연층(23)은 노출된 부분의 직경이 포토리쏘그래피 장비의 해상도 한계 이하가 된다.
도 2c를 참조하면, 식각정지층(25) 및 측벽(29)을 마스크로하여 절연층(23)의 노출된 부분을 RIE 등의 이방성 식각방법으로 식각하여 기판(21)을 노출시키는 접촉홀(31)을 형성한다. 이 때, 접촉홀(31)에 의해 기판(21)의 전도영역, 즉, 반도체기판의 불순물영역이나 하부 배선층이 노출된다.
도 2d를 참조하면, 식각정지층(25) 및 측벽(29)을 습식 식각 방법으로 제거하여 절연층(23)의 표면을 노출시킨다. 그러므로, 절연층(13) 상에 상부 배선(도시되지 않음)이나 플러그(도시되지 않음)을 형성할 수 있는 구조를 이루게 된다. 상기에서 절연층(23)은 식각정지층(25) 및 측벽(29)과 식각선택비가 서로 다르므로 식각되지 않으르로 접촉홀(31)의 직경은 포토리쏘그래피 장비의 해상도 한계 이하로 형성된다.
상술한 바와 같이 본 발명에 따른 접촉홀 형성방법은 접촉홀이 형성될 절연층 상에 식각 선택비가 다른 물질의 식각정지층을 형성하고, 이 식각정지층의 소정 부분을 절연층이 노출되도록 포토리쏘그래피 방법으로 패터닝한다. 그리고, 패터닝된 식각정지층의 측면에 절연층과 식각 선택비가 다른 물질로 측벽을 형성하여 절연층의 노출된 부분의 직경이 포토리쏘그래피 장비의 해상도 한계 이하가 되도록 한후 절연층의 노출된 부분을 식각하여 기판을 노출시키는 접촉홀을 형성한다.
따라서, 본 발명은 접촉홀을 포토리쏘그래피 장비의 해상도 이하의 크기로 형성할 수 있어 소자의 집적도를 향상시킬 수 있는 잇점이 있다.
Claims (2)
- 기판 상에 절연층을 형성하고 상기 절연층 상에 식각선택비가 다른 물질로 이루어지며 소정 부분이 노출되도록 패터닝된 식각정지층을 형성하는 공정과,상기 식각정지층의 패터닝된 측면에 상기 절연층과 식각선택비가 다른 물질로 이루어진 측벽을 형성하여 상기 절연층의 노출된 부분의 직경을 감소하는 공정과,상기 절연층의 노출된 부분을 제거하여 상기 기판을 노출시키는 접촉홀을 형성하고 상기 식각정지층 및 측벽을 제거하는 공정을 구비하는 접촉홀 형성방법.
- 청구항 1에 있어서 상기 측벽을 상기 식각정지층과 동일한 물질로 형성하는 접촉홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054610A KR100306905B1 (ko) | 1998-12-12 | 1998-12-12 | 접촉홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054610A KR100306905B1 (ko) | 1998-12-12 | 1998-12-12 | 접촉홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039302A true KR20000039302A (ko) | 2000-07-05 |
| KR100306905B1 KR100306905B1 (ko) | 2001-11-30 |
Family
ID=19562523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054610A KR100306905B1 (ko) | 1998-12-12 | 1998-12-12 | 접촉홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100306905B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151443A (zh) * | 2020-09-25 | 2020-12-29 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148565A (ja) * | 1994-11-22 | 1996-06-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1998
- 1998-12-12 KR KR1019980054610A patent/KR100306905B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151443A (zh) * | 2020-09-25 | 2020-12-29 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306905B1 (ko) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| KR100231134B1 (ko) | 반도체장치의 배선 형성 방법 | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| KR100306905B1 (ko) | 접촉홀형성방법 | |
| KR20000066846A (ko) | 접촉홀 형성방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| KR100248626B1 (ko) | 반도체소자의 제조 방법 | |
| KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100221606B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR19990039740A (ko) | 접촉홀 형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100249384B1 (ko) | 접촉홀 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100248624B1 (ko) | 반도체소자의 제조방법 | |
| KR100240613B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100338107B1 (ko) | 반도체소자의제조방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010068611A (ko) | 커패시터 형성방법 | |
| KR20020002932A (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |