CN111341781B - 用于解决不同图案密度区域处的外延生长负载效应的方法 - Google Patents

用于解决不同图案密度区域处的外延生长负载效应的方法 Download PDF

Info

Publication number
CN111341781B
CN111341781B CN202010159529.3A CN202010159529A CN111341781B CN 111341781 B CN111341781 B CN 111341781B CN 202010159529 A CN202010159529 A CN 202010159529A CN 111341781 B CN111341781 B CN 111341781B
Authority
CN
China
Prior art keywords
trench
layer
insulating layer
pattern density
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010159529.3A
Other languages
English (en)
Other versions
CN111341781A (zh
Inventor
方振
黄海辉
徐二江
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010159529.3A priority Critical patent/CN111341781B/zh
Publication of CN111341781A publication Critical patent/CN111341781A/zh
Application granted granted Critical
Publication of CN111341781B publication Critical patent/CN111341781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开描述了用于减小低图案密度区域和高图案密度区域之间的负载效应的方法和图案化器件。图案化器件包括衬底、衬底之上的第一绝缘层、低图案密度区域、高图案密度区域、第二绝缘层和外延生长层。低图案密度区域包括第一绝缘层和衬底中的第一沟槽。高图案密度区域包括第一绝缘层和衬底中的第二沟槽。在第一沟槽中形成第二绝缘层。在第二沟槽中形成外延生长层。第一沟槽具有比第二沟槽大的截面面积。

Description

用于解决不同图案密度区域处的外延生长负载效应的方法
本申请是于2018年5月16日提交的申请号为201880000772.1、名称为“用于解决不同图案密度区域处的外延生长负载效应的方法”的专利申请的分案申请。
背景技术
在半导体行业中，外延是晶体层的生长，其通常是从晶种窗口面积内的晶种层开始的。晶种窗口面积是指要生长外延层的暴露表面的二维大小。随着器件尺寸的逐渐缩小(例如，对于三维(3D)NAND闪速存储器件而言)，晶种窗口面积也随之缩小。晶种窗口面积尺寸和表面变形能够极大地影响晶种窗口面积内的外延层的外延生长速率，这被描述为负载效应。
由于图案密度方面的差异而发生负载效应，其又被称为局部负载效应或者图案负载效应。当在低图案密度区域(即，较大晶种窗口面积)和高图案密度区域(即，较小晶种窗口面积)中同时进行外延生长时，发生该现象。根据局部图案密度，外延生长速率会不同，并且导致所生长的外延层的厚度的不均匀性。高图案密度区域和低图案密度区域之间的外延层厚度的非均匀性使得器件加工难以控制并且可能给器件性能带来不利影响。
发明内容
文中公开了图案化器件及其制作方法的实施例。
在一些实施例中，一种图案化器件包括衬底、衬底之上的第一绝缘层、低图案密度区域、高图案密度区域、第二绝缘层、以及外延生长层。低图案密度区域包括第一绝缘层和衬底中的第一沟槽。高图案密度区域包括第一绝缘层和衬底中的第二沟槽。第二绝缘层形成在第一沟槽中。外延生长层形成在第二沟槽中。第一沟槽具有比第二沟槽大的截面面积。
在一些实施例中，第一绝缘层可以包括交替的氧化硅层和氮化硅层。图案化器件包括三维NAND存储器件。第二绝缘层可以是氧化硅。
在一些实施例中，第二绝缘层是原子层沉积的氧化硅。第二绝缘层完全填充低图案密度区域的第一沟槽。第二绝缘层填充第一沟槽，并且第二沟槽保持贯穿到衬底，以便减小低图案密度区域和高图案密度区域之间的外延生长负载效应。
在一些实施例中，一种用于减小图案化器件中的外延生长负载效应的方法包括在衬底和衬底之上的第一绝缘层中形成第一沟槽和第二沟槽，以形成低图案密度区域和高图案密度区域。第一沟槽具有比第二沟槽大的截面面积。所述方法包括通过使用第一掩模将第一沟槽与第二沟槽隔离。所述方法包括在第一沟槽中设置第二绝缘层。所述方法包括去除第一掩模的部分以暴露第二沟槽。所述方法包括在第二沟槽中生长外延层。
在一些实施例中，形成第一沟槽和第二沟槽包括使用非等向性反应离子刻蚀进行刻蚀。隔离包括沉积第一电介质层以及沉积第二电介质层，以形成第一掩模。隔离包括对低图案密度区域上方的第二掩模进行图案化以暴露第一掩模。对第二掩模进行图案化包括在第一掩模上方形成光刻胶层，使光刻胶层暴露于吸收光，以及对光刻胶层进行显影。在第一沟槽中设置第二绝缘层包括使用原子层沉积进行沉积。
在一些实施例中，所述方法包括使第二绝缘层和第一掩模平坦化。所述方法包括使第二绝缘层和第一电介质层平坦化。去除第一掩模包括使用湿法化学刻蚀进行刻蚀。生长外延层包括生长硅外延层。
在一些实施例中，一种用于制作图案化器件的方法包括在衬底和衬底之上的第一绝缘层中形成第一沟槽和第二沟槽，以形成低图案密度区域和高图案密度区域。第一沟槽具有比第二沟槽大的截面面积。所述方法包括在覆盖第一沟槽和第二沟槽的第一绝缘层之上沉积第一掩模。所述方法包括对低图案密度区域上方的第二掩模进行图案化以暴露第一掩模。所述方法包括去除第一掩模的至少部分以暴露第一沟槽。所述方法包括在第一沟槽中设置第二绝缘层。所述方法包括去除第一掩模的另一部分以暴露第二沟槽。所述方法包括在第二沟槽中生长外延层。
在一些实施例中，设置第一掩模包括沉积第一电介质层和沉积第二电介质层。对第二掩模进行图案化包括在第一掩模上方形成光刻胶层，使光刻胶层暴露于吸收光，以及对光刻胶层显影。
附图说明
并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与描述一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。
图1示出了根据一些实施例的具有外延生长负载效应的图案化器件的截面图。
图2-图7示出了根据一些实施例的图案化器件的截面图。
图8示出了根据一些实施例的制作具有减小的外延生长负载效应的图案化器件的处理流程图。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数使用或传达复数使用。
应当容易理解，本公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之上”的含义，而且还可以包括其“在”某物“上方”或“之上”且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。
如本文中使用的，术语“衬底”是指向其上增加后续材料的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。
如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个电介质层。
如本文使用的，术语“标称/标称地”是指在生产或过程的设计阶段期间设置的针对部件或过程操作的特性或参数的期望或目标值，以及高于和/或低于期望值的值的范围。值的范围可能是由于制造过程或容限中的轻微变化导致的。如本文使用的，术语“关于”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“关于”可以指示给定量的值，其例如在值的10％-30％(例如，值的±10％、±20％或±30％)内变化。
文中使用的术语“图案化器件”是指具有处于横向取向衬底上的竖直取向层以使得所述层相对于衬底在竖直方向上延伸的半导体器件。如本文使用的，术语“竖直/竖直地”是指在名义上垂直于衬底的横向表面。如本文使用的，术语“设置”是指沉积、涂覆、固化、凝固、旋涂和/或本领域已知的任何其它适当技术。
外延是晶体层的生长，其通常是从晶种层开始的。外延包括同质外延(即，一种材料)、异质外延(即，两种或者更多种不同材料)、异质拓扑(即，3D生长的形式)、悬吊外延(即，3D的形式)或者其它等同形式。图案化器件的衬底可以充当晶种层。随着器件尺寸的逐渐缩小(例如，对于3D NAND闪速存储器件而言)，晶种窗口面积也随之缩小。晶种窗口面积是指要生长外延层的暴露表面的二维大小。在晶种窗口面积尺寸与生长成分吸附原子(即，晶体表面上的原子)的扩散长度的大小相似时，晶种窗口面积对外延生长速率的影响显著。减小的晶种窗口面积尺寸以及由刻蚀工艺引起的增大的表面粗糙度能够极大地影响外延层在晶种窗口面积内的外延生长速率。对于同时外延生长而言，这些因素能够引起不同图案密度之间的外延生长负载效应。
被描述为局部负载效应或者图案负载效应的负载效应是由于图案密度的差异而发生的。当在低图案密度区域(即，较大晶种窗口面积)和高图案密度区域(即，较小晶种窗口面积)中同时进行外延生长时发生该现象。取决于局部图案密度，外延生长速率不同，并且导致所生长的外延层的厚度的不均匀性。低图案密度区域具有较低的外延生长速率，而高图案密度区域具有较高的外延生长速率。负载效应的后果是低图案密度区域具有较低的外延层厚度，并且高图案密度区域具有较高的外延层厚度。
局部图案密度区域的表面粗糙度也能够影响外延生长速率。例如，为了在图案化器件中形成高高宽比沟槽，刻蚀工艺将损伤衬底界面并且影响外延生长。为了改善衬底界面，可以使用刻蚀后处理来清洁原生氧化物和衬底颗粒。例如，可以使用缓冲氧化物刻蚀(BOE)、缓冲氢氟酸(BHF)或者等离子体刻蚀清洁来去除原生氧化物层以及任何破裂的硅颗粒。然而，即使借助于刻蚀后处理，不同图案密度区域中的同时外延生长也可能带来由不同表面粗糙度引起的非均匀性。低图案密度区域和高图案密度区域之间的外延层厚度和表面粗糙度的非均匀性使得器件加工难以控制，并且还可能对器件性能造成不利影响。此外，外延生长可能不会发生在某些图案密度区域中，这可能引起图案化器件中的底部选择栅或者虚设选择栅中的电流泄漏。
本公开描述了减小外延生长负载效应的图案化器件及方法的实施例。可以将所公开的方法和结构并入所制作的器件，例如，3D NAND存储器件。
图1示出了根据示例性实施例的图案化器件100。图案化器件100可以包括衬底102、低图案密度区域108、高图案密度区域110、第一沟槽112、第二沟槽114、绝缘层125、低密度外延层116和高密度外延层118。图案化器件100演示了低图案密度区域108和高图案密度区域110之间的外延生长负载效应，如低密度外延层116和高密度外延层118的厚度或层高度的差异所指示的。低图案密度区域108包括第一沟槽112。高图案密度区域110包括第二沟槽114。第一沟槽112具有比第二沟槽114大的截面面积。第一沟槽112和第二沟槽114延伸穿过绝缘层125并且部分地穿过衬底102。
绝缘层125形成于衬底102之上。绝缘层125可以包括第一底部绝缘层104、第二底部绝缘层106和/或交替绝缘层120。交替绝缘层120可以包括采用竖直交替堆叠模式的第一图案化绝缘层122和第二图案化绝缘层124。如图1所示，图案化器件100可以另外包括第一顶部绝缘层126和第二顶部绝缘层128。第一顶部绝缘层126设置在绝缘层125之上，并且第二顶部绝缘层128设置在第一顶部绝缘层126之上。低密度外延层116和高密度外延层118可以通过外延而分别形成于第一沟槽112和第二沟槽114中。
在一些实施例中，衬底102可以由硅构成。在一些实施例中，衬底102包括用于形成具有高密度外延层118的图案化器件100的任何适当材料。例如，衬底102可以包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)、玻璃、氮化镓、砷化镓和/或其它适当III-V化合物。
在一些实施例中，绝缘层125可以由氧化硅制成。在一些实施例中，绝缘层125可以是任何适当的电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)和/或任何其它适当电介质材料。在一些实施例中，绝缘层125可以通过任何适当方法来形成或沉积，所述方法包括化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、溅射、金属有机CVD(MOCVD)、原子层沉积(ALD)、脉冲激光沉积(PLD)、液态源雾化化学沉积、和/或其它适当的沉积方法。
在一些实施例中，第一图案化绝缘层122可以由氧化硅制成，并且第二图案化绝缘层124可以由氮化硅制成。在一些实施例中，第二图案化绝缘层124可以包括不同于第一图案化绝缘层122的任何适当材料。例如，第二图案化绝缘层124可以包括多晶硅、氮化硅、多晶锗和/或多晶锗硅。在一些实施例中，第二图案化绝缘层124可以包括氮化硅。在一些实施例中，第一图案化绝缘层122可以包括任何适当的绝缘材料，例如，氧化硅。
在一些实施例中，交替绝缘层120包括在衬底102之上竖直(沿z轴)布置的第一图案化绝缘层122(即，第一元件或第一材料)和第二图案化绝缘层124(即，第二元件或第二材料)的交替堆叠层。在一些实施例中，第一图案化绝缘层122和对应的下层第二图案化绝缘层124被称为元件对或材料对。在一些实施例中，第二图案化绝缘层124是牺牲层，其接下来被去除，以设置用于形成图案化结构(例如，字线)的栅极金属材料。在一些实施例中，交替绝缘层120可以通过在衬底102之上交替设置第一图案化绝缘层122和第二图案化绝缘层124而形成。例如，第一图案化绝缘层122可以设置在衬底102或者绝缘层125之上，并且第二图案化绝缘层124可以设置在第一图案化绝缘层122之上，等等。在一些实施例中，交替绝缘层120可以通过任何适当的方法来形成或沉积，所述方法包括CVD、PVD、PECVD、LPCVD、溅射、MOCVD、ALD、PLD、液态源雾化化学沉积、和/或其它适当沉积方法。
在一些实施例中，低图案密度区域108可以包括多个第一沟槽112。在一些实施例中，高图案密度区域110可以包括多个第二沟槽114。在一些实施例中，第一沟槽112和第二沟槽114可以通过刻蚀形成。例如，第一沟槽112和第二沟槽114可以通过非等向性反应离子刻蚀(RIE)而形成。在一些实施例中，对绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128的刻蚀可以是采用一种刻蚀工艺或者采用不同的刻蚀工艺来执行的。例如，刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，四氟化碳(CF4)、六氟化硫(SF6)、三氟甲(CHF3)和/或其它适当气体。很多其它刻蚀方法也可以是适当的。在一些实施例中，第一沟槽112和第二沟槽114可以是通过使用能够被图案化的掩模(例如，光刻胶掩模)并使用适当的刻蚀工艺(例如，干法刻蚀和/或湿法刻蚀)对由图案化的掩模所暴露的绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128的部分进行刻蚀而形成的。在一些实施例中，第一沟槽112和第二沟槽114可以穿过绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128并且大体上进入衬底102。在形成第一沟槽112和第二沟槽114之后能够将所述掩模去除。
在一些实施例中，低密度外延层116和/或高密度外延层118可以是外延生长的半导体层。例如，低密度外延层116和/或高密度外延层118可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和/或其它适当半导体材料。在一些实施例中，低密度外延层116和/或高密度外延层118可以是单晶的。
图2-图7示出了能够减小外延生长负载效应的图案化器件的实施例。图2-图7示出了根据实施例的图案化器件200、300、400、500、600、700。图2-图7中所示的图案化器件200、300、400、500、600、700的实施例以及图1中所示的图案化器件100的实施例是相似的。使用相似的附图标记来指示图2-图7中所示的图案化器件200、300、400、500、600、700的实施例的相似特征和图1中所示的图案化器件100的实施例的相似特征。
图2中所示的图案化器件200的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护掩模130和光刻胶掩模138并且省略了低密度外延层116和高密度外延层118。图3中所示的图案化器件300的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护掩模130并且省略了低密度外延层116和高密度外延层118。图4中所示的图案化器件400的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护掩模130和保护层140，并且省略了第一沟槽112、低密度外延层116和高密度外延层118。图5中所示的图案化器件500的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护掩模130的第一电介质层132、保护层140和平坦化表面150，并且省略了第一沟槽112、低密度外延层116和高密度外延层118。图6中所示的图案化器件600的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护层140和经刻蚀的顶表面160，并且省略了第一沟槽112、低密度外延层116和高密度外延层118。图7中所示的图案化器件700的实施例与图1中所示的图案化器件100的实施例之间的主要差异在于增加了保护层140和经刻蚀的顶表面160，并且省略了第一沟槽112、低密度外延层116和高密度外延层118。
参考图2，图案化器件200与图1的图案化器件100相似。图2示出了根据示例性实施例的图案化器件200。图案化器件200包括保护掩模130和光刻胶掩模138。保护掩模130沉积或者形成于绝缘层125、第一顶部绝缘层126或者第二顶部绝缘层128的全部或某一部分之上。保护掩模130充当用于图案化器件200的第一掩模，并且保护(即，覆盖)第一沟槽112和/或第二沟槽114。光刻胶掩模138沉积或者形成于保护掩模130的全部或某一部分之上，并且被图案化为隔离或者暴露保护掩模130的特定感兴趣区域(例如，低图案密度区域108)，以供进一步处理。例如，适当的光刻胶(例如，PMMA、SU-8、SPR 3612、AZ 4620等)能够被旋涂到保护掩模130上，以形成光刻胶层，接下来可以通过暴露于吸收光(例如，DUV、I-line、H-line等)下以及利用适当的显影剂进行显影而对所述光刻胶层进行图案化，以形成光刻胶掩模138。可以使用本领域已知的其它光刻胶技术或工序。光刻胶掩模138充当用于图案化器件200的第二掩模，并且隔离或者暴露保护掩模130的特定感兴趣区域(例如，低图案密度区域108)，以供进一步处理。
在一些实施例中，保护掩模130可以包括一个或多个层。例如，如图2所示，保护掩模130可以包括第一电介质层132、第二电介质层134和/或第三电介质层136。在一些实施例中，第一电介质层132可以是氧化硅。在一些实施例中，第一电介质层132可以被快速沉积或迅速沉积，以便避免涂覆第一沟槽112和/或第二沟槽114。例如，第一电介质层132可以是通过快速热CVD(RTCVD)沉积的。在一些实施例中，第一电介质层132、第二电介质层134和/或第三电介质层136可以是任何适当的电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)、抗反射涂层和/或任何其它适当电介质材料。在一些实施例中，保护掩模130可以通过任何适当方法来形成或沉积，所述方法包括CVD、PVD、PECVD、LPCVD、溅射、MOCVD、ALD、PLD、液态源雾化化学沉积和/或其它适当沉积方法。在一些实施例中，第二电介质层134和/或第三电介质层136可以从保护掩模130中省略。在一些实施例中，保护掩模130是第一电介质层132。
参考图3，图案化器件300与图1的图案化器件100相似。图3示出了根据示例性实施例的图案化器件300。图案化器件300包括已经被刻蚀以暴露第一沟槽112的保护掩模130。低密度区域108中的刻蚀保护掩模130允许暴露第一沟槽112，同时保护第二沟槽114。可以在对保护掩模130进行刻蚀期间或者在对保护掩模130进行刻蚀之后，通过(例如)灰化、等离子体刻蚀和/或通过使用光刻胶剥蚀剂去除光刻胶掩模138。在一些实施例中，可以采用多个光刻胶层和/或多种刻蚀工艺刻蚀保护掩模130。
在一些实施例中，可以通过非等向性RIE来刻蚀保护掩模130。在一些实施例中，对保护掩模130的刻蚀可以是采用一种刻蚀工艺或者采用不同的刻蚀工艺来执行的。例如，所述刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，CF4、SF6、CHF3和/或其它适当气体。很多其它刻蚀方法也可以是适当的，例如，本领域已知的干法刻蚀和/或湿法刻蚀处理。
参考图4，图案化器件400与图1的图案化器件100相似。图4示出了根据示例性实施例的图案化器件400。图案化器件400包括保护层140。保护层140充当用于第一沟槽112的第二绝缘层，以便部分或完全填充第一沟槽112。保护层140减小了低图案密度区域108和高图案密度区域110之间的外延生长负载效应。保护层140沉积或形成在绝缘层125、第一顶部绝缘层126或第二顶部绝缘层128以及第一沟槽112的全部或一些部分之上。
在一些实施例中，保护层140可以包括一个或多个层。在一些实施例中，保护层140可以是氧化硅。在一些实施例中，第一电介质层132和保护层140可以是相同材料。在一些实施例中，保护层140可以是任何适当电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)、抗反射涂层和/或任何其它适当电介质材料。在一些实施例中，保护层140可以通过任何适当方法来形成或沉积，所述方法包括CVD、PVD、PECVD、LPCVD、溅射、MOCVD、ALD、PLD、液态源雾化化学沉积和/或其它适当沉积方法。在一些实施例中，保护层140可以被沉积为完全填充第一沟槽112。在一些实施例中，保护层140可以是通过ALD沉积的氧化硅。在一些实施例中，在低图案密度区域108中，保护层140可以沉积至等于绝缘层125、第一顶部绝缘层126、第二顶部绝缘层128、第一电介质层132、第二电介质层134或第三电介质层136的顶表面的竖直厚度。
参考图5，图案化器件500与图1的图案化器件100相似。图5示出了根据示例性实施例的图案化器件500。图案化器件500包括具有平坦化表面150的保护层140和第一电介质层132。平坦化表面150是例如通过化学机械平坦化(CMP)对保护层140和保护掩模130进行平坦化或抛光的结果。例如，如图5所示，可以将保护掩模130向下平坦化到第一电介质层132，以使得保护层140的顶表面和第一电介质层132的顶表面具有相等的竖直高度。
在一些实施例中，平坦化表面150可以是通过一种或多种刻蚀工艺形成的。例如，平坦化表面150可以是通过本领域已知的非等向性RIE、使用基于氧气的等离子体的RIE、使用刻蚀剂气体(例如，CF4、SF6、CHF3和/或其它适当气体)的RIE、干法刻蚀和/或湿法刻蚀而形成的。
参考图6，图案化器件600与图1的图案化器件100相似。图6示出了根据示例性实施例的图案化器件600。图案化器件600包括第一沟槽112中的保护层140、暴露的第二沟槽114和经刻蚀的顶表面160。经刻蚀的顶表面160是对保护层140和保护掩模130(例如，第一电介质层132)进行刻蚀的结果。例如，如图6所示，保护层140和第一电介质层132可以被向下刻蚀到经刻蚀的顶表面160，以使得第二沟槽114被暴露，同时通过保护层140保护第一沟槽112。
在一些实施例中，保护层140和第一电介质层132可以是相同材料。例如，保护层140和第一电介质层132可以是氧化硅。在一些实施例中，经刻蚀的顶表面160可以是通过一种或多种刻蚀工艺形成的。例如，经刻蚀的顶表面160可以是通过本领域已知的非等向性RIE、使用基于氧气的等离子体的RIE、使用刻蚀剂气体(例如，CF4、SF6、CHF3和/或其它适当气体)的RIE、干法刻蚀和/或湿法刻蚀而形成的。在一些实施例中，可以对保护层140和第一电介质层132进行湿法刻蚀。例如，可以使用缓冲氧化物刻蚀(BOE)或者缓冲氢氟酸(BHF)。
参考图7，图案化器件700与图1的图案化器件100相似。图7示出了根据示例性实施例的图案化器件700。图案化器件700包括第二沟槽114中的高密度外延层118和第一沟槽112中的保护层140。高密度外延层118通过外延而形成于第二沟槽114中。如上文所讨论的，保护层充当用于第一沟槽112的第二绝缘层，并且减小了低图案密度区域108和高图案密度区域110之间的外延生长负载效应。此外，保护层140通过对第一沟槽112绝缘而减小了图案化器件700中的电流泄漏，并由此避免了第一沟槽112中的任何外延生长(例如，低密度外延层116)。
在一些实施例中，高密度外延层118可以是外延生长的半导体层。例如，高密度外延层118可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和/或其它适当半导体材料。在一些实施例中，高密度外延层118可以是单晶的。
图8示出了根据示例性实施例的用于减小外延生长负载效应的流程图800。应当认识到，并非图8中的所有步骤都是执行文中提供的公开内容所必须的。此外，所述步骤中的一些可以是同时执行的，或者可以是按照与图8所示的不同的顺序执行的。应参考图8描述流程图800。然而流程图800不局限于这些示例性实施例。
在步骤802中，如图1的示例中所示，在图案化器件100中形成或者刻蚀第一沟槽112和第二沟槽114，以形成低图案密度区域108和高图案密度区域110。低图案密度区域108包括第一沟槽112。高图案密度区域110包括第二沟槽114。第一沟槽112具有比第二沟槽114大的截面面积。第一沟槽112和第二沟槽114延伸穿过绝缘层125并且部分地穿过衬底102。如图1所示，图案化器件100可以另外包括第一顶部绝缘层126和第二顶部绝缘层128。第一顶部绝缘层126设置在绝缘层125之上，并且第二顶部绝缘层128设置在第一顶部绝缘层126之上。在一些实施例中，低图案密度区域108可以包括多个第一沟槽112。在一些实施例中，高图案密度区域110可以包括多个第二沟槽114。在一些实施例中，第一沟槽112和第二沟槽114可以是通过刻蚀而形成的。例如，第一沟槽112和第二沟槽114可以通过非等向性反应离子刻蚀(RIE)而形成。在一些实施例中，对绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128的刻蚀可以是采用一种刻蚀工艺或者是采用不同的刻蚀工艺来执行的。例如，所述刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，四氟化碳(CF4)、六氟化硫(SF6)、三氟甲(CHF3)和/或其它适当气体。很多其它刻蚀方法也可以是适当的。在一些实施例中，第一沟槽112和第二沟槽114可以是通过使用能够被图案化的掩模(例如，光刻胶掩模)并且使用适当的刻蚀工艺(例如，干法刻蚀和/或湿法刻蚀)对由图案化的掩模所暴露的绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128的部分进行刻蚀而形成的。在一些实施例中，第一沟槽112和第二沟槽114可以穿过绝缘层125、交替绝缘层120、第一底部绝缘层104、第二底部绝缘层106、第一顶部绝缘层126和/或第二顶部绝缘层128，并且大体上进入衬底102。可以在形成第一沟槽112和第二沟槽114之后去除掩模。
在步骤804中，如图2的示例中所示，在绝缘层125、第一顶部绝缘层126或第二顶部绝缘层128的全部或一些部分之上沉积或形成保护掩模130，并且在保护掩模130的全部或一些部分之上沉积或形成光刻胶掩模138，并对光刻胶掩模138进行图案化，以隔离或者暴露保护掩模130的特定感兴趣区域(例如，低图案密度区域108)，以供进一步处理。例如，适当的光刻胶(例如，PMMA、SU-8、SPR3612、AZ4620等)能够被旋涂到保护掩模130上，以形成光刻胶层，接下来可以通过暴露于吸收光(例如，DUV、I-line、H-line等)并利用适当的显影剂进行显影而对光刻胶层进行图案化，以形成光刻胶掩模138。可以使用本领域已知的其它光刻胶技术或工序。在一些实施例中，保护掩模130可以包括一个或多个层。例如，如图2所示，保护掩模130可以包括第一电介质层132、第二电介质层134和/或第三电介质层136。在一些实施例中，第一电介质层132可以是氧化硅。在一些实施例中，第一电介质层132可以是快速沉积或迅速沉积的，从而避免涂覆第一沟槽112和/或第二沟槽114。例如，第一电介质层132可以是通过快速热CVD(RTCVD)沉积的。在一些实施例中，第一电介质层132、第二电介质层134和/或第三电介质层136可以是任何适当的电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)、抗反射涂层和/或任何其它适当电介质材料。在一些实施例中，保护掩模130可以通过任何适当方法来形成或沉积，所述方法包括CVD、PVD、PECVD、LPCVD、溅射、MOCVD、ALD、PLD、液态源雾化化学沉积和/或其它适当沉积方法。在一些实施例中，第二电介质层134和/或第三电介质层136可以从保护掩模130中省略。在一些实施例中，保护掩模130是第一电介质层132。
在步骤806中，如图3的示例中所示，保护掩模130被刻蚀到暴露低图案密度区域108中的第一沟槽112，而高图案密度区域110中的第二沟槽114受到保护。可以在对保护掩模130的刻蚀期间或者在对保护掩模130的刻蚀之后，通过(例如)灰化、等离子体刻蚀和/或通过使用光刻胶剥蚀剂来去除光刻胶掩模138。在一些实施例中，可以采用多个光刻胶层和/或多种刻蚀工艺来刻蚀保护掩模130。在一些实施例中，可以通过非等向性RIE来刻蚀保护掩模130。在一些实施例中，对保护掩模130的刻蚀可以是采用一种刻蚀工艺或者是采用不同的刻蚀工艺来执行的。例如，所述刻蚀工艺可以是等离子体工艺，例如，使用基于氧气的等离子体的RIE。在一些实施例中，RIE工艺可以包括刻蚀剂气体，例如，CF4、SF6、CHF3和/或其它适当气体。很多其它刻蚀方法也可以是适当的，例如，本领域已知的干法刻蚀和/或湿法刻蚀处理。
在步骤808中，如图4和图5的示例中所示，在绝缘层125、第一顶部绝缘层126或第二顶部绝缘层128以及第一沟槽112的全部或一些部分之上沉积或者形成保护层140，从而部分或者完全填充第一沟槽112，并且接下来使保护层140和保护掩模130平坦化。在一些实施例中，保护层140可以包括一个或多个层。在一些实施例中，保护层140可以是氧化硅。在一些实施例中，第一电介质层132和保护层140可以是相同材料。在一些实施例中，保护层140可以是任何适当电介质材料，包括氧化硅、氮化硅、氮氧化硅、有机硅酸盐玻璃、旋涂玻璃(SOG)、抗反射涂层和/或任何其它适当电介质材料。在一些实施例中，保护层140可以通过任何适当方法来形成或沉积，所述方法包括CVD、PVD、PECVD、LPCVD、溅射、MOCVD、ALD、PLD、液态源雾化化学沉积和/或其它适当沉积方法。在一些实施例中，保护层140可以被沉积为填充或者完全填充第一沟槽112。在一些实施例中，保护层140可以是通过ALD沉积的氧化硅。在一些实施例中，在低图案密度区域108中，保护层140可以沉积至等于绝缘层125、第一顶部绝缘层126、第二顶部绝缘层128、第一电介质层132、第二电介质层134或者第三电介质层136的顶表面的竖直厚度。可以通过(例如)化学机械平坦化(CMP)对保护层140和保护掩模130进行平坦化或抛光，以形成平坦化表面150。例如，如图5所示，可以将保护掩模130向下平坦化至第一电介质层132，以使得保护层140的顶表面和第一电介质层132的顶表面具有相等的竖直高度。在一些实施例中，平坦化表面150可以是通过一种或多种刻蚀工艺形成的。例如，平坦化表面150可以是通过本领域已知的非等向性RIE、使用基于氧气的等离子体的RIE、使用刻蚀剂气体(例如，CF4、SF6、CHF3和/或其它适当气体)的RIE、干法刻蚀和/或湿法刻蚀而形成的。
在步骤810中，如图6的示例中所示，对保护层140和保护掩模130进行刻蚀，从而暴露高图案密度区域110中的第二沟槽114，而低图案密度区域108中的第一沟槽112受到保护层140的保护。例如，如图6所示，保护层140和第一电介质层132被向下刻蚀到经刻蚀的顶表面160。在一些实施例中，保护层140和第一电介质层132可以是相同的材料。例如，保护层140和第一电介质层132可以是氧化硅。在一些实施例中，经刻蚀的顶表面160可以是通过一种或多种刻蚀工艺形成的。例如，经刻蚀的顶表面160可以是通过本领域已知的非等向性RIE、使用基于氧气的等离子体的RIE、使用刻蚀剂气体(例如，CF4、SF6、CHF3和/或其它适当气体)的RIE、干法刻蚀和/或湿法刻蚀而形成的。在一些实施例中，可以对保护层140和第一电介质层132进行湿法刻蚀。例如，可以使用缓冲氧化物刻蚀(BOE)或者缓冲氢氟酸(BHF)。
在步骤812中，如图7的示例中所示，在高图案密度区域110中的第二沟槽114中通过外延来生长高密度外延层118。由于保护层140在外延期间充当用于第一沟槽112的第二绝缘层，因而减小了低图案密度区域108和高图案密度区域110之间的外延生长负载效应。由于第一沟槽112中的保护层140促进了高图案密度区域110的第二沟槽114中的高密度外延层118的均匀外延生长，因而减小了图案化器件700中的电流泄漏。在一些实施例中，高密度外延层118可以是外延生长的半导体层。例如，高密度外延层118可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和/或其它适当半导体材料。在一些实施例中，高密度外延层118可以是单晶的。
对特定实施例的上述说明因此将完全揭示本公开的一般性质，使得他人能够通过运用本领域技术范围内的知识容易地对这种特定实施例进行修改和/或调整以用于各种应用，而不需要过度实验，且不脱离本公开的一般概念。因此，基于本文呈现的教导和指导，这种调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文中的措辞或术语是用于说明的目的，而不是为了进行限制，从而本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
上文已经借助于功能构建块描述了本公开的实施例，功能构建块例示了指定功能及其关系的实施方式。在本文中出于方便描述的目的任意地定义了这些功能构建块的边界。可以定义替代的边界，只要适当执行指定的功能及其关系即可。
发明内容和摘要部分可以阐述发明人所设想的本公开的一个或多个示例性实施例，但未必是所有示例性实施例，并且因此，并非旨在通过任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，并且应当仅根据以下权利要求书及其等同物来进行限定。

Claims (7)

1.一种图案化器件，包括：
衬底，所述衬底能够充当晶种层；
所述衬底之上的第一绝缘层；
低图案密度区域，其包括所述第一绝缘层和所述衬底中的第一沟槽；
高图案密度区域，其包括所述第一绝缘层和所述衬底中的第二沟槽；
形成于所述第一沟槽中的第二绝缘层；以及
从所述晶种层开始的形成于所述第二沟槽中的外延生长层，
其中，所述第一沟槽具有比所述第二沟槽大的截面面积；
以及其中，所述第二沟槽的与所述衬底相对的顶端保持暴露。
2.根据权利要求1所述的图案化器件，其中，所述第一绝缘层包括交替的氧化硅层和氮化硅层。
3.根据权利要求1所述的图案化器件，其中，所述图案化器件包括三维NAND存储器件。
4.根据权利要求1所述的图案化器件，其中，所述第二绝缘层是氧化硅。
5.根据权利要求4所述的图案化器件，其中，所述第二绝缘层是原子层沉积的氧化硅。
6.根据权利要求1所述的图案化器件，其中，所述第二绝缘层完全填充所述低图案密度区域的所述第一沟槽。
7.根据权利要求1所述的图案化器件，其中，所述第二绝缘层填充所述第一沟槽，并且所述第二沟槽保持贯穿到所述衬底，以便减小所述低图案密度区域和所述高图案密度区域之间的外延生长负载效应。
CN202010159529.3A 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法 Active CN111341781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010159529.3A CN111341781B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2018/087144 WO2019218278A1 (en) 2018-05-16 2018-05-16 Methods for solving epitaxial growth loading effect at different pattern density regions
CN201880000772.1A CN109155315B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法
CN202010159529.3A CN111341781B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880000772.1A Division CN109155315B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法

Publications (2)

Publication Number Publication Date
CN111341781A CN111341781A (zh) 2020-06-26
CN111341781B true CN111341781B (zh) 2021-06-04

Family

ID=64806256

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010159529.3A Active CN111341781B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法
CN201880000772.1A Active CN109155315B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880000772.1A Active CN109155315B (zh) 2018-05-16 2018-05-16 用于解决不同图案密度区域处的外延生长负载效应的方法

Country Status (4)

Country Link
US (2) US10692882B2 (zh)
CN (2) CN111341781B (zh)
TW (1) TWI663636B (zh)
WO (1) WO2019218278A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115029681B (zh) * 2021-03-03 2023-07-04 和舰芯片制造(苏州)股份有限公司 Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法
US11837499B2 (en) * 2021-10-01 2023-12-05 Nanya Technology Corporation Method for preparing fine metal lines with high aspect ratio

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839820A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147277B1 (ko) * 1990-04-11 1998-11-02 문정환 텅스텐 콘택 플러그 형성방법
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
KR100575339B1 (ko) * 2004-10-25 2006-05-02 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
KR20070047179A (ko) * 2005-11-01 2007-05-04 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자 제조 방법
US7955964B2 (en) * 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
US9087725B2 (en) * 2009-12-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin height and EPI height setting
JP5278406B2 (ja) * 2010-11-02 2013-09-04 信越化学工業株式会社 パターン形成方法
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
KR20130118103A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102044823B1 (ko) * 2013-02-25 2019-11-15 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
CN104282615A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 带有器件隔离区的半导体结构及其制造方法
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
CN103887342B (zh) * 2014-04-10 2018-11-02 矽力杰半导体技术(杭州)有限公司 沟槽mosfet及其制作方法
US9660076B2 (en) * 2015-09-03 2017-05-23 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
US9786681B1 (en) * 2016-04-01 2017-10-10 Sandisk Technologies Llc Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
US9805805B1 (en) * 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
US10014316B2 (en) * 2016-10-18 2018-07-03 Sandisk Technologies Llc Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
KR102380820B1 (ko) 2017-06-21 2022-03-31 삼성전자주식회사 수직형 메모리 장치
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
US10381229B2 (en) * 2017-08-24 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device with straddling drain select electrode lines and method of making thereof
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
CN107863348B (zh) * 2017-11-01 2019-03-12 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839820A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
US10692882B2 (en) 2020-06-23
TW201947637A (zh) 2019-12-16
CN109155315A (zh) 2019-01-04
CN109155315B (zh) 2020-03-03
US11152389B2 (en) 2021-10-19
TWI663636B (zh) 2019-06-21
US20200243561A1 (en) 2020-07-30
WO2019218278A1 (en) 2019-11-21
US20190355739A1 (en) 2019-11-21
CN111341781A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN109075167B (zh) 用于修复衬底晶格以及选择性外延处理的方法
US8338304B2 (en) Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US11670543B2 (en) Method for forming lead wires in hybrid-bonded semiconductor devices
US10242881B2 (en) Self-aligned single dummy fin cut with tight pitch
CN109906511B (zh) 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法
CN108630691B (zh) 三维存储器及其制造方法
US7786017B1 (en) Utilizing inverse reactive ion etching lag in double patterning contact formation
CN110323181B (zh) 一种半导体器件的制造方法
US11152389B2 (en) Methods for solving epitaxial growth loading effect at different pattern density regions
US8541311B2 (en) Integrated circuit fabrication methods utilizing embedded hardmask layers for high resolution patterning
US7666800B2 (en) Feature patterning methods
US6667221B2 (en) Method of manufacturing semiconductor device
US9490136B1 (en) Method of forming trench cut
US11171035B2 (en) Selective etches for reducing cone formation in shallow trench isolations
CN112997309A (zh) 具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法
US9875909B1 (en) Method for planarizing material layer
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
KR100724197B1 (ko) 반도체소자의 제조 방법
TW202410459A (zh) 半導體裝置及其製造方法
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100588645B1 (ko) 반도체 장치의 소자 분리막 제조 방법
CN115910784A (zh) 垂直晶体管及其制作方法
CN112151443A (zh) 一种半导体器件的制造方法
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant