CN114256136A - 接触窗结构、金属插塞及其形成方法、半导体结构 - Google Patents
接触窗结构、金属插塞及其形成方法、半导体结构 Download PDFInfo
- Publication number
- CN114256136A CN114256136A CN202011001855.8A CN202011001855A CN114256136A CN 114256136 A CN114256136 A CN 114256136A CN 202011001855 A CN202011001855 A CN 202011001855A CN 114256136 A CN114256136 A CN 114256136A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- forming
- central
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 61
- 239000002184 metal Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000036961 partial effect Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 97
- 125000006850 spacer group Chemical group 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000002829 reductive effect Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 244
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical group [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触窗结构、金属插塞及其形成方法，所述接触窗结构的形成方法、半导体结构，在目标层表面上形成环形垫片，所述环形垫片中间具有暴露出目标层部分表面的中央通孔；形成覆盖所述基底、目标层和环形垫片的介质层；刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；沿刻蚀孔和中央通孔去除所述环形垫片，使得中央通孔的尺寸变大，所述刻蚀孔与尺寸变大后的中央通孔构成接触窗结构。通过形成的环形垫片，在形成接触窗结构时，通过去除所述环形垫片时，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种接触窗结构、金属插塞及其形成方法、半导体结构。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通可通过金属插塞实现，参考图1，金属插塞的形成包括：在基底101中形成目标金属层102，所述目标金属层102与基底101的表面齐平；在基底101和目标金属层102上形成介质层103；在介质层103中形成暴露出目标金属层表面的通孔(或接触窗结构)104；在通孔(或接触窗结构)中填充金属(图中未示出)，形成金属插塞(图中未示出)。
随着器件的集成度越来越高，所述介质层中形成的通孔的深宽比也不断提高，高深宽比的通孔104对于刻蚀工艺来说一直是非常大的挑战。通常在向下刻蚀过程中，通孔会逐渐变窄，通孔104底部的关键尺寸小于通孔104的顶部的关键尺寸。在此微缩的过程中，设计端所提出的电路要求表现也会打折扣。另外，通孔底层开窗尺寸大小往往会限制住整个接触窗的电阻值，经微缩的尺寸会大大降低与目标金属层的接触面积。
发明内容
本发明所要解决的技术问题是提供一种接触窗结构、金属插塞及其形成方法，以便发生通孔底部关键尺寸小于其顶部关键尺寸的现象，克服刻蚀过程中通孔的尺寸微缩问题。
本发明提供了一种接触窗结构的形成方法，包括：
提供目标层；
在所述目标层表面形成环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；
形成覆盖所述目标层和环形垫片的介质层；
刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；
去除所述环形垫片，形成接触窗结构。
可选的，所述环形垫片的形成过程包括：
在所述目标层部分表面上形成柱状结构；
在所述柱状结构的侧壁和顶部表面和部分目标层的表面形成垫片材料层；
刻蚀去除所述柱状结构顶部表面以及部分目标层的表面的垫片材料层，在所述柱状结构的侧壁表面形成环形垫片；
去除所述柱状结构。
可选的，所述环形垫片的形成过程包括：
在所述目标层部分表面上形成掩膜材料层，所述掩膜材料层中形成有暴露出所述目标层部分表面的第一通孔；
在所述第一通孔的侧壁和底部表面以及所述掩膜材料层的表面形成垫片材料层；
刻蚀去除所述掩膜材料层的表面以及通孔底部表面的垫片材料层，在所述通孔的侧壁表面形成环形垫片。
可选的，在形成所述环形垫片后，去除所述掩膜材料层，在所述目标层和环形垫片上形成介质层，或者在形成所述环形垫片后，保留所述掩膜材料层，在所述掩膜材料层上形成介质层。
可选的，形成所述介质层时，所述形成的介质层可以完全填充所述环形垫片中间的中央通孔。
可选的，形成所述介质层时，所述介质层部分填充或者不填充所述中央通孔，在所述环形垫片之间形成空气隙。
可选的，在形成所述介质层之前，在所述环形垫片中间的中央通孔中填充牺牲层，在刻蚀介质层形成刻蚀孔时，对所述牺牲层的刻蚀速率大于对所述介质层的刻蚀速率。
可选的，所述环形垫片的厚度为所述中央通孔尺寸的3倍及以上。
可选的，在形成接触窗的过程中，所述目标层有部分被刻蚀掉。
可选的，提供基底，所述目标层形成于基底中，所述基底露出所述目标层的表面。
本发明还提供了一种金属插塞的形成方法，包括：
形成前述所述的接触窗结构；
在所述接触窗结构中填充金属，形成金属插塞。
本发明还提供了一种接触窗结构，包括：
目标层；
位于目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和中央通孔，所述刻蚀孔位于中央通孔上方，所述中央通孔暴露出目标层的部分表面，且所述中央通孔的尺寸大于所述刻蚀孔底部的尺寸。
本发明还提供了一种半导体结构，包括：
目标层；
位于所述目标层表面的环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；
覆盖所述目标层和环形垫片的介质层；
位于所述介质层中与中央通孔连通的刻蚀孔。
本发明还提供了一种金属插塞，包括：
目标层；
位于目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和中央通孔，所述刻蚀孔位于中央通孔上方，所述中央通孔暴露出目标层的部分表面，且所述中央通孔的尺寸大于所述刻蚀孔底部的尺寸；
填充所述接触窗结构的金属插塞。
与现有技术相比，本发明技术方案具有以下优点：
本发明的接触窗结构的形成方法，提供目标层；在所述目标层表面形成环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；形成覆盖所述目标层和环形垫片的介质层；刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；去除所述环形垫片，形成接触窗结构。通过形成环形垫片，在形成接触窗结构时，去除所述环形垫片后，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻，并且由于环形垫片的存在，使得介质层中形成的刻蚀孔的深度或深宽比会减小，使得形成孔刻蚀难度减小，因而在形成刻蚀孔时，无需增大刻蚀孔的尺寸甚至可以减小刻蚀孔的尺寸以提高集成度，即可以使得形成的接触窗结构顶部的尺寸可以与现有保持不变或者具有更小的尺寸的同时，使得形成的接触窗结构底部的尺寸被增大。
进一步，所述环形垫片的形成过程包括：在所述目标层部分表面上形成柱状结构；在所述柱状结构的侧壁和顶部表面、基底和部分目标层的表面形成垫片材料层；无掩膜刻蚀去除所述柱状结构顶部表面以及基底和部分目标层的表面的垫片材料层，在所述柱状结构的侧壁表面形成环形垫片；在形成所述环形垫片后去除所述柱状结构。这样方法形成的环形垫片的尺寸和形状的精度较高，并具有较高的侧壁形貌。
进一步，所述环形垫片的形成过程包括：在所述基底和目标层部分表面上形成掩膜材料层，所述掩膜材料层中形成有暴露出所述目标层部分表面的通孔；在所述通孔的侧壁和底部表面以及所述掩膜材料层的表面形成垫片材料层；无掩膜刻蚀去除所述掩膜材料层的表面以及通孔底部表面的垫片材料层，在所述通孔的侧壁表面形成环形垫片。这样方法形成的环形垫片的尺寸和形状的精度较高，并具有较高的侧壁形貌。
本发明的接触窗结构，接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻。
附图说明
图1为现有形成的通孔的结构示意图；
图2-图14为本发明实施例接触窗结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所言，现有形成的通孔的过程中会发生微缩现象，尤其是高深宽比通孔，该现象导致通孔底部尺寸相较于顶部尺寸变小，并且增大接触电阻。
为此，本发明提供了一种接触窗结构、金属插塞及其形成方法、半导体结构，所述接触窗结构的形成方法，提供目标层；在所述目标层表面形成环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；形成覆盖所述目标层和环形垫片的介质层；刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；去除所述环形垫片，形成接触窗结构。通过形成环形垫片，在形成接触窗结构时，去除所述环形垫片后，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻，并且由于环形垫片的存在，使得介质层中形成的刻蚀孔的深度或深宽比会减小，使得形成孔刻蚀难度减小，因而在形成刻蚀孔时，无需增大刻蚀孔的尺寸甚至可以减小刻蚀孔的尺寸以提高集成度，即可以使得形成的接触窗结构顶部的尺寸可以与现有保持不变或者具有更小的尺寸的同时，使得形成的接触窗结构底部的尺寸被增大。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图2，提供基底201，所述基底201中形成有目标层202，所述基底201露出所述目标层202的表面。
在一实施例中，所述基底201可以为半导体衬底，所述目标层202可以为位于半导体衬底中的掺杂区(比如掺杂有N型杂质离子或掺杂有P型杂质离子的区域)或者位于半导体衬底中的金属硅化物区(比如硅化镍区或硅化钴区)。所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
在其他实施例中，所述基底201可以包括半导体衬底和位于半导体衬底上的层间介质层，所述目标层202位于层间介质层中。所述层间介质层可以为单层或多层堆叠结构，所述目标层202可以为金属层，所述金属层可以与下层介质层中形成的导电结构(比如导电插塞)连接。
所述目标层202的表面可以与所述基底201的表面齐平，或者略高于所述基底102的表面。
所述基底201中形成目标层202可以为一个或多个(≥2个)，所述目标层202为多个时，相邻目标层之间是分立的，本实施例中仅以所述基底201中具有一个目标层202作为示例进行说明。
所述目标层202上后续需要形成环形垫片。为了后续形成环形垫片，在一实施例中，在所述目标层202部分表面上形成柱状结构204。
所述柱状结构204决定了后续形成的环形垫片位置和形状。所述柱状结构的形状可以为圆柱状或椭圆柱状，或者其他合适的形状(立方体状或长方体状)。所述柱状结构204的底部面积小于所述目标层202的面积。
所述柱状结构204的材料与目标层202、基底201和后续形成的环形垫片的材料可以不相同，在后续去除柱状结构204时，使得柱状结构204相对于目标层202、基底201和环形垫片具有高的刻蚀选择比，减少或防止对目标层202、基底201和环形垫片的刻蚀损伤。
所述柱状结构204材料可以为光刻胶材料或掩膜材料，所述掩膜材料可以为氮化硅、氧化硅、碳氮化硅、氮氧化硅、多晶硅、无定型硅、无定型碳、低K介质材料中一种或几种。
在一实施例中，所述柱状结构204材料为光刻胶材料时，所述柱状结构204的形成过程包括：在所述基底201和目标层202上形成光刻胶层；对所述光刻胶层进行曝光和显影，在所述目标层202上形成柱状结构。
在另一实施例中，所述柱状结构204材料为掩膜材料时，所述柱状结构204的形成过程包括：在所述基底201和目标层202上形成掩膜材料层；对所述进行刻蚀，在所述目标层202上形成柱状结构。
参考图3，在所述柱状结构204的侧壁和顶部表面、基底201和部分目标层202的表面形成垫片材料层205。
所述垫片材料层205后续用于形成环形垫片。所述垫片材料层205的材料与后续形成的介质层的材料不相同，后续在介质层中形成刻蚀孔时，使得介质层相对于所述环形垫片具有高的刻蚀选择比。
所述环形垫片材料层205的材料可以为氮化硅、氧化硅、碳氮化硅、氮氧化硅中的一种或几种。形成所述环形垫片材料层采用化学气相沉积工艺。
所述垫片材料层205的厚度决定后续形成的环形垫片的宽度以及中央通孔被扩大的尺寸。所述垫片材料层的厚度为厚度为柱状结构或者后续形成的中央通孔的尺寸的3倍及以上。在前述特定比例下，在后续过程中能够有效扩大通孔底部尺寸，使得通孔满足实际需求。沉积的垫片材料层厚度越厚,其移除后所开窗的尺寸面积越大。
参考图4，无掩膜刻蚀去除所述柱状结构204顶部表面以及基底201和部分目标层202的表面的垫片材料层，在所述柱状结构204的侧壁表面形成环形垫片203。
刻蚀所述垫片材料层采用各项异性的干法刻蚀工艺，可以为等离子体刻蚀工艺。
通过形成的环形垫片203，后续形成接触窗结构时，当去除所述环形垫片时，可以使得中央通孔的尺寸变大，从而使得接触窗结构底部的尺寸会变大，在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻，并且由于环形垫片的存在，使得介质层中形成的刻蚀孔的深度或深宽比会减小，使得形成孔刻蚀难度减小，因而在形成刻蚀孔时，无需增大刻蚀孔的尺寸甚至可以减小刻蚀孔的尺寸以提高集成度，即可以使得形成的接触窗结构顶部的尺寸可以与现有保持不变或者具有更小的尺寸的同时，使得形成的接触窗结构底部的尺寸被增大。
参考图5，去除所述柱状结构，在所述环形垫片203中间形成中央通孔213，所述中央通孔213暴露出所述目标层202的部分表面。
去除所述柱状结构可以采用湿法刻蚀或干法刻蚀，去除所述柱状结构时可以采用对柱状结构相对于环形垫片203、目标层202和基底201具有高刻蚀选择比的刻蚀溶液或刻蚀气体。
本发明另一实施例还提供了一种环形垫片203的形成方法，请参考图6-图8，首先请参考图6，在所述基底201和目标层202部分表面上形成掩膜材料层206，所述掩膜材料层206中形成有暴露出所述目标层202部分表面的通孔207。
所述掩膜材料层206的材料可以为光刻胶、氮化硅、氧化硅、碳氮化硅、氮氧化硅、多晶硅、无定型硅、无定型碳、低K介质材料中一种或几种。所述掩膜材料层206的形成工艺可以为化学气相沉积工艺。
在一实施例中，所述掩膜材料层206的材料为光刻胶，通过曝光和显影工艺在所述掩膜材料层206中形成通孔207。所述掩膜材料层206为其他材料时，可以通过，可以通过刻蚀工艺在所述掩膜材料层206中形成通孔207。
所述通孔207的形状和位置限定后续形成的环形垫片的形状和位置。
参考图7，在所述通孔207的侧壁和底部表面以及所述掩膜材料层206的表面形成垫片材料层208。
所述垫片材料层208后续用于形成环形垫片。所述垫片材料层208的材料与后续形成的介质层的材料不相同，后续在介质层中形成刻蚀孔时，使得介质层相对于所述环形垫片具有高的刻蚀选择比。
所述环形垫片材料层208的材料可以为氮化硅、氧化硅、碳氮化硅、氮氧化硅中的一种或几种。形成所述环形垫片材料层采用化学气相沉积工艺。
所述垫片材料层208的厚度决定后续形成的环形垫片的宽度以及中央通孔被扩大的尺寸。在一实施例中，所述垫片材料层208的厚度为厚度为柱状结构或者后续形成的中央通孔的尺寸的3倍及以上。
参考图8，无掩膜刻蚀去除所述掩膜材料层206的表面以及通孔底部表面的垫片材料层，在所述通孔的侧壁表面形成环形垫片203，环形垫片203中间形成中央通孔213。
刻蚀所述垫片材料层采用各项异性的干法刻蚀工艺，可以为等离子体刻蚀工艺。
在一实施例中，在形成环形垫片203后去除所述掩膜材料层206，去除所述掩膜材料层206可以采用湿法或干法刻蚀工艺。
在另一实施例中，当所述掩膜材料层206为隔离材料，可以用于器件之间的电学隔离时，比如所述掩膜材料层与后续形成的介质层的材料相同时，在形成环形垫片203后，保留所述掩膜材料层206，后续在所述掩膜材料层206上直接形成介质层，从而无需额外的步骤去除所述掩膜材料层206。
参考图9和图10，图9和图10为前述形成的环形垫片203的俯视结构示意图，图9中所示的环形垫片203的形状为圆环形，利于接触窗结构的设计，图10中所示的环形垫片203的形状为椭圆环形，可以降低后续在接触窗结构中形成的金属插塞的电阻。在其他实施例中，所述环形垫片的形状还可以为长条形，可以降低后续在接触窗结构中形成的金属插塞的电阻。
参考图11，图11在图5的基础上进行，形成覆盖所述基底201、目标层202和环形垫片203的介质层211。
所述介质层211的材料与所述环形垫片203的材料不相同，所述介质层211材料可以为氮化硅、氧化硅、氮碳化硅、氮氧化硅中一种。
通过化学气相沉积形成所述介质层211。在一实施例中，可以通过平坦化工艺平坦化所述介质层211，使得介质层211具有平坦的表面，所述平坦化工艺可以为化学机械研磨工艺。
在一实施例中，所述形成的介质层211可以完全填充所述环形垫片203中间的中央通孔。在另一实施例中，所述介质层211可以部分填充或者不填充所述中央通孔，在所述环形垫片之间形成空气隙，后续在介质层中形成刻蚀孔后，继续往下刻蚀时，很容易就可以使得所述环形垫片203中间的中央通孔被重新暴露，防止刻蚀时间过长对刻蚀孔的尺寸产生影响。在一具体的实施例中，在形成介质层211时通过调节沉积工艺的台阶覆盖率，形成所述空气隙。
在另一实施例中，在形成所述介质层之前，可以在所述环形垫片203中间的中央通孔中填充牺牲层，后续在刻蚀介质层形成刻蚀孔时，对所述牺牲层的刻蚀速率大于对所述介质层的刻蚀速率，使得环形垫片203之间的中央通孔也很容易被重新暴露，防止刻蚀时间过长对刻蚀孔的尺寸产生影响。在一具体的实施例中，所述介质层材料为氧化硅时，所述牺牲层的材料可以为氮化硅、氮氧化硅、碳氮化硅或碳氧化硅等半导体绝缘材料。参考图12，刻蚀所述介质层211，在所述介质层211中形成与中央通孔213连通的刻蚀孔212。
在一实施例中，在刻蚀所述介质层211之前，在所述介质层211上形成图形化的掩膜层(比如图形化的光刻胶层或者图形化的硬掩膜层与光刻胶层的堆叠结构)，以所述图形化的掩膜层为掩膜，刻蚀所述介质层211。
在形成刻蚀孔212后，继续刻蚀所述刻蚀孔212底部的中央通孔213中被填充的材料，比如介质层材料或牺牲层材料，使得中央通孔213被重新暴露，并使得刻蚀通孔212和中央通孔213连通。
在一实施例中，所述介质层211中形成的刻蚀孔212仍具有高的深宽比，因而形成的刻蚀孔212顶部的尺寸会小于底部的尺寸，即从介质层211的上表面到下表面的方向上，所述刻蚀孔212的尺寸逐渐减小。在其它实施例中，所述刻蚀孔的顶部尺寸和底部尺寸也可以相同。
在一实施例中，刻蚀所述介质层211可以采用各项异性的干法刻蚀工艺，比如各项异性的等离子体刻蚀工艺。刻蚀所述介质层211形成刻蚀孔212时，所述介质层211相对于环形垫片203具有高的刻蚀选择比(具体的所述刻蚀选择比可以大于等于2:1)，通过环形垫片203可以限定所述刻蚀孔212的底部位置，所述刻蚀孔212底部的直径小于所述环形垫片203外径。
参考图13，沿刻蚀孔212和中央通孔213去除所述环形垫片203(参考图12)，使得中央通孔213的尺寸变大，所述刻蚀孔212与尺寸变大后的中央通孔213构成接触窗结构。
去除所述环形垫片可以采用各项同性的湿法或干法刻蚀工艺。在一实施例中，当所述环形垫片203的材料为氮化硅时，采用湿法刻蚀去除所述环形垫片203，所述湿法刻蚀采用的刻蚀溶液为热磷酸。
去除所述刻蚀垫片后，所述中央通孔213的尺寸会变大，使得中央通孔213的尺寸22会大于所述刻蚀孔212底部的尺寸23，即形成的接触窗结构的底部的尺寸相对于现有的接触窗结构底部的尺寸会增大，后续在接触窗结构中形成金属插塞时，使得金属插塞底部与目标层的接触面积增大，减小了两者的接触电阻。
在一实施例中，在形成接触窗的过程中，所述目标层202有部分被刻蚀掉。
在一实施例中，请参考图14，在形成所述接触窗结构后，在所述接触窗结构中填充金属，形成金属插塞214。
所述金属插塞214的材料为金属或其他合适的导电材料。
在一实施例中，所述金属插塞214的形成过程为：在所述接触窗结构和介质层211的表面上形成导电材料层，所述导电材料层填充满所述接触窗结构，所述导电材料层可以金属(比如W)，通过溅射工艺形成所述导电材料层；采用化学机械研磨工艺去除所述高于介质层211表面的导电材料层，在所述接触窗结构中形成金属插塞214。
在另一实施例中，在形成所述接触窗结构后，在所述接触窗结构中形成电容结构。
本发明还提供了一种半导体结构，参考图12，包括：
目标层202；
位于所述目标层202表面的环形垫片203，所述环形垫片203中间设置有暴露出目标层202部分表面的中央通孔213；
覆盖所述目标层202和环形垫片203的介质层211；
位于所述介质层211中与中央通孔213连通的刻蚀孔212。
需要说明的是，本实施例中(半导体结构)与前述实施例中(接触窗结构的形成过程)中相似或相同结构的限定或描述，在本实施例中不再限定，具体请参考前述实施例相应部分的限定或描述。
本发明另一实施例还提供了一种接触窗结构，请参考图13，包括：
目标层202；
位于目标层202上的介质层211；
位于介质层211中的接触窗结构，所述接触窗结构包括连通的刻蚀孔212和中央通孔213，所述刻蚀孔212位于中央通孔213上方，所述中央通孔213暴露出目标层的部分表面，且所述中央通孔213的尺寸大于所述刻蚀孔212底部的尺寸。
需要说明的是，本实施例中(接触窗结构)与前述实施例中(接触窗结构的形成过程)中相似或相同结构的限定或描述，在本实施例中不再限定，具体请参考前述实施例相应部分的限定或描述。
本发明另一实施例还提供了一种金属插塞，参考图14，包括：
目标层202；
位于目标层202上的介质层211；
位于介质层211中的接触窗结构，所述接触窗结构包括连通的刻蚀孔212(参考图13)和中央通孔213(参考图13)，所述刻蚀孔212位于中央通孔213上方，所述中央通孔213暴露出目标层的部分表面，且所述中央通孔213的尺寸大于所述刻蚀孔212底部的尺寸；
填充所述接触窗结构的金属插塞214。
需要说明的是，本实施例中(金属插塞)与前述实施例中(接触窗结构的形成过程)中相似或相同结构的限定或描述，在本实施例中不再限定，具体请参考前述实施例相应部分的限定或描述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (14)
1.一种接触窗结构的形成方法，其特征在于，包括：
提供目标层；
在所述目标层表面形成环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；
形成覆盖所述目标层和环形垫片的介质层；
刻蚀所述介质层，在所述介质层中形成与中央通孔连通的刻蚀孔；
去除所述环形垫片，形成接触窗结构。
2.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述环形垫片的形成过程包括：
在所述目标层部分表面上形成柱状结构；
在所述柱状结构的侧壁和顶部表面和部分目标层的表面形成垫片材料层；刻蚀去除所述柱状结构顶部表面以及部分目标层的表面的垫片材料层，在所述柱状结构的侧壁表面形成环形垫片；
去除所述柱状结构。
3.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述环形垫片的形成过程包括：
在所述目标层部分表面上形成掩膜材料层，所述掩膜材料层中形成有暴露出所述目标层部分表面的第一通孔；
在所述第一通孔的侧壁和底部表面以及所述掩膜材料层的表面形成垫片材料层；
刻蚀去除所述掩膜材料层的表面以及通孔底部表面的垫片材料层，在所述通孔的侧壁表面形成环形垫片。
4.如权利要求3所述的接触窗结构的形成方法，其特征在于，在形成所述环形垫片后，去除所述掩膜材料层，在所述目标层和环形垫片上形成介质层，或者在形成所述环形垫片后，保留所述掩膜材料层，在所述掩膜材料层上形成介质层。
5.如权利要求1所述的接触窗结构的形成方法，其特征在于，形成所述介质层时，所述形成的介质层可以完全填充所述环形垫片中间的中央通孔。
6.如权利要求1所述的接触窗结构的形成方法，其特征在于，形成所述介质层时，所述介质层部分填充或者不填充所述中央通孔，在所述环形垫片之间形成空气隙。
7.如权利要求1所述的接触窗结构的形成方法，其特征在于，在形成所述介质层之前，在所述环形垫片中间的中央通孔中填充牺牲层，在刻蚀介质层形成刻蚀孔时，对所述牺牲层的刻蚀速率大于对所述介质层的刻蚀速率。
8.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述环形垫片的厚度为所述中央通孔尺寸的3倍及以上。
9.如权利要求1所述的接触窗结构的形成方法，其特征在于，在形成接触窗的过程中，所述目标层有部分被刻蚀掉。
10.如权利要求1所述的接触窗结构的形成方法，其特征在于，提供基底，所述目标层形成于基底中，所述基底露出所述目标层的表面。
11.一种金属插塞的形成方法，其特征在于，包括：
采用权利要求1-10任一项所述的方法形成接触窗结构；
在所述接触窗结构中填充金属，形成金属插塞。
12.一种接触窗结构，其特征在于，包括：
目标层；
位于目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和中央通孔，所述刻蚀孔位于中央通孔上方，所述中央通孔暴露出目标层的部分表面，且所述中央通孔的尺寸大于所述刻蚀孔底部的尺寸。
13.一种半导体结构，其特征在于，包括：
目标层；
位于所述目标层表面的环形垫片，所述环形垫片中间设置有暴露出目标层部分表面的中央通孔；
覆盖所述目标层和环形垫片的介质层；
位于所述介质层中与中央通孔连通的刻蚀孔。
14.一种金属插塞，其特征在于，包括：
目标层；
位于目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和中央通孔，所述刻蚀孔位于中央通孔上方，所述中央通孔暴露出目标层的部分表面，且所述中央通孔的尺寸大于所述刻蚀孔底部的尺寸；
填充所述接触窗结构的金属插塞。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011001855.8A CN114256136B (zh) | 2020-09-22 | 2020-09-22 | 接触窗结构、金属插塞及其形成方法、半导体结构 |
| PCT/CN2021/099873 WO2022062485A1 (zh) | 2020-09-22 | 2021-06-11 | 接触窗结构、金属插塞及其形成方法、半导体结构 |
| EP21773256.9A EP4002437B1 (en) | 2020-09-22 | 2021-06-11 | Method of forming a contact window structure |
| US17/401,461 US12002748B2 (en) | 2020-09-22 | 2021-08-13 | Contact window structure, metal plug and forming method thereof, and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011001855.8A CN114256136B (zh) | 2020-09-22 | 2020-09-22 | 接触窗结构、金属插塞及其形成方法、半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114256136A true CN114256136A (zh) | 2022-03-29 |
| CN114256136B CN114256136B (zh) | 2024-03-26 |
Family
ID=78500590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011001855.8A Active CN114256136B (zh) | 2020-09-22 | 2020-09-22 | 接触窗结构、金属插塞及其形成方法、半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114256136B (zh) |
| WO (1) | WO2022062485A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943539A (en) * | 1989-05-09 | 1990-07-24 | Motorola, Inc. | Process for making a multilayer metallization structure |
| US20050042878A1 (en) * | 2003-08-22 | 2005-02-24 | Jung Soon Wook | Semiconductor devices having a via hole and methods for forming a via hole in a semiconductor device |
| US20080233738A1 (en) * | 2007-03-22 | 2008-09-25 | Advanced Micro Devices, Inc. | Methods for fabricating an integrated circuit |
| CN105097649A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040017037A (ko) * | 2002-08-20 | 2004-02-26 | 삼성전자주식회사 | 반도체 콘택 구조 및 그 형성 방법 |
| CN100407419C (zh) * | 2005-10-28 | 2008-07-30 | 联华电子股份有限公司 | 高深宽比开口及其制作方法 |
| CN103094186B (zh) * | 2011-10-31 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104658962B (zh) * | 2013-11-19 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
-
2020
- 2020-09-22 CN CN202011001855.8A patent/CN114256136B/zh active Active
-
2021
- 2021-06-11 WO PCT/CN2021/099873 patent/WO2022062485A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943539A (en) * | 1989-05-09 | 1990-07-24 | Motorola, Inc. | Process for making a multilayer metallization structure |
| US20050042878A1 (en) * | 2003-08-22 | 2005-02-24 | Jung Soon Wook | Semiconductor devices having a via hole and methods for forming a via hole in a semiconductor device |
| US20080233738A1 (en) * | 2007-03-22 | 2008-09-25 | Advanced Micro Devices, Inc. | Methods for fabricating an integrated circuit |
| CN105097649A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022062485A1 (zh) | 2022-03-31 |
| CN114256136B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685873B2 (en) | Etch stop layer for semiconductor devices | |
| US20200083356A1 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| CN110957268A (zh) | 集成电路结构及其形成方法 | |
| CN112151608A (zh) | 半导体结构及其形成方法 | |
| CN112563328A (zh) | 半导体结构 | |
| US20110115087A1 (en) | Self-aligned lower bottom electrode | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| CN114975270A (zh) | 半导体装置 | |
| CN112652623B (zh) | 半导体器件的制作方法 | |
| US12002748B2 (en) | Contact window structure, metal plug and forming method thereof, and semiconductor structure | |
| CN114256417A (zh) | 电容结构及其形成方法 | |
| TWI729283B (zh) | 接觸結構 | |
| CN114256136B (zh) | 接触窗结构、金属插塞及其形成方法、半导体结构 | |
| CN114373713A (zh) | 半导体结构及其形成方法 | |
| CN112038231A (zh) | 一种半导体器件的制造方法 | |
| US11929280B2 (en) | Contact window structure and method for forming contact window structure | |
| CN112447708A (zh) | 用于改进的鳍临界尺寸控制的结构和方法 | |
| CN114256135A (zh) | 开口结构及其形成方法、接触插塞及其形成方法 | |
| CN113948462B (zh) | 半导体结构及其形成方法 | |
| US11626289B2 (en) | Semiconductor structure and method for forming the same | |
| TWI771138B (zh) | 具有電容器著陸墊之半導體結構的製備方法 | |
| US20230402530A1 (en) | Semiconductor structure and method for forming same | |
| CN113097065B (zh) | 半导体结构及其形成方法 | |
| US10304692B1 (en) | Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |