CN103515299A - 一种低介电常数金属间介质层刻蚀方法 - Google Patents

一种低介电常数金属间介质层刻蚀方法 Download PDF

Info

Publication number
CN103515299A
CN103515299A CN201210219759.XA CN201210219759A CN103515299A CN 103515299 A CN103515299 A CN 103515299A CN 201210219759 A CN201210219759 A CN 201210219759A CN 103515299 A CN103515299 A CN 103515299A
Authority
CN
China
Prior art keywords
layer
low
etching
hole
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210219759.XA
Other languages
English (en)
Other versions
CN103515299B (zh
Inventor
王新鹏
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210219759.XA priority Critical patent/CN103515299B/zh
Publication of CN103515299A publication Critical patent/CN103515299A/zh
Application granted granted Critical
Publication of CN103515299B publication Critical patent/CN103515299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种低介电常数金属间介质（Low-k IMD）层刻蚀方法，该方法在Low-k IMD层中刻蚀形成通孔和沟槽后，在隔绝空气的环境下将具有通孔和沟槽的晶片从刻蚀反应腔中取出并放入进行原子层修复的反应腔中，通过原子层修复，至少在通孔和沟槽表面形成Low-k金属间介质修复层，消除形成通孔和沟槽过程中对Low-k IMD层的损伤。

Description

一种低介电常数金属间介质层刻蚀方法
技术领域
本发明涉及一种半导体制造方法，特别涉及一种Low-k金属间介质层刻蚀方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。金属互连层将半导体器件相互连接实现半导体器件之间的信号传递，形成半导体电路。所述金属互连层是由高密度的金属连线和所述金属连线之间的金属间介质(Inter-metalDielectric，IMD)共同组成。在大规模集成电路（VLSI）和超大规模集成电路（ULSI）的制造中，在半导体器件的上方会制作多个金属互连层，其制作工艺也称为金属互连工艺。金属互连工艺制作的金属连线长度已远远超过了半导体器件尺寸，半导体电路的信号传递速率取决于金属互连层的寄生电阻(Parasitic Resistance,R)与寄生电容(Parasitic Capacitance,C)两者乘积，也就是金属互连层的电阻电容延迟(Resistance Capacitance Delay，RC Delay)，该现象使得半导体电路的信号传递速率下降，降低半导体器件的工作速度。其中，寄生电容与IMD的介电常数k成正比，当k越小，寄生电容就越小。半导体制造工艺中一直作为IMD的二氧化硅(SiO2)的介电常数约为3.9~4.5。随着半导体制造工艺的不断进步，二氧化硅逐渐接近应用极限，为了减小通过金属连线传递的电流相互作用引发的半导体器件相互间的信号干扰，提升半导体电路的信号传递速度和半导体器件的工作速度，开始用低介电常数IMD（Low-k IMD）取代传统二氧化硅的IMD。降低IMD介电常数的方法有两种：①采用价电子紧密束缚的材料；②采用带有大量空洞的多孔薄膜，例如：多孔SiCO。现有技术普遍采用二氧化硅中掺杂碳原子的方法，增大二氧化硅原子间空隙，使二氧化硅的晶格结构变得疏松，将其介电常数降低到3以下，或者用介电常数小于3的黑钻石（BD）作为Low-k IMD。
目前的金属互连工艺普遍采用嵌入式工艺，也就是双大马士革的工艺。用于金属互连的双大马士革工艺一般分为两种：一种是先做通孔，再做沟槽(Via first)；还有一种是先做沟槽，后形成通孔(Line First)，在沟槽和通孔中填充金属作为金属连线。
下面结合图2~8说明现有技术中如图1所示Low-k IMD中刻蚀通孔和沟槽的具体步骤如下：
步骤101，图2为现有技术中在Low-k IMD中刻蚀通孔和沟槽的步骤101的剖面结构示意图，如图2所示，在第一金属互连层之上依次沉积刻蚀停止层300和Low-k金属间介质层301；
其中，提供一晶片，该晶片中具有第一金属互连层；这里仅以第一金属互连层为例对现有技术中的金属互连方法进行说明，所示第一金属互连层在实际应用中可为任意一层金属互连层。刻蚀停止层300的材料为碳氮化硅（SiCN），刻蚀停止层300的作用是作为后续通孔刻蚀的停止层（via etch stoplayer）。Low-k金属间介质层301是低介电常数（Low-k）材料，其介电常数范围是大于1.5且小于2.5。
步骤102，图3为现有技术中Low-k IMD中刻蚀通孔和沟槽的步骤102的剖面结构示意图，如图3所示，在Low-k金属间介质层301上制作硬掩膜；
本步骤中，制作硬掩膜的过程是：在Low-k金属间介质层301上依次沉积氧化硅层302和硬掩膜层303，其中沉积氧化硅层302的方法是低温化学气相沉积，光刻后依次刻蚀所述硬掩膜层303和氧化硅层302，在硬掩膜层303和氧化硅层302上打开金属连线的窗口。其中，光刻是指，在硬掩膜层303上涂覆第一光刻胶（PR），经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案（图中未画出）；以第一光刻图案为掩膜依次用各向异性的反应离子刻蚀（RIE）或者高密度等离子体（HDP）刻蚀去除没有被第一光刻图案覆盖的硬掩膜层303和氧化硅层302部分，在硬掩膜层303和氧化硅层302上形成窗口，露出部分Low-k金属间介质层301表面。本步骤中，还包括刻蚀后，去除残留第一光刻图案的步骤。制作硬掩膜的具体步骤为现有技术，不再赘述。需要注意的是，硬掩膜的尺寸及图形定义了后续金属连线沟槽的尺寸及图形。
步骤103，图4为现有技术中Low-k IMD中刻蚀通孔和沟槽的步骤103的剖面结构示意图，如图4所示，在硬掩膜和露出的Low-k金属间介质层301之上涂覆第二光阻胶（PR），并对第二PR进行曝光、显影，从而形成第二光刻图案；
其中，第二光刻图案用来定义后续步骤中的通孔（via）的尺寸及图形。
在实际应用中，在第二PR之下还涂覆有底部抗反射涂层（BARC），在涂覆BARC和第二光刻胶（PR）之前，还可以先在硬掩膜和露出的Low-k金属间介质层301之上形成用于平整化硬掩膜的不含硅碳化物层（si freecarbide layer）,接着在不含硅碳化物层上依次涂覆BARC和第二PR。在第二PR形成第二光刻图案后，以第二光刻图案为掩膜依次打开BARC和不含硅碳化物层，最终将第二光刻图案定义的通孔的尺寸及图形传递到不含硅碳化物层中，并去除残留的第二PR和BARC。
可见，位于Low-k IMD层上的上述硬掩膜以及第二PR或者不含硅碳化物层中的第二光刻图案共同作为掩膜，用于定义沟槽和通孔的尺寸及图形。
步骤104，图5为现有技术中金属互连方法的步骤104的剖面结构示意图，如图5所示，按照第二光刻图案对Low-k金属间介质层301进行部分刻蚀，从而形成部分通孔；
本步骤中，在刻蚀形成部分通孔之后还有将残留的第二光刻图案去除的步骤。上述刻蚀部分通孔和去除第二光刻图案的步骤均为现有技术，不再赘述。
步骤105，图6为现有技术中金属互连方法的步骤105的剖面结构示意图，如图6所示，以硬掩膜图形为掩膜，对Low-k金属间介质层301进行刻蚀，从而形成沟槽和通孔；
本步骤中，刻蚀Low-k金属间介质层301的方法是干法刻蚀，以刻蚀停止层300作为刻蚀停止层300。
需要注意的是在干法刻蚀形成沟槽和通孔后，还要在同一干法刻蚀反应腔中刻蚀去除通孔下方的刻蚀停止层300，直到露出第一金属互连层的表面；后续还有刻蚀后表面处理（post etch treatment，PET）步骤，上述步骤均未现有技术，不再赘述。
步骤106，图7为现有技术中金属互连方法的步骤106的剖面结构示意图，如图7所示，湿法清洗通孔和沟槽表面；
现有技术的湿法清洗工艺主要采用氟酸溶液（DHF）和羟胺系列的刻蚀灰化后残余去除剂（EKC），对ultra Low-k（超低K）和Low-k材料有一定的蚀刻速率，尤其是对经过干法蚀刻后的ultra Low-k材料造成损伤（low Kdamage）。
至此，Low-k IMD中刻蚀通孔和沟槽的步骤结束，后续金属互连工艺还包括在通孔和沟槽中填充金属并对金属互连层进行化学机械研磨（CMP）等步骤，均为现有技术，不再赘述。
在Low-k IMD中刻蚀通孔和沟槽的工艺步骤存在的问题是：因为Low-kIMD具有的疏松和多孔特性，上述湿法清洗步骤甚至暴露在含水量稍大的潮湿空气中都会对Low-k IMD造成损伤。
发明内容
有鉴于此，本发明解决的技术问题是：减小刻蚀通孔和沟槽工艺步骤中对Low-k IMD层的损伤。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种低介电常数金属间介质层刻蚀方法，提供一晶片，所述晶片中具有第一金属互连层，所述第一金属互连层上方依次沉积刻蚀停止层和低介电常数金属间介质层，所述低介电常数金属间介质层上具有掩膜，该方法包括：
将所述晶片放置在干法刻蚀反应腔中，按照所述掩膜在所述低介电常数金属间介质层中刻蚀形成沟槽和通孔，打开所述通孔下方的刻蚀停止层，露出所述第一金属互连层；
将所述晶片取出所述干法刻蚀反应腔，在与空气隔绝的低压环境中将晶片传递至原子层修复的反应腔中，在所述沟槽和通孔侧壁沉积低介电常数金属间介质修复层。
所述原子层修复的方法是原子层水平的化学气相沉积。
所述低介电常数金属间介质层是氧化硅层或者黑金刚石black diamond。
所述低介电常数金属间介质修复层的厚度范围是小于等于10埃。
所述低介电常数金属间介质层的介电常数范围是大于1.5且小于2.5，所述低介电常数金属间介质修复层的介电常数范围是大于1.5且小于2.5。
一种低介电常数金属间介质层刻蚀方法，提供一晶片，所述晶片中具有第一金属互连层，所述第一金属互连层上方依次沉积刻蚀停止层和低介电常数金属间介质层，所述低介电常数金属间介质层上具有掩膜，该方法包括：
将所述晶片放置在干法刻蚀反应腔中，按照所述掩膜在所述低介电常数金属间介质层中刻蚀形成沟槽和通孔，停止在所述刻蚀停止层上；
将所述晶片取出所述干法刻蚀反应腔，在与空气隔绝的低压环境中将晶片传递至原子层修复的反应腔中，在所述沟槽和通孔的表面与侧壁以及通孔底部露出的刻蚀停止层表面沉积低介电常数金属间介质修复层；
将晶片从所述原子层水平的化学气相沉积反应腔再次传递到所述干法刻蚀腔中进行方向性极强的各向异性干法刻蚀，依次刻蚀去除通孔底部的部分低介电常数金属间介质修复层和刻蚀停止层。
所述原子层修复的方法是原子层水平的化学气相沉积。
所述低介电常数金属间介质层是氧化硅层或者黑金刚石black diamond。
所述低介电常数金属间介质修复层的厚度范围是小于等于10埃。
所述低介电常数金属间介质层的介电常数范围是大于1.5且小于2.5，所述低介电常数金属间介质修复层的介电常数范围是大于1.5且小于2.5。
由上述的技术方案可见，本发明提供了一种Low-k IMD层中刻蚀通孔和沟槽的制作方法，该方法在Low-k IMD层中刻蚀形成通孔和沟槽后，在隔绝空气的环境下将晶片传送到原子层水平的化学气相沉积反应腔中，对晶片进行原子层修复，在通孔和沟槽表面形成Low-k金属间介质修复层，消除形成通孔和沟槽过程中对Low-k IMD层的损伤。
附图说明
图1现有技术Low-k IMD层中刻蚀通孔和沟槽的制作方法流程图；
图2~7为现有技术Low-k IMD层中刻蚀通孔和沟槽的制作的剖面结构示意图；
图8为本发明具体实施例一Low-k IMD层中刻蚀通孔和沟槽的制作方法的流程图；
图9~15为本发明具体实施例一Low-k IMD层中刻蚀通孔和沟槽的制作的剖面结构示意图；
图16为本发明具体实施例二Low-k IMD层中刻蚀通孔和沟槽的制作方法的流程图；
图17~19为本发明具体实施例二Low-k IMD层中刻蚀通孔和沟槽的制作的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
具体实施例一
结合图9~15说明如图8所示本发明具体实施例一Low-k IMD层中刻蚀通孔和沟槽的具体步骤如下：
步骤801，图9为本发明在Low-k IMD层中刻蚀通孔和沟槽的步骤801的剖面结构示意图，如图9所示，在第一金属互连层之上依次沉积刻蚀停止层300和Low-k金属间介质（IMD）层301；本步骤中，提供一晶片，该晶片中具有第一金属互连层；本实施例中，仅以第一金属互连层为例对本发明的金属互连方法进行说明，所示第一金属互连层在实际应用中可为任意一层金属互连层。刻蚀停止层300的材料为碳氮化硅（SiCN），刻蚀停止层300的作用是作为后续通孔刻蚀的停止层。Low-k金属间介质层301是低介电常数（Low-k）材料，例如：氧化硅层或者黑金刚石（black diamond），该Low-kIMD层所用的低介电常数材料的介电常数范围是大于1.5且小于2.5。
步骤802，图10为本发明具体实施例一Low-k IMD层中刻蚀通孔和沟槽的步骤802的剖面结构示意图，如图10所示，在Low-k金属间介质层301上制作硬掩膜；
本步骤中，制作硬掩膜的过程是：在Low-k金属间介质层301上依次沉积氧化硅层302和硬掩膜层303，其中沉积氧化硅层302的方法是低温化学气相沉积，光刻后依次刻蚀所述硬掩膜层303和氧化硅层302，在硬掩膜层303和氧化硅层302上打开窗口。其中，光刻是指，在硬掩膜层303上涂覆第一光刻胶（PR），经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案（图中未画出）；以第一光刻图案为掩膜用各向异性的反应离子刻蚀（RIE）或者高密度等离子体（HDP）依次刻蚀去除没有被第一光刻图案覆盖的硬掩膜层303和氧化硅层302部分，在硬掩膜层303和氧化硅层302上形成窗口，露出部分Low-k金属间介质层301表面。本步骤中，还包括刻蚀后，去除残留第一光刻图案的步骤。制作硬掩膜的具体步骤为现有技术，不再赘述。需要注意的是，硬掩膜的尺寸及图形定义了后续金属连线沟槽的尺寸及图形。
步骤803，图11为本发明具体实施例一Low-k IMD中刻蚀通孔和沟槽的步骤803的剖面结构示意图，如图11所示，在硬掩膜和露出的Low-k金属间介质层301上光刻形成第二光刻图案；
本步骤中，在硬掩膜和露出的Low-k金属间介质层301上之上涂覆第二光阻胶（PR），并对第二PR进行曝光、显影，从而形成第二光刻图案；第二光刻图案用来定义后续步骤中的通孔（via）的尺寸及图形。
在实际应用中，在第二PR之下还涂覆有底部抗反射涂层（BARC），在涂覆BARC和第二光刻胶（PR）之前，还可以先在硬掩膜和露出的Low-k金属间介质层301之上形成用于平整化硬掩膜的不含硅碳化物层（si freecarbide layer）,接着在不含硅碳化物层上依次涂覆BARC和第二PR。在第二PR形成第二光刻图案后，以第二光刻图案为掩膜依次打开BARC和不含硅碳化物层，最终将第二光刻图案定义的通孔的尺寸及图形传递到不含硅碳化物层中，并去除残留的第二PR和BARC。
可见，位于Low-k IMD层上的上述硬掩膜以及第二PR或者不含硅碳化物层中的第二光刻图案共同作为掩膜，用于定义沟槽和通孔的尺寸及图形。
步骤804，图12为本发明具体实施例一Low-k IMD中刻蚀通孔和沟槽的制作步骤804的剖面结构示意图，如图12所示，按照第二光刻图案对Low-k金属间介质层301进行部分刻蚀，从而形成部分通孔；
本步骤中，在刻蚀形成部分通孔之后还有将第二光刻图案去除的步骤，上述刻蚀部分通孔和去除第二光刻图案的步骤均为现有技术，不再赘述。
步骤805，图13为本发明具体实施例一Low-k IMD中刻蚀通孔和沟槽的制作步骤805的剖面结构示意图，如图13所示，以硬掩膜为遮蔽，对Low-k金属间介质层301进行刻蚀形成沟槽和通孔，并打开刻蚀停止层300；
本步骤中，刻蚀Low-k金属间介质层301的方法是干法刻蚀，以刻蚀停止层300作为本步骤中形成沟槽后通孔刻蚀的停止层。在干法刻蚀形成沟槽和通孔后，还要在同一干法刻蚀反应腔中刻蚀去除通孔下方的部分刻蚀停止层300，直到露出第一金属互连层的表面；后续还有刻蚀后表面处理（post etchtreatment，PET）。上述步骤均未现有技术，不再赘述。
步骤806，图14为本发明具体实施例一Low-k IMD中刻蚀通孔和沟槽的制作步骤806的剖面结构示意图，如图14所示，在Low-k IMD层中的沟槽和通孔表面进行原子层修复（ALD repair）1400，在沟槽和通孔的侧壁沉积低介电常数金属间介质修复层1401；
本步骤中，步骤804和805是在同一个干法刻蚀反应腔中进行干法刻蚀，当形成沟槽和通孔的干法刻蚀结束后，需要将晶片从干法刻蚀反应腔中取出，然后将其传递至进行原子层修复1400的原子层水平的化学气相沉积反应腔中，采用原子层水平的化学气相沉积，沉积氧化硅原子层。需要注意的是，在整个原子层修复1400步骤完成之前，晶片是不会暴露在空气中的，该步骤是在与空气隔绝的低压环境中进行，上述两个反应腔体通过中间的传递腔体连接，以保证其低真空度不接触大气。。
本步骤中的原子层水平的化学气相沉积（ADL），采用四氯硅烷（SiCl4）与水（H2O）在胺的催化下发生化学反应，ADL反应生成氧化硅的二元反应化学式为：
SiCl4+2H2O→SiO2+4HCl
上述反应能够分解为如下两个半反应化学式：
SiOH*+SiCl4→SiOSiCl3 *+HCl    （1）
SiCl*+H2O→SiOH*+HCl          （2）
其中，SiOH*，SiCl*以及SiOSiCl3 *右上角的星号表示该材料是发生上述化学反应的表面材料种类（surface species），通过反应（1）和反应（2）的交替重复反应，在特定材料的表面上沉积二氧化硅的原子层。因为Low-kIMD的材料中含有SiOH和SiCl，所以本步骤的ADL仅仅在Low-k IMD的表面（也就是本步骤的原子层修股是在沟槽和通孔表面）产生氧化硅原子层，而不会在Via洞底露出的第一金属互连层表面（铜表面）生成氧化硅。还可以在氨气（NH3）的催化下采用四乙基氧化硅（TEOS）和H2O反应生成氧化硅的原子层。
本步骤的原子层修复1400采用原子层水平的化学气相沉积，在沟槽和通孔侧壁沉积氧化硅原子层作为Low-k金属间介质修复层1401，本步骤中沉积的Low-k金属间介质修复层1401的厚度范围小于等于10埃；所述Low-k金属间介质修复层1401的介电常数范围是大于2.0且小于2.5。
步骤807，图15为本发明具体实施例一Low-k IMD中刻蚀通孔和沟槽的制作步骤807的剖面结构示意图，如图15所示，采用DHF和EKC湿法清洗通孔和沟槽表面；
由于步骤800在受损的Low-k IMD层表面产生Low-k金属间介质修复层1401，该Low-k金属间介质修复层1401作为保护层能够抵挡本步骤中湿法清洗的侵蚀和破坏。
至此，Low-k IMD中刻蚀通孔和沟槽的步骤结束，后续金属互连工艺还包括在通孔和沟槽中填充金属并对金属互连层进行化学机械研磨（CMP）等步骤，均为现有技术，不再赘述。
具体实施例二
结合图17~19说明如图16所示本发明具体实施例二Low-k IMD层中刻蚀通孔和沟槽的具体步骤，其中，本发明具体实施例二的步骤1001~步骤1004与具体实施例一的步骤801~步骤804相同，不再赘述。
步骤1005，图17为本发明具体实施例二Low-k IMD中刻蚀通孔和沟槽的制作步骤1005的剖面结构示意图，如图17所示，以硬掩膜为遮蔽，对Low-k金属间介质层301进行刻蚀形成沟槽和通孔，停止在所述刻蚀停止层上；
本步骤中，刻蚀Low-k金属间介质层301的方法是干法刻蚀，采用终点检测法控制刻蚀的停止，以刻蚀停止层300为刻蚀Low-k金属间介质层301的终点，刻蚀方法是现有技术，不再赘述。
步骤1006，图18为本发明具体实施例二Low-k IMD中刻蚀通孔和沟槽的制作步骤1006的剖面结构示意图，如图18所示，在沟槽和通孔的表面与侧壁以及通孔底部露出的刻蚀停止层300表面沉积低介电常数金属间介质修复层1801，进行原子层修复1800；
步骤1005中形成通孔和沟槽的干法刻蚀是在同一个干法刻蚀反应腔中进行的，当形成沟槽和通孔的干法刻蚀结束后，需要将晶片从干法刻蚀反应腔中取出，然后将其传递至进行原子层修复1800的原子层水平的化学气相沉积反应腔中对沟槽和通孔表面进行原子层修复1800。需要注意的是，在整个原子层修复步骤完成之前，晶片不会暴露在空气中，也就是说在从干法刻蚀反应腔到原子层修复1800的反应腔的传递过程中，晶片都处在与空气隔绝的低压环境中，上述两个反应腔体通过中间的传递腔体连接，以保证其低真空度不接触空气。
原子层修复的方法是采用原子层水平的化学气相沉积，沉积氧化硅原子层作为Low-k金属间介质修复层1801，本步骤中沉积的Low-k金属间介质修复层1801的厚度范围是小于等于10埃；所述Low-k金属间介质修复层1801的介电常数范围是大于2.0且小于2.5。本步骤原子层水平的化学气相沉积会在晶片的器件面上，也就是在由沟槽、通孔、刻蚀停止层300以及硬掩膜组成的三维结构的表面生成氧化硅原子层。例如，以3-氨丙基三乙氧基硅烷(APTES)，水和臭氧作为反应物，在150摄氏度的温度下进行ADL生成氧化硅原子层，该步骤为现有技术，不再赘述。
步骤1007，图19为本发明具体实施例二Low-k IMD中刻蚀通孔和沟槽的制作步骤1007的剖面结构示意图，如图19所示，去除通孔底部的Low-k金属间介质修复层1801和刻蚀停止层300（liner removal，LRM）；
本步骤将晶片从原子层水平的化学气相沉积反应腔传递到步骤1005中的干法刻蚀腔中进行方向性极强的各向异性干法刻蚀，依次去除Via底部的Low-k金属间介质修复层1801和刻蚀停止层300，以及硬掩膜层303表面的部分Low-k金属间介质修复层1801。
需要注意的，本步骤还可以包括在同一干法刻蚀反应腔中的刻蚀后表面处理（post etch treatment，PET）上述步骤均未现有技术，不再赘述。
步骤1008，采用DHF和EKC湿法清洗通孔和沟槽表面；
本步骤中，由于步骤1000在受损的Low-k IMD层表面产生Low-k金属间介质修复层1801，该Low-k金属间介质修复层1801作为保护层抵挡本步骤中湿法清洗的侵蚀和破坏。
至此，Low-k IMD中刻蚀通孔和沟槽的步骤结束，后续金属互连工艺还包括在通孔和沟槽中填充金属并对金属互连层进行化学机械研磨（CMP）等步骤，均为现有技术，不再赘述。
具体实施例二与具体实施例一相比，第一实施例中的原子层修复是只在Low-k IMD层的沟槽和通孔表面生成氧化硅（SiO2）原子层作为Low-k金属间介质修复层的工艺，第二实施例在晶片器件面沉积氧化硅原子层Low-k金属间介质修复层，也就是说即使是不含Si元素（例如不含SiOH和SiCl）的材料表面，如刻蚀停止层和硬掩膜层表面也能够沉积氧化硅原子层。
本发明提出一种Low-k IMD刻蚀制作方法，该方法在Low-k IMD中刻蚀形成通孔和沟槽后，在隔绝空气的环境下将晶片从刻蚀反应轻中取出并放入原子层水平的化学气相沉积反应腔中，对晶片进行原子层修复，通过原子层修复，在通孔和沟槽表面形成Low-k金属间介质修复层，消除形成通孔和沟槽过程中对Low-k IMD的损伤。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种低介电常数金属间介质层刻蚀方法，提供一晶片，所述晶片中具有第一金属互连层，所述第一金属互连层上方依次沉积刻蚀停止层和低介电常数金属间介质层，所述低介电常数金属间介质层上具有掩膜，该方法包括：
将所述晶片放置在干法刻蚀反应腔中，按照所述掩膜在所述低介电常数金属间介质层中刻蚀形成沟槽和通孔，打开所述通孔下方的刻蚀停止层，露出所述第一金属互连层；
将所述晶片取出所述干法刻蚀反应腔，在与空气隔绝的低压环境中将晶片传递至原子层修复的反应腔中，在所述沟槽和通孔侧壁沉积低介电常数金属间介质修复层。
2.根据权利要求1所述的方法，其特征在于，所述原子层修复的方法是原子层水平的化学气相沉积。
3.根据权利要求1所述的方法，其特征在于，所述低介电常数金属间介质层是氧化硅层或者黑金刚石black diamond。
4.根据权利要求1所述的方法，其特征在于，所述低介电常数金属间介质修复层的厚度范围是小于等于10埃。
5.根据权利要求1所述的方法，其特征在于，所述低介电常数金属间介质层的介电常数范围是大于1.5且小于2.5，所述低介电常数金属间介质修复层的介电常数范围是大于1.5且小于2.5。
6.一种低介电常数金属间介质层刻蚀方法，提供一晶片，所述晶片中具有第一金属互连层，所述第一金属互连层上方依次沉积刻蚀停止层和低介电常数金属间介质层，所述低介电常数金属间介质层上具有掩膜，该方法包括：
将所述晶片放置在干法刻蚀反应腔中，按照所述掩膜在所述低介电常数金属间介质层中刻蚀形成沟槽和通孔，停止在所述刻蚀停止层上；
将所述晶片取出所述干法刻蚀反应腔，在与空气隔绝的低压环境中将晶片传递至原子层修复的反应腔中，在所述沟槽和通孔的表面与侧壁以及通孔底部露出的刻蚀停止层表面沉积低介电常数金属间介质修复层；
将晶片从所述原子层水平的化学气相沉积反应腔再次传递到所述干法刻蚀腔中进行方向性极强的各向异性干法刻蚀，依次刻蚀去除通孔底部的部分低介电常数金属间介质修复层和刻蚀停止层。
7.根据权利要求6所述的方法，其特征在于，所述原子层修复的方法是原子层水平的化学气相沉积。
8.根据权利要求6所述的方法，其特征在于，所述低介电常数金属间介质层是氧化硅层或者黑金刚石black diamond。
9.根据权利要求6所述的方法，其特征在于，所述低介电常数金属间介质修复层的厚度范围是小于等于10埃。
10.根据权利要求6所述的方法，其特征在于，所述低介电常数金属间介质层的介电常数范围是大于1.5且小于2.5，所述低介电常数金属间介质修复层的介电常数范围是大于1.5且小于2.5。
CN201210219759.XA 2012-06-28 2012-06-28 一种低介电常数金属间介质层刻蚀方法 Active CN103515299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210219759.XA CN103515299B (zh) 2012-06-28 2012-06-28 一种低介电常数金属间介质层刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210219759.XA CN103515299B (zh) 2012-06-28 2012-06-28 一种低介电常数金属间介质层刻蚀方法

Publications (2)

Publication Number Publication Date
CN103515299A true CN103515299A (zh) 2014-01-15
CN103515299B CN103515299B (zh) 2016-08-31

Family

ID=49897801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210219759.XA Active CN103515299B (zh) 2012-06-28 2012-06-28 一种低介电常数金属间介质层刻蚀方法

Country Status (1)

Country Link
CN (1) CN103515299B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336663A (zh) * 2014-05-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109573940A (zh) * 2017-09-29 2019-04-05 上海新微技术研发中心有限公司 半导体器件及其形成方法
CN110484386A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种集成电路低k介质抛光后清洗剂及其清洗方法
CN110484388A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种适用于集成电路制程中低k介质材料清洗剂及其清洗方法
CN110484380A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种碱性抛光后低k介质清洗剂及其清洗方法
CN110484387A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种碱性集成电路布线抛光后低k介质清洗剂及其清洗方法
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法
CN113035772A (zh) * 2019-12-24 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048765A1 (en) * 2003-09-03 2005-03-03 Kim Sun-Oo Sealed pores in low-k material damascene conductive structures
CN101055421A (zh) * 2006-04-12 2007-10-17 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102446815A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 形成互连沟槽以及通孔的方法及形成互连结构的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048765A1 (en) * 2003-09-03 2005-03-03 Kim Sun-Oo Sealed pores in low-k material damascene conductive structures
CN101055421A (zh) * 2006-04-12 2007-10-17 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102446815A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 形成互连沟槽以及通孔的方法及形成互连结构的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336663A (zh) * 2014-05-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN105336663B (zh) * 2014-05-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109573940A (zh) * 2017-09-29 2019-04-05 上海新微技术研发中心有限公司 半导体器件及其形成方法
CN110484386A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种集成电路低k介质抛光后清洗剂及其清洗方法
CN110484388A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种适用于集成电路制程中低k介质材料清洗剂及其清洗方法
CN110484380A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种碱性抛光后低k介质清洗剂及其清洗方法
CN110484387A (zh) * 2019-09-12 2019-11-22 河北工业大学 一种碱性集成电路布线抛光后低k介质清洗剂及其清洗方法
CN113035772A (zh) * 2019-12-24 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN103515299B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN103515299A (zh) 一种低介电常数金属间介质层刻蚀方法
US7005390B2 (en) Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
TWI603429B (zh) 形成具有氣隙之半導體元件的方法
TWI400755B (zh) 用於由下而上間隙充填的介電質沈積與回蝕處理
US10062602B2 (en) Method of etching a porous dielectric material
JP5362985B2 (ja) 空隙を有する半導体デバイスの形成方法および該方法によって形成された構造
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP5063135B2 (ja) 半導体素子の製造方法
EP1861869A1 (en) Vapor phase treatment of dielectric materials
JP2008518460A (ja) 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
CN101312129A (zh) 提高介电膜的材料性能的活化化学方法
CN110419093B (zh) 通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
US9449869B2 (en) Method for fabricating interconnect structure
US11087973B2 (en) Method of selective deposition for BEOL dielectric etch
CN102956535B (zh) 半导体器件及其制造方法
CN102693935A (zh) 互连结构的制造方法
CN100561681C (zh) 改善绝缘介电层缺陷及形成双镶嵌结构的方法
CN102299097B (zh) 一种金属连线刻蚀方法
CN103000568A (zh) 一种金属互连层制作方法
CN104851835A (zh) 金属互连结构及其形成方法
CN104241193B (zh) 一种制作半导体器件的方法
CN103137543A (zh) 实现浅沟槽隔离的工艺方法
CN110211920A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant