CN105336663A - 金属互连结构的形成方法 - Google Patents

Abstract

一种金属互连结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成金属层；在所述金属层上形成介质层；在所述介质层中形成接触孔，所述接触孔的底部暴露所述金属层；对所述接触孔的侧壁进行修复处理，所述修复处理采用的温度范围为70℃～400℃；采用金属材料填充所述接触孔。所述形成方法形成的金属互连结构性能更好，降低金属互连结构的RC延迟，并且显著改善金属互连结构的电迁移问题。

Description

金属互连结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CriticalDimension，CD)越小。相应的，半导体芯片中的金属互连结构尺寸也不断减小。

随着特征尺寸的逐渐减小，金属互连结构的RC延迟对器件运行速度的影响越来越明显，如何减小RC延迟是本领域技术人员研究的热点问题之一。更重要的是，随着集成电路布线宽度的不断减小，更高的布线密度将使得金属互连结构中的电迁移(EM)问题加剧。现有金属互连结构的形成方法形成的金属互连结构中，电迁移问题日益突出。

为此，需要一种金属互连结构的形成方法，以防止金属互连结构中的电迁移问题加剧。

发明内容

为解决上述问题，本发明提供一种金属互连结构的形成方法，以改善金属互连结构的电迁移问题，提高金属互连结构的可靠性能。

为此，本发明提供一种金属互连结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成金属层；

在所述金属层上形成介质层；

在所述介质层中形成接触孔，所述接触孔的底部暴露所述金属层；

对所述接触孔的侧壁进行修复处理，所述修复处理采用的温度范围为70℃～400℃；

采用金属材料填充所述接触孔。

可选的，所述修复处理采用的气体包括N₂、H₂、CO₂和CO的至少其中之一。

可选的，所述修复处理为原位修复处理。

可选的，形成接触孔的步骤包括：

在所述介质层上形成图形化掩膜层；

以所述掩膜层为掩膜对所述介质层进行刻蚀，直至在所述介质层内形成所述接触孔；

去除所述掩膜层。

可选的，采用脉冲等离子体刻蚀方法对所述介质层进行刻蚀。

可选的，所述脉冲等离子体刻蚀方法为同步脉冲等离子体刻蚀方法。

可选的，所述同步脉冲等离子体刻蚀方法采用的气体包括CF₄和CHF₃，CF₄的流量范围为10sccm～500sccm，CHF₃的流量范围为10sccm～250sccm。

可选的，所述同步脉冲等离子体刻蚀方法采用的压强范围为10mTorr～200mTorr，采用的频率范围包括10Hz～2000Hz，采用的功率范围包括0～1000w。

可选的，所述半导体衬底与所述介质层之间还包括衬氧化层。

可选的，所述金属材料包括铜、铝和钨的至少一种。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在形成接触孔之后，对所述接触孔的侧壁进行修复处理，并且所述修复处理采用的温度范围为70℃～400℃。当接触孔修复处理的温度提高至70℃～400℃时，接触孔的表面被修复得更加完好，处理后的接触孔表面易于后续金属籽晶层的生长，即修复处理后的接触孔更加易于被后续的金属材料填充，并且填充后形成的金属结构质量更好，从而使所形成的金属互连结构性能更好，降低金属互连结构的RC延迟，并且显著改善金属互连结构的电迁移问题。

进一步，修复处理采用的气体包括N₂、H₂、CO₂和CO的至少其中之一。采用N₂、H₂、CO₂和CO等气体能够进一步减小上述刻蚀过程中沉积下来的聚合物。

进一步，采用脉冲等离子体刻蚀方法对所述介质层进行刻蚀以形成所述接触孔，不仅减小刻蚀过程对接触孔底部所暴露金属层的破坏，而且减小刻蚀过程产生的含碳(或氟)的副产物，使最终形成的金属互连结构性能进一步提高。

进一步，采用同步脉冲等离子体刻蚀方法对所述介质层进行刻蚀以形成所述接触孔，同步脉冲等离子体中的电子温度较低，因此可使得在刻蚀过程中，对其它结构的损伤作用更小，从而进一步提高金属互连结构性能和整个半导体结构的性能。

附图说明

图1至图6是本发明实施例所提供的金属互连结构的形成方法各步骤对应剖面结构示意图。

具体实施方式

现有方法中，在形成接触孔之后，会进行修复处理。但是现有方法通常采用在20℃～60℃的温度条件下进行修复处理。采用20℃～60℃的温度条件是出于两个方面考虑：一方面，通常认为，在较高温度下进行修复处理会对其它半导体结构造成不利影响；另一方面，温度越高，相应工艺的热预算较高，造成工艺成本增加。因此，现有方法通常在略高于室温条件下进行修复处理。并且，通常本领域技术人员不认为形成接触孔之后的修复处理与最终所形成的金属互连结构的电迁移问题有关系。

然而，经过研究和分析，本发明提高接触孔修复处理过程中所采用的温度，具体将温度提高至70℃～400℃。虽然提高温度至70℃～400℃使得相应的热预算升高，但是却对其它半导体结构基本没有影响，并且更多重要的是，当接触孔修复处理的温度提高至70℃～400℃时，接触孔的表面被修复得更加完好，处理后的接触孔表面易于后续金属籽晶层的生长，即修复处理后的接触孔更加易于被后续的金属材料填充，并且填充后形成的金属结构质量更好，从而使所形成的金属互连结构性能更好，降低金属互连结构的RC延迟，并且显著改善金属互连结构的电迁移问题。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种金属互连结构的形成方法，请结合参考图1至图6。

请参考图1，提供半导体衬底(未示出)，并在半导体衬底上形成金属层，本实施例中所述金属层以金属栅极103为例。金属栅极103位于介质层中101，而介质层101与金属栅极103之间还具有栅介质层102。

本实施例中，半导体衬底可以为：元素半导体，包括硅晶体或锗晶体，绝缘体上硅(SiliconOnInsulator，SOI)结构或硅上外延层结构；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合。

本实施例中，金属栅极103可以是NMOS晶体管的栅极，也可以是PMOS晶体管的栅极。金属栅极103的材料可以是铜、铝或者钨等。

图中虽未显示，但是本实施例中，栅介质层102和金属栅极103之间还可以具有功函数金属层。对于PMOS晶体管的功函数金属层，其功函数越低，PMOS晶体管的阈值电压越低。对于NMOS晶体管的功函数金属层，其功函数越高，NMOS晶体管的阈值电压越低。因此，NMOS晶体管和PMOS晶体管的功函数金属层的材料不同。其中，PMOS晶体管的功函数金属层可以为TiN、TiAlN或TiSiN。NMOS晶体管的功函数金属层可以为Ti、TiAl、Pt、W、Go或Ru。

需要说明的是，在本发明的其它实施例中，栅介质层102和金属栅极103之间还可以具有界面层和扩散阻挡层。界面层可以加强扩散阻挡层与金属栅极103的连接作用。在本发明的其它实施例中，金属层也可以是前层金属互连层。

请继续参考图1，在金属栅极103和介质层上形成帽盖层104a。

本实施例中，帽盖层104a可以防止金属栅极103发生扩散。帽盖层104a的材料可以为氮化钛或者氮化钽，帽盖层104a可以采用化学气相沉积方法、物理气相沉积方法或者原子层沉积方法形成。

请继续参考图1，在帽盖层104a上形成刻蚀停止层105a。

刻蚀停止层105a可以在后续形成接触孔时，一方面使得不同接触孔都停止在刻蚀停止层105a上，防止过刻蚀，从而保护刻蚀停止层105a下面的衬底不受损伤，另一方面，各接触孔都停止在刻蚀停止层105a上，从而能够形成深度相同的接触孔。刻蚀停止层105a的可以材料为氮化硅。形成刻蚀停止层105a的方法可以参照形成帽盖层104a的方法。

请继续参考图1，在刻蚀停止层105a上形成介质层106a。

介质层106a的材料可以与介质层101的材料相同，具体的，介质层106a和介质层101可以为氧化硅，也可以是低K或者超低K材料。

图中虽未显示，但是在半导体衬底与介质层106a之间还可以包括衬氧化层，所述衬氧化层可以位于金属栅极103与所述刻蚀停止层105a之间。衬氧化层进一步保护栅介质层102和金属栅极103。

请继续参考图1，在介质层106a上形成无定形碳层107a，并在无定形碳层107a上形成硬掩膜层108a，在硬掩膜层108a上形成底部抗反射层109，再在底部抗反射层109上形成图案化的光刻胶层110。

本实施例中，硬掩膜层108a的材料可以是氮化钛层。底部抗反射层109可以是无机材料，也可以是有机材料。

请参考图2，以图案化的光刻胶层110为掩模，蚀刻底部抗反射层109和硬掩膜层108a，直至形成剩余的硬掩膜层108b，剩余的硬掩膜层108b暴露部分无定形碳层107a，即实现对硬掩膜层108a的图案化。

在图案化硬掩膜层108a之后，可以去除光刻胶层110和剩余的底部抗反射层109。本实施例中，可以采用灰化方法去除光刻胶层110，而剩余的底部抗反射层109如果是有机材料，也可以采用灰化方法一并去除。

请参考图3，在被暴露的无定形碳层107a上和剩余的硬掩膜层108b上形成填充层111a，然后在填充层111a上形成底部抗反射层112，并再次在底部抗反射层112上形成图案化的光刻胶层113，图案化的光刻胶层113存在开口(未标注)。所述开口所在位置对应于后续所要形成的接触孔所在位置。

请参考图4，以图案化的光刻胶层113为掩模，蚀刻图3所示底部抗反射层112、填充层111a、无定形碳层107a和部分厚度的介质层106a，形成位于剩余介质层106b中的开口114，并且形成剩余的填充层111b和无定形碳层107b。

本实施例中，采用脉冲等离子体刻蚀方法对介质层106a进行刻蚀。现有方法通常采用连续波等离子体刻蚀工艺对介质层进行刻蚀，但是连续波等离子体刻蚀工艺会导致刻蚀过程中，易产生较多的含碳副产物和含氟副产物，从而易导致后续形成的接触孔被污染。而脉冲等离子体刻蚀方法基本原理是射频功率源输出被脉冲调制的射频功率用于产生等离子体，所产生的等离子体的密度随脉冲发生变化，其中的带电粒子(电子及离子)数量间歇性变化，从而使等离子体的刻蚀作用得到控制和缓冲。因此，采用脉冲等离子体刻蚀工艺能够减小含碳副产物和含氟副产物的产生。

本实施例中，进一步的，所述脉冲等离子体刻蚀方法为同步脉冲等离子体刻蚀方法。同步脉冲等离子体中的电子温度较低，因此可使得在刻蚀过程中，对其它结构的损伤作用更小，从而进一步提高金属互连结构性能和整个半导体结构的性能。

本实施例中，同步脉冲等离子体刻蚀方法采用的气体可以包括CF₄和CHF₃，CF₄的流量范围可以为10sccm～500sccm，CHF₃的流量范围可以为10sccm～250sccm。

需要说明的是，在本发明的其它实施例中，除了采用上述气体之外，还可以同时采用C₄F₈和O₂，其中C₄F₈的流量范围可以为0～200sccm，O₂的流量范围可以为0～100sccm。

具体的，同步脉冲等离子体刻蚀方法采用的压强范围为10mTorr～200mTorr，采用的频率范围包括10Hz～2000Hz，采用的功率范围包括0～1000w，并且占空比可以为2％～90％。采用同步脉冲等离子体刻蚀方法能够清除更多刻蚀中产生的聚合物，因而能够减小含碳副产物和含氟副产物。

请参考图5，去除图4所示剩余填充层111b，从而暴露剩余的硬掩膜层108b和无定形碳层107b。

请参考图6，以剩余的硬掩膜层108b和无定形碳层107b为掩膜，继续蚀刻剩余的介质层106b、刻蚀停止层105a和帽盖层104a，以形成暴露金属栅极103的接触孔115，并且，由于同时以剩余的硬掩膜层108b和无定形碳层107b为掩模，因此形成的接触孔115呈大马士革双镶嵌结构。此时，无定形碳层107b被再次蚀刻形成最终残留的无定形碳层107c，介质层106b被再次蚀刻形成最终残留的介质层106c，而刻蚀停止层105a和帽盖层104a被分别蚀刻形成剩余的刻蚀停止层105b和帽盖层104b。

需要说明的是，在上述刻蚀过程中，同时刻蚀去除了上述未示出的衬氧化层。

本实施例中，同样采用上述同步脉冲等离子体刻蚀方法对介质层106b、刻蚀停止层105a和帽盖层104a进行蚀刻，从而形成介质层106c、刻蚀停止层105b和帽盖层104b。同步脉冲等离子体刻蚀方法采用的气体同样可以包括CF₄和CHF₃，CF₄的流量范围可以为10sccm～500sccm，CHF₃的流量范围可以为10sccm～250sccm。同步脉冲等离子体刻蚀方法采用的压强范围为10mTorr～200mTorr，采用的频率范围包括10Hz～2000Hz，采用的功率范围包括0～1000w，并且占空比可以为2％～90％。更多同步脉冲等离子体刻蚀方法的内容可参考前道刻蚀工艺相应内容。

需要特别说明的是，当形成的接触孔115暴露金属栅极103时，如果采用传统的连续波等离子体刻蚀方法，会对金属栅极103表面造成较为严重的损伤，并且，接触孔直径越大，损伤作用越强。但是本实施例采用同步脉冲等离子体刻蚀方法进行蚀刻，同步脉冲等离子体对金属栅极103表面的刻蚀作用大幅减小，因此，金属栅极103表面受到的损伤小，有利于提高后续接触插塞的电接触性能。

需要说明的是，在本发明的其它实施例中，当不需要形成呈大马士革双镶嵌结构的接触孔时，也可以简单采用下述方法形成：在介质层上形成图形化掩膜层；以掩膜层为掩膜对介质层进行刻蚀，直至在介质层内形成接触孔，接触孔的底部暴露金属层；去除掩膜层。

请继续参考图6，对接触孔115的侧壁进行修复处理，本实施例中，修复处理采用的温度范围为70℃～400℃，所述修复处理为等离子体修复处理。

需要说明的是，在进行修复处理之前，可以先去除图6所示的硬掩膜层108b和无定形碳层107c，但是，也可以在此时保留硬掩膜层108b和无定形碳层107c，而后续在形成金属插塞后，再进行相应的去除工艺。

现有方法通常采用在20℃～60℃的温度条件下进行修复处理。然而本实施例中，将温度提高至70℃～400℃，具体的，所述温度可以为70℃、80℃、90℃、100℃、110℃、120℃、130℃、140℃、150℃、200℃、220℃、240℃、260℃、300℃、310℃、320℃、350℃或者400℃。在400℃以下时，所述修复并不会对其它半导体结构造成不利影响。虽然将温度提高至70℃～400℃时，增加了能量消耗，提高了热预算，但是，在70℃～400℃进行修复处理时，接触孔的表面被修复得更加完好，处理后的接触孔表面易于后续金属籽晶层的生长，即修复处理后的接触孔更加易于被后续的金属材料填充，并且填充后形成的金属结构质量更好，从而使所形成的金属互连结构性能更好，降低金属互连结构的RC延迟，并且显著改善金属互连结构的电迁移问题。

本实施例中，修复处理采用的气体包括N₂、H₂、CO₂和CO的至少其中之一。采用N₂、H₂、CO₂和CO等气体能够进一步减小上述刻蚀过程中沉积下来的聚合物。

本实施例中，所述修复处理为可以原位修复处理。原位修复处理即直接在前道刻蚀工艺之后，在刻蚀腔内直接进行所述修复处理，从而不仅节省工艺流程和工艺时间，而且使接触孔的处理更加干净的修复环境，从而不受外界影响。

需要说明的是，在本发明的其它实施例中，也可以采用非原位修复处理，即在前道刻蚀工艺之后，转移至另一个腔室中再进行修复处理。

图中虽未显示，但是本实施例后续可以采用金属材料填充接触孔，从而形成金属互连结构(金属插塞)，之后可以进行平坦化工艺对金属互连结构进行平坦化。

本实施例中，所述金属材料可以包括铜、铝和钨的至少一种。

本实施例形成的接触孔在填充形成金属结构之后，经制作在金属互连结构上的测试结构的测试，其电迁移问题显著改善，特别是顺流(downstream)电迁移问题基本得到解决。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种金属互连结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成金属层；

在所述金属层上形成介质层；

在所述介质层中形成接触孔，所述接触孔的底部暴露所述金属层；

对所述接触孔的侧壁进行修复处理，所述修复处理采用的温度范围为70℃～400℃；

采用金属材料填充所述接触孔。

2.如权利要求1所述的形成方法，其特征在于，所述修复处理采用的气体包括N₂、H₂、CO₂和CO的至少其中之一。

3.如权利要求1所述的形成方法，其特征在于，所述修复处理为原位修复处理。

4.如权利要求1所述的形成方法，其特征在于，形成接触孔的步骤包括：

在所述介质层上形成图形化掩膜层；

以所述掩膜层为掩膜对所述介质层进行刻蚀，直至在所述介质层内形成所述接触孔；

去除所述掩膜层。

5.如权利要求4所述的形成方法，其特征在于，采用脉冲等离子体刻蚀方法对所述介质层进行刻蚀。

6.如权利要求5所述的形成方法，其特征在于，所述脉冲等离子体刻蚀方法为同步脉冲等离子体刻蚀方法。

7.如权利要求6所述的形成方法，其特征在于，所述同步脉冲等离子体刻蚀方法采用的气体包括CF₄和CHF₃，CF₄的流量范围为10sccm～500sccm，CHF₃的流量范围为10sccm～250sccm。

8.如权利要求7所述的形成方法，其特征在于，所述同步脉冲等离子体刻蚀方法采用的压强范围为10mTorr～200mTorr，采用的频率范围包括10Hz～2000Hz，采用的功率范围包括0～1000w。

9.如权利要求8所述的形成方法，其特征在于，所述半导体衬底与所述介质层之间还包括衬氧化层。

10.如权利要求1所述的形成方法，其特征在于，所述金属材料包括铜、铝和钨的至少一种。