TW201523734A - 基板上形成互連圖案的方法 - Google Patents

基板上形成互連圖案的方法 Download PDF

Info

Publication number
TW201523734A
TW201523734A TW103137456A TW103137456A TW201523734A TW 201523734 A TW201523734 A TW 201523734A TW 103137456 A TW103137456 A TW 103137456A TW 103137456 A TW103137456 A TW 103137456A TW 201523734 A TW201523734 A TW 201523734A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
features
porous dielectric
substrate
Prior art date
Application number
TW103137456A
Other languages
English (en)
Inventor
Suketu A Parikh
Mehul Naik
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201523734A publication Critical patent/TW201523734A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文提供在基板上形成互連圖案的方法之實施例。在一些實施例中，用於在基板頂部上形成互連圖案的方法包括：在覆蓋層及安置於覆蓋層頂部上的複數個隔塊頂部上沉積多孔介電層，其中在塊狀介電層頂部上安置覆蓋層及在基板頂部上安置塊狀介電層；移除多孔介電層中的一部分；移除複數個隔塊以在多孔介電層中形成特徵；及蝕刻覆蓋層以使特徵延伸穿過覆蓋層。

Description

基板上形成互連圖案的方法
本揭示案之實施例大體而言係關於半導體製造製程。
用於形成互連結構的習知製程通常包括沉積圖案化模板(例如，光阻、硬遮罩、襯墊或類似者)繼之以一或更多個蝕刻製程之眾多循環。例如，習知製程可包括沉積遮罩層繼之以多個蝕刻製程，以在安置於基板頂部上的底層(例如，介電層)中產生特徵(例如，溝槽及通孔)來形成互連圖案。然而，發明者已觀察到，執行多個蝕刻製程可造成互連圖案中的特徵之不平坦且非均勻輪廓。另外，發明者已觀察到，多個蝕刻製程可引發特徵之結構整體性降級，不良地造成後續沉積製程(例如，金屬填充)期間的特徵塌陷。
因此，發明者已提供一種在基板頂部上形成互連圖案的改良方法。
本文提供在基板上形成互連圖案的方法之實施例。在一些實施例中，在基板頂部上形成互連圖案的方法包括： 在覆蓋層及安置於覆蓋層頂部上的複數個隔塊頂部上沉積多孔介電層，其中在塊狀介電層頂部上安置覆蓋層及在基板頂部上安置塊狀介電層；移除多孔介電層中的一部分；移除複數個隔塊以在多孔介電層中形成特徵；及蝕刻覆蓋層以使特徵延伸穿過覆蓋層。
在一些實施例中，在基板頂部上形成互連圖案的方 法包括：在覆蓋層及安置於覆蓋層頂部上的複數個隔塊頂部上沉積多孔介電層，以使得在多孔介電層內形成一或更多個空隙，其中在塊狀介電層頂部上安置覆蓋層及在基板頂部上安置塊狀介電層；在多孔介電層之區域頂部上的多孔介電層頂部上選擇性地沉積光阻層，其中無特徵將在多孔介電層中形成；穿過光阻層移除多孔介電層中的一部分；移除複數個隔塊以在多孔介電層中形成特徵；及蝕刻覆蓋層以使特徵延伸穿過覆蓋層。
在一些實施例中，儲存有指令的電腦可讀取媒體在 執行指令時引發執行用於在基板頂部上形成互連圖案的方法，其中該方法包括：在覆蓋層及安置於覆蓋層頂部上的複數個隔塊頂部上沉積多孔介電層，其中在塊狀介電層頂部上安置覆蓋層及在基板頂部上安置塊狀介電層；移除多孔介電層中的一部分；移除複數個隔塊以在多孔介電層中形成特徵；及蝕刻覆蓋層以使特徵延伸穿過覆蓋層。
下文將描述本揭示案之其他及進一步實施例。
100‧‧‧方法
102~112‧‧‧步驟
200‧‧‧基板
201‧‧‧特徵
202‧‧‧低k介電層
203‧‧‧第三特徵
204‧‧‧導電層
205‧‧‧特徵
206‧‧‧阻障層
207‧‧‧隔塊
208‧‧‧塊狀介電層
209‧‧‧區域
210‧‧‧間隙充填材料
211‧‧‧頂部
212‧‧‧覆蓋層
214‧‧‧圖案化層
216‧‧‧多孔介電層
218‧‧‧空隙
220‧‧‧凹陷
221‧‧‧光阻層
222‧‧‧特徵
224‧‧‧阻障層
226‧‧‧金屬
300‧‧‧整合工具
301‧‧‧真空密封處理平臺
302‧‧‧控制器
303‧‧‧移送腔室
304‧‧‧工廠介面
305A~305D‧‧‧FOUP
306A、306B‧‧‧負載鎖定腔室
307‧‧‧塢站
314A~314D‧‧‧處理腔室
316A、316B‧‧‧維護腔室
321‧‧‧基板
330‧‧‧CPU
332‧‧‧支援電路
334‧‧‧記憶體
338‧‧‧工廠介面機器人
342‧‧‧真空機器人
可參看隨附圖式中描述的本揭示案之說明性實施例 來理解上文已簡要概述且在下文將更詳細論述之本揭示案之實施例。然而，應注意，隨附圖式僅圖示出本揭示案之典型實施例，且因此該等圖式不欲視為限制本揭示案之範疇，因為本揭示案可允許其他同等有效之實施例。
第1圖圖示根據本揭示案之至少一些實施例的在基板頂部上形成互連圖案的方法。
第2A圖至第2G圖描述根據本揭示案之至少一些實施例的在基板頂部上形成互連圖案的方法之各種階段中的基板之一部分。
第3圖描述根據本揭示案之至少一些實施例的適用於執行基板頂部上形成互連圖案的方法之整合工具。
為了促進理解，在可能的情況下，已使用相同元件符號代表諸圖共有之相同元件。圖式並未按比例繪製且為了清晰可簡化該等圖式。應設想，一個實施例之元件及特徵可有益地併入其他實施例，而無需贅述。
本文提供在基板上形成互連圖案的方法之實施例。在至少一些實施例中，本發明之方法可有利地促進在多孔介電層內形成特徵，同時不引發原本將由習用特徵形成技術(例如，諸如一或更多個蝕刻製程)造成的對多孔介電層的損壞。
第1圖描述根據本揭示案之至少一些實施例的在基板上形成互連圖案的方法。第2A圖至第2F圖描述根據本揭示案之一些實施例的貫穿第1圖之方法之各種階段中的基板之一部分。
方法100大體上從102處開始，在該處向製程腔室 提供基板200。製程腔室可為適合於執行本文所描述之方法中的至少一部分之任何類型之製程腔室，該製程腔室例如下文所描述之製程腔室中的一或更多者。在一些實施例中，可利用一個以上製程腔室執行方法之單獨部分。在此類實施例中，製程腔室可為獨立製程腔室或整合工具(例如，群集工具)之一部分，例如，諸如第3圖中所示之整合工具。
基板可為適用於半導體裝置製造的任何類型基板。 舉例而言，參看第2圖，基板200可為：矽基板，例如結晶矽(例如，Si<100>或Si<111>)、氧化矽、應變矽、摻雜或未摻雜多晶矽或類似者；III-V族或II-VI族化合物基板；矽鍺(SiGe)基板；磊晶基板；絕緣體上矽(silicon-on-insulator；SOI)基板；顯示器基板，諸如液晶顯示器(liquid crystal display；LCD)、電漿顯示器、電致發光(electro luminescence；EL)燈顯示器；太陽能陣列；太陽能面板；發光二極體(light emitting diode；LED)基板；半導體晶圓；或類似者。
在一些實施例中，基板200包括部分或完全製造的 半導體裝置，例如，諸如二維或三維裝置，諸如多閘極裝置、鰭式場效電晶體(fin field effect transistor；FinFET)、金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)、奈米線場效電晶體(nanowire field effect transistor；NWFET)、三閘極(tri-gate)電晶體、記憶體裝置(諸如NAND裝置或NOR裝置)或類似者。
在一些實施例中，在基板200頂部上安置一或更多 個層。一或更多個層可為適合於促進製造所需裝置之至少一部分(例如，互連結構)的任何類型之層。例如，在一些實施例中，可在諸如第2A圖中所示之基板200的頂部上安置低k介電層202。低k介電層202可包括適用於半導體裝置製造的任何低k介電材料。舉例而言，在一些實施例中，低k介電層202可包含含矽材料，例如，諸如氧化矽(SiO2)、摻雜碳或氟的氧化矽(SiO2)或類似者。
在一些實施例中，在形成於低k介電層202中且安 置於基板200頂部上的特徵(第二特徵)201內安置導電層204。導電層204可包括任何導電材料，該導電材料適合於在基板200與至少部分製造的裝置之一或更多個特徵(例如，本文所描述之互連結構)之間提供足夠導電率。例如，在一些實施例中，導電層204可包含鋁(Al)、鈷(Co)、銅(Cu)及銅合金(諸如與(Mn)及/或錫(Sn)的合金)、釕(Ru)、銀(Ag)、鉭(Ta)、氮化組(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)或類似者。
如本文所使用，當描述介電層(例如，低k介電層 202、阻障層206及塊狀介電層208)時，高k值可為大於約4，低k值可為小於約3.9(例如，約2.5至約3.5)，及超低k介電體可為小於約2.5。
在一些實施例中，在低k介電層202及導電層204(當存在時)頂部上安置阻障層206。阻障層206可由任何製造相容材料形成，該材料足以在低k介電層202與安置於低k介電層202上方的層(例如，下文所描述之塊狀介電層208)之間形成阻障。舉例而言，在一些實施例中，阻障層206包 含低k介電材料(例如，阻障低k(barrier low-k；BLoK)層)，例如含矽材料，例如諸如氧化矽(SiO2)、摻雜碳或氟的氧化矽(SiO2)或類似者。
在一些實施例中，在阻障層206頂部上安置塊狀介 電層208。塊狀介電層208可由任何製造相容材料形成，該材料例如為低k介電材料，諸如氧化矽(SiO2)、氮氧化矽(SiON)或類似者。在一些實施例中，可改變塊狀介電層208之孔隙度以減少塊狀介電層208之介電特性。例如，在一些實施例中，塊狀介電層208可具有多孔結構，諸如緊密多孔結構，該結構在具有約1.7至約2.5之介電常數的薄膜中提供。
在一些實施例中，可在形成於塊狀介電層208中的 特徵(第三特徵)203中安置間隙充填材料210以界定在塊狀介電層208中待製造之一或更多個通孔。例如，在一些實施例中，間隙充填材料210包含介電材料，例如碳氮化矽(SiCN)、氮化矽(SiN)、氧化矽(SiO2)、氮氧化矽(SiON)、非晶碳(C)或類似者。在此類實施例中，可選擇間隙充填材料210以使得可相對於塊狀介電層208選擇性地蝕刻間隙充填材料210，以促進蝕刻間隙充填材料210，如下文將描述。
在一些實施例中，間隙充填材料210包含金屬，例 如鎢(W)、銅(Cu)或類似者。在此類實施例中，發明者已觀察到，在形成於塊狀介電層208中的特徵203未與由隔塊207所界定的特徵205(例如，非自對準通孔)對準的應用中，提供包含金屬的間隙充填材料210消除了對用於形成本文所描述之互連結構的額外蝕刻及/或沉積製程的需要。在一些實施 例中，間隙充填材料210包含非晶碳(C)。在一些實施例中，可選擇間隙充填材料210之組成物以在一或更多個蝕刻製程期間在間隙充填材料210與塊狀介電層208及/或阻障層206之間提供所需蝕刻選擇性，如下文將描述。
在一些實施例中，在塊狀介電層208頂部上安置覆 蓋層212。覆蓋層212可由任何製造相容材料形成，該材料例如為低k介電材料，諸如氧化矽(SiO2)、氮氧化矽(SiON)、碳氧化矽(SiOC)或類似者。在一些實施例中，可選擇覆蓋層212之組成物以在一或更多個蝕刻製程期間在覆蓋層212與安置於頂部上的一或更多個層(例如，下文所描述之多孔介電層216及/或圖案化層214)之間提供所需蝕刻選擇性，如下文將描述。
在一些實施例中，可在覆蓋層212頂部上安置圖案 化層214，該圖案化層214包含界定一或更多個特徵205之複數個隔塊207。圖案化層214可為適合於提供模板以形成一或更多個特徵的任何製造相容材料，例如諸如下文所描述之材料。例如，在一些實施例中，圖案化層214可包含非晶碳(C)。 圖案化層214可由單個微影圖案移送形成或由疊印形成。在一些實施例中，可提供一或更多個沉積薄膜層(諸如沉積薄膜層之各者)之原位製程控制/前饋(包括蝕刻沉積層)以控制臨界尺寸(critical dimensions；CD)與高度及由此調節下一製程。在一些實施例中，亦可提供反饋以在失控(例如，超出期望限度)情況下校正CD與高度中的變化。
下一步，在104處，可在複數個隔塊207及覆蓋層 212頂部上沉積多孔介電層216，諸如第2B圖中所示。可經由適合於沉積多孔介電層216的任何沉積製程沉積多孔介電層216，例如，諸如原子層沉積(atomic layer deposition；ALD)、化學氣相沉積(chemical vapor deposition；CVD)、電漿增強CVD(plasma enhanced CVD；PECVD)、旋塗或類似者，繼之以紫外線(ultra-violet；UV)或電子束曝露以固化所沉積薄膜。
可將多孔介電層216沉積至足以覆蓋複數個隔塊 207的任何厚度。在一些實施例中，可沉積多孔介電層216以使得多孔介電層216具有均勻厚度，或在一些實施例中，具有橫跨多孔介電層216的不同厚度。在一些實施例中，多孔介電層216之沉積可造成例如多孔介電層216中所形成之一或更多個凹陷220，該等凹陷安置於無特徵將在底層(例如，阻障層206、塊狀介電層208、覆蓋層212或類似者)中形成的區域209上方。
多孔介電層216可包含具有足夠低的介電常數以提 供跨成品裝置的所需電容之任何材料。例如，在一些實施例中，多孔介電層216可為包含例如碳氧化矽(SiOC)的低k或超低k介電層。在一些實施例中，可改變多孔介電層216之孔隙度以減少多孔介電層216之介電特性。例如，在一些實施例中，多孔介電層216可具有多孔結構，諸如緊密多孔結構，該結構在具有約1.7至約2.5之介電常數的薄膜中提供。
發明者已觀察到，在一些應用中，對於可用於形成多孔介電層216的習知材料不可藉由改變材料之孔隙度實現 足夠低的介電常數。此外，發明者已進一步觀察到，隨著多孔介電層216之孔隙度增加，多孔介電層216之結構整體性減小，如此可造成在後續沉積製程(例如，諸如下文所描述之金屬填充)期間多孔介電層216之塌陷。因此，在一些實施例中，可在多孔介電層216之沉積期間於多孔介電層216中形成一或更多個空隙218。發明者已觀察到，藉由在多孔介電層216中形成一或更多個空隙218，可減小多孔介電層216之介電常數。另外，一或更多個空隙218可促進降低多孔介電層216之介電常數，同時不明顯降低多孔介電層216之結構整體性。
一或更多個空隙218可具有適合於將介電常數降低 至所需量值，同時向多孔介電層216提供足夠結構穩定性的任何形狀。例如，在一些實施例中，一或更多個空隙218可具有係不規則形狀或規則形狀的橫斷面形狀，諸如圓形、橢圓形、正方形、鑰孔形或類似形狀。可經由適合於產生一或更多個空隙218且同時形成多孔介電層216的任何製程形成一或更多個空隙218。例如，在一些實施例中，可藉由改變多孔介電層216之沉積速率及/或藉由控制多孔介電層216之沉積期間的懸空量形成一或更多個空隙218。替代地或組合地，在一些實施例中，可藉由執行一系列交替蝕刻及沉積製程形成一或更多個空隙218。例如，可沉積多孔介電層216中的一部分，繼之以沉積氧化層(例如，氧化矽、氧化鋁或類似者)。 可隨後蝕刻去除氧化層及可後續沉積多孔介電層216之額外部分。可根據需要將此製程重複多次以形成具有一或更多個 空隙218的多孔介電層216。
在一些實施例中，下一步，在106處，可視情況在多孔介電層216頂部上沉積光阻層221，諸如第2E圖中所示。在此類實施例中，可在形成於多孔介電層216中的一或更多個凹陷220內沉積光阻層221。藉由在一或更多個凹陷220中沉積光阻層221，在後續蝕刻製程(例如，諸如下文所描述之蝕刻製程)中可防止過度蝕刻，且因此防止對底層的損壞。
光阻層221可包含任何適宜光阻劑，諸如可以任何適宜方式形成及圖案化的正型或負型光阻劑，該方式例如經由使用諸如i線(例如，約365nm之波長)、g線(例如，約436nm之波長)、紫外線(ultraviolet；UV)、深紫外線(deep ultraviolet；DUV)或超紫外線(extreme ultraviolet；EUV)之光的光學微影技術、接觸印刷技術或類似者。在一些實施例中，可選擇光阻層221之組成物以使得在後續移除製程(例如，下文在108處將描述)期間可以實質等效速率蝕刻或移除光阻層221及多孔介電層216。
下一步，在108處，可移除多孔介電層216中的一部分，諸如第2D圖中所示。藉由移除多孔介電層216之部分，曝露隔塊207之頂部211，從而有利地允許在後續蝕刻製程(例如，如下文將描述之蝕刻製程)中移除隔塊207。在多孔介電層216頂部上沉積光阻層(例如，光阻層221)的實施例(例如，諸如上文在106處所描述)中，可與多孔介電層216之部分一起同時移除光阻層。
可經由適合於移除多孔介電層216(及光阻層，當 存在時)之所需部分且可取決於多孔介電層216及/或光阻層221之組成物的任何製程移除多孔介電層216中的部分。例如，在一些實施例中，可經由例如化學機械平坦化(chemical mechanical planarization；CMP)製程、蝕刻製程、上述製程之組合或類似製程移除多孔介電層216及可選光阻層221之所需部分。
下一步，在110處，移除隔塊207以在多孔介電層 216中形成特徵222。可經由適合於移除隔塊207且同時不增加特徵222之大小之寬度的任何製程(例如，諸如濕式或乾式蝕刻)或藉由將隔塊曝露於含氫蒸氣(例如，氫氣(H2)、水(H2O)或類似者)中來移除隔塊207。例如，在一些實施例中，可執行蝕刻製程，該製程選擇性地蝕刻隔塊207，同時並未蝕刻多孔介電層216之任何部分。
發明者已觀察到，用於在一些應用中形成特徵(例 如，互連圖案之形成)的習知製程通常包括一系列沉積及蝕刻步驟。例如，可在介電層(例如，多孔介電層216)頂部上沉積圖案化遮罩層以界定一或更多個特徵。隨後，可穿過圖案化遮罩層蝕刻介電層以在介電層內形成特徵。可將此製程重複多次以形成所需數目之特徵。然而，發明者已觀察到，蝕刻介電層引發對介電層的損壞，產生不良(例如，不平坦)特徵輪廓及非均勻特徵大小。另外，由蝕刻所引發的對介電層的損壞可降低介電層之機械強度，造成後續製程(例如，諸如用於填充特徵的後續金屬填充)期間的特徵塌陷。因此，發明者已觀察到，移除隔塊207有利地促進特徵222之形成， 而無需蝕刻多孔介電層216，因此減小或消除了原本將由上文所描述之蝕刻製程所引發的對多孔介電層216的任何損壞。 另外，在一些實施例中，隔塊207之形成及後續移除可促進形成自對準通孔(例如，特徵222延伸至阻障層206，如下文將描述)，有利地消除了對形成通孔的額外蝕刻製程之需要。
下一步，在112處，可蝕刻覆蓋層212以使特徵222 延伸穿過覆蓋層212，諸如第2F圖中所示。蝕刻覆蓋層212曝露了間隙充填材料210中的至少一部分，從而允許在後續金屬填充製程(例如，諸如下文所描述之金屬填充製程)中於間隙充填材料210頂部上沉積導電材料(例如，金屬)。 在一些實施例中，例如，在間隙充填材料210為介電材料的情況下，可執行蝕刻以進一步蝕刻間隙充填材料210以使特徵222延伸至阻障層206(諸如224處的虛線所示)。可經由任何適宜蝕刻製程蝕刻覆蓋層212，該製程選擇性地蝕刻覆蓋層212，同時並未蝕刻多孔介電層216。
下一步，在114處，可用金屬226填充特徵222， 諸如第2G圖中所示。發明者已觀察到，藉由在沉積多孔介電層216及/或在多孔介電層216中形成一或更多個空隙218後用金屬226填充特徵222(例如，「金屬延續」製程)減少或消除了金屬226之降解，該降解原本可由在用金屬226填充特徵222後沉積多孔介電層216及/或在多孔介電層216中形成一或更多個空隙218所引發。
金屬可為任何金屬，該金屬足以經由安置於低k介電層202內的導電層204提供穿過特徵222到達基板200的 所需導電路徑。例如，在一些實施例中，可用金屬填充特徵222，該金屬例如為銅(Cu)、鎢(W)、釕(Ru)或類似者。可用金屬經由適合於沉積所需金屬的任何製程填充特徵，該製程例如為沉積製程，諸如物理氣相沉積(physical vapor deposition；PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或類似者。
在114處填充特徵222後，方法100大體上結束且 基板200可行進用於進一步處理。例如，在一些實施例中，可執行諸如沉積、蝕刻、退火或類似者之後續製程以製造成品裝置。
可在可以獨立配置或作為群集工具的一部分提供的 個別製程腔室中執行本文所描述之方法，該群集工具例如為下文關於第3圖所描述之整合工具300(亦即，群集工具)。 整合工具300之實例包括CENTURA®、PRODUCER®及ENDURA®整合工具，該整合工具可購自美國加州聖克拉拉市的應用材料公司(Applied Materials,Inc.)。應設想，可使用耦接有適宜製程腔室的其他群集工具或在其他適宜製程腔室內實踐本文所描述之方法。例如，在一些實施例中，可為有利的是，在整合工具中執行上文所論述之本發明之方法以使得在處理步驟之間存在有限的或不存在真空破除件(vacuum break)。例如，減少的真空破除件可限制或防止基板之晶種層或其他部分之污染。
整合工具300包括真空密封處理平臺301、工廠介 面304及控制器302。處理平臺301包含多個處理腔室，諸如314A、314B、314C及314D，該等處理腔室經操作性耦接至 移送腔室303。工廠介面304藉由一或更多個負載鎖定腔室(兩個負載鎖定腔室，諸如第3圖中所示之負載鎖定腔室306A及306B)操作性耦接至移送腔室303。
在一些實施例中，工廠介面304包含至少一個塢站 307、至少一個工廠介面機器人338，以促進半導體基板之移送。塢站307經配置以接受一或更多個前開式晶圓傳送盒(front opening unified pod；FOUP)。在第3圖之實施例中圖示四個FOUP，諸如305A、305B、305C及305D。工廠介面機器人338經配置以經由負載鎖定腔室(諸如306A及306B)將基板自工廠介面304移送至處理平臺301。負載鎖定腔室306A及306B之各者具有耦接至工廠介面304的第一埠及耦接至移送腔室303的第二埠。將負載鎖定腔室306A及306B耦接至壓力控制系統(未圖示)，該壓力控制系統向下泵送及排出負載鎖定腔室306A及306B以促進在移送腔室303之真空環境與工廠介面304之實質周圍(例如，大氣)環境之間傳遞基板。移送腔室303具有安置於移送腔室303內的真空機器人342。真空機器人342能夠在負載鎖定腔室306A及306B與處理腔室314A、314B、314C及314D之間移送基板321。
在一些實施例中，將處理腔室314A、314B、314C 及314D耦接至移送腔室303。處理腔室314A、314B、314C及314D可包括適合於執行上文所描述之方法100之全部或部分的任何製程腔室。例如，處理腔室314A、314B、314C及314D可包括一或更多個蝕刻腔室、沉積腔室、退火腔室或類 似腔室。在一些實施例中，處理腔室314A、314B、314C及314D可包括HARTTM、E-MAX®、DPS®、DPS II或ENABLER®蝕刻腔室中的一或更多者，該等腔室亦可購自應用材料公司。
在一些實施例中，可將一或更多個可選維護腔室(圖 示為316A及316B)耦接至移送腔室303。維護腔室316A及316B可經配置以執行其他基板製程，諸如脫氣、定向、基板測量、冷卻及類似製程。
在一些實施例中，維護腔室316A、316B中的一或 更多者可經配置以執行對於各個沉積薄膜層之原位製程控制(包括各個沉積層之蝕刻)的測量。可在上文方法100中所描述之製程步驟中的一些或全部之後執行原位製程控制。例如，可將如第2A圖所描述之基板200移送至維護腔室316A、316B以量測特徵205之臨界尺寸；或在104處之後，可將如第2B圖所描述之基板200移送至維護腔室316A、316B以量測沉積多孔介電層216之厚度；或在110處之後，可將如第2E圖所描述之基板200移送至維護腔室316A、316B以量測特徵222之臨界尺寸；或類似者。
可向控制器提供測量資料以提供前饋及/或反饋控 制，來調節後續製程及/或來校正例如沉積層之臨界尺寸及高度的變化。例如，特徵205之臨界尺寸量測可用於產生控制訊號，該等控制訊號在104處用於根據需要調節多孔介電層之沉積。替代地或組合地，特徵222之臨界尺寸量測可在114處用於最佳化金屬226之沉積以填充特徵。
控制器302使用對製程腔室314A、314B、314C及 314D之直接控制或替代地，藉由控制與製程腔室314A、314B、314C及314D及工具300相關聯的電腦(或控制器)控制工具300之操作。在操作中，控制器302賦能自各別腔室及系統的資料收集及反饋以最佳化工具300之效能。控制器302大體上包括中央處理單元(Central Processing Unit；CPU)330、記憶體334(例如，電腦可讀取媒體)及支援電路332。CPU 330可為可用於工業設定中的通用電腦處理器之任何形式之一者。將支援電路332習知地耦接至CPU 330及該支援電路可包含快取記憶體、時脈電路、輸入/輸出子系統、電源及類似者。軟體常式(諸如上文所描述之方法)可儲存於記憶體334中，當藉由CPU 330執行時，該軟體常式將CPU 330變換成專用電腦(控制器)302以控制整合工具300來執行上文所描述之方法100。亦可藉由遠離工具300放置的第二控制器(未圖示)儲存及/或執行軟體常式。
因此，本文已提供在基板頂部上形成互連圖案的方 法。在至少一些實施例中，本發明之方法可有利地促進多孔介電層內的特徵之形成，同時不引發對多孔介電層的損壞。
儘管上文所述內容係針對本揭示案之實施例，但是 可在不脫離本揭示案之基本範疇的情況下設計出本揭示案之其他及進一步實施例。
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟

Claims (20)

  1. 一種在一基板頂部上形成一互連圖案的方法，該方法包含以下步驟：在一覆蓋層及安置於該覆蓋層頂部上的複數個隔塊之頂部上沉積一多孔介電層，其中在一塊狀介電層頂部上安置該覆蓋層及在一基板頂部上安置該塊狀介電層；移除該多孔介電層中的一部分；移除該複數個隔塊以在該多孔介電層中形成特徵；以及蝕刻該覆蓋層以使該等特徵延伸穿過該覆蓋層。
  2. 如請求項1所述之方法，進一步包含以下步驟：在蝕刻該覆蓋層後用一金屬填充該等特徵。
  3. 如請求項1所述之方法，其中該基板進一步包含安置於該塊狀介電體下方的一阻障層。
  4. 如請求項3所述之方法，其中該基板進一步包含安置於該阻障層下方的一介電層，其中該介電層包含形成於該介電層中的第二特徵，該等特徵用一導電材料填充。
  5. 如請求項4所述之方法，其中形成於該多孔介電層中的該等特徵與形成於該介電層中的該等第二特徵對準且安置於該等第二特徵上方。
  6. 如請求項1至5中任一項所述之方法，其中該塊狀介電層包含形成於該塊狀介電層中的第三特徵，該等特徵用一含金屬材料、一含矽材料或一含碳材料填充。
  7. 如請求項6所述之方法，其中該方法進一步包含以下步驟：自該塊狀介電層移除該含矽材料以使該等特徵延伸穿過該塊狀介電層。
  8. 如請求項1至5中任一項所述之方法，其中沉積該多孔介電層之步驟包含以下步驟：沉積該多孔介電層以使得在該多孔介電層內形成一或更多個空隙。
  9. 如請求項1至5中任一項所述之方法，進一步包含以下步驟：在移除該多孔介電層之該部分之前，在該多孔介電層頂部上沉積一光阻層，其中在該多孔介電層之一區域頂部上選擇性地沉積該光阻層，其中無特徵將在該多孔介電層中形成。
  10. 如請求項9所述之方法，進一步包含以下步驟：在移除該多孔介電層之該部分的同時移除該光阻層。
  11. 一種在一基板頂部上形成一互連圖案的方法，該方法包含以下步驟： 在一覆蓋層及安置於該覆蓋層頂部上的複數個隔塊頂部上沉積一多孔介電層，以使得在該多孔介電層內形成一或更多個空隙，其中在一塊狀介電層頂部上安置該覆蓋層及在一基板頂部上安置該塊狀介電層；在該多孔介電層之一區域頂部上的該多孔介電層頂部上選擇性地沉積一光阻層，其中無特徵將在該多孔介電層中形成；穿過該光阻層移除該多孔介電層中的一部分；移除該複數個隔塊以在該多孔介電層中形成特徵；以及蝕刻該覆蓋層以使該等特徵延伸穿過該覆蓋層。
  12. 如請求項11所述之方法，其中該基板進一步包含安置於該塊狀介電體下方的一阻障層及安置於該阻障層下方的一介電層，其中該介電層包含形成於該介電層中的第二特徵，該等特徵用一導電材料填充，及其中形成於該多孔介電層中的該等特徵與形成於該介電層中的該等第二特徵對準且安置於該等第二特徵上方。
  13. 如請求項12所述之方法，進一步包含以下步驟：在蝕刻該覆蓋層後用一金屬填充該等特徵。
  14. 如請求項11至13中任一項所述之方法，進一步包含以下步驟：在移除該多孔介電層之該部分的同時移除該光阻層。
  15. 一種電腦可讀取媒體，該電腦可讀取媒體上儲存有指令，當執行該等指令時引發執行一種用於將特徵蝕刻成一基板的方法，該方法包含以下步驟：在一覆蓋層及安置於該覆蓋層頂部上的複數個隔塊頂部上沉積一多孔介電層，其中在一塊狀介電層頂部上安置該覆蓋層及在一基板頂部上安置該塊狀介電層；移除該多孔介電層中的一部分；移除該複數個隔塊以在該多孔介電層中形成特徵；以及蝕刻該覆蓋層以使該等特徵延伸穿過該覆蓋層。
  16. 如請求項15所述之電腦可讀取媒體，其中該方法進一步包含以下步驟：在蝕刻該覆蓋層後用一金屬填充該等特徵。
  17. 如請求項15所述之電腦可讀取媒體，其中該塊狀介電層包含形成於該塊狀介電層中的第三特徵，該等特徵用一含金屬材料、一含矽材料或一含碳材料填充，且其中該方法進一步包含以下步驟：自該塊狀介電層移除該含矽材料以使該等特徵延伸穿過該塊狀介電層。
  18. 如請求項15至17中任一項所述之電腦可讀取媒體，其中該方法進一步包含以下步驟：沉積該多孔介電層以使得在該多孔介電層內形成一或更多個空隙。
  19. 如請求項15至17中任一項所述之電腦可讀取媒體，其中該方法進一步包含以下步驟：在頂部上沉積一光阻層，其中在該多孔介電層之一區域頂部上選擇性地沉積該光阻層，其中無特徵將在該多孔介電層中形成。
  20. 如請求項19所述之電腦可讀取媒體，其中該方法進一步包含以下步驟：在移除該多孔介電層之該部分的同時移除該光阻層。
TW103137456A 2013-11-19 2014-10-29 基板上形成互連圖案的方法 TW201523734A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361906195P 2013-11-19 2013-11-19
US14/523,302 US9437479B2 (en) 2013-11-19 2014-10-24 Methods for forming an interconnect pattern on a substrate

Publications (1)

Publication Number Publication Date
TW201523734A true TW201523734A (zh) 2015-06-16

Family

ID=53173726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137456A TW201523734A (zh) 2013-11-19 2014-10-29 基板上形成互連圖案的方法

Country Status (3)

Country Link
US (1) US9437479B2 (zh)
TW (1) TW201523734A (zh)
WO (1) WO2015076988A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585971B (zh) * 2015-07-30 2017-06-01 台灣積體電路製造股份有限公司 形成多孔性低介電常數之結構之系統與方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102292209B1 (ko) * 2014-07-28 2021-08-25 삼성전자주식회사 반도체 계측 시스템 및 이를 이용한 반도체 소자의 계측 방법
US10014179B2 (en) 2015-02-13 2018-07-03 Applied Materials, Inc. Methods for forming cobalt-copper selective fill for an interconnect
US11270994B2 (en) * 2018-04-20 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, fin field-effect transistor, and method of manufacturing fin-field effect transistor
US11049770B2 (en) 2019-03-24 2021-06-29 Applied Materials, Inc. Methods and apparatus for fabrication of self aligning interconnect structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488015A (en) 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
US6127263A (en) 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6660619B1 (en) 2001-01-31 2003-12-09 Advanced Micro Devices, Inc. Dual damascene metal interconnect structure with dielectric studs
US6842659B2 (en) 2001-08-24 2005-01-11 Applied Materials Inc. Method and apparatus for providing intra-tool monitoring and control
KR100454128B1 (ko) 2002-04-02 2004-10-26 삼성전자주식회사 금속간 절연막 패턴 및 그 형성 방법
US7057287B2 (en) 2003-08-21 2006-06-06 International Business Machines Corporation Dual damascene integration of ultra low dielectric constant porous materials
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585971B (zh) * 2015-07-30 2017-06-01 台灣積體電路製造股份有限公司 形成多孔性低介電常數之結構之系統與方法
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
US10679846B2 (en) 2015-07-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of forming a porous low-K structure
US11637010B2 (en) 2015-07-30 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of forming a porous low-k structure

Also Published As

Publication number Publication date
US9437479B2 (en) 2016-09-06
WO2015076988A1 (en) 2015-05-28
US20150140805A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US10073342B2 (en) Method of forming patterns
US11508849B2 (en) Semiconductor device and methods of manufacture
US9431267B2 (en) Semiconductor device processing tools and methods for patterning substrates
US11088018B2 (en) Method of forming contacts in a semiconductor device
US20220044941A1 (en) Methods Of Etching Metals In Semiconductor Devices
CN113490997A (zh) 用于光刻应用的膜堆叠
US9437479B2 (en) Methods for forming an interconnect pattern on a substrate
TWI792317B (zh) 半導體裝置及其製造方法
US9595471B2 (en) Conductive element structure and method
US10832950B2 (en) Interconnect with high quality ultra-low-k dielectric
TW202020965A (zh) 微電子工件中矽鍺奈米線形成期間保護氮化物層的方法
US20180350613A1 (en) Directed Self-Assembly Process with Size-Restricted Guiding Patterns
US20230386910A1 (en) Methods of Performing Chemical-Mechanical Polishing Process in Semiconductor Devices
US20220262649A1 (en) Semiconductor Device and Method
US11441221B2 (en) Method of performing atomic layer deposition
US11145760B2 (en) Structure having improved fin critical dimension control
CN220731537U (zh) 半导体装置
TWI854917B (zh) 半導體裝置及其形成方法
US11315890B2 (en) Methods of forming microvias with reduced diameter
CN220087851U (zh) 半导体装置
CN113106420B (zh) 半导体装置的制造方法
TW202307928A (zh) 半導體裝置的形成方法