TW202307928A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW202307928A
TW202307928A TW111129491A TW111129491A TW202307928A TW 202307928 A TW202307928 A TW 202307928A TW 111129491 A TW111129491 A TW 111129491A TW 111129491 A TW111129491 A TW 111129491A TW 202307928 A TW202307928 A TW 202307928A
Authority
TW
Taiwan
Prior art keywords
layer
tungsten
flow
cvd
metal
Prior art date
Application number
TW111129491A
Other languages
English (en)
Inventor
陳品彣
徐元貞
張根育
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202307928A publication Critical patent/TW202307928A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在此描述的低流量鎢化學氣相沉積（CVD）技術提供了半導體基板上之大抵上均勻的鎢的沉積。在一些實施方式中，將處理蒸氣的流動提供到CVD處理室，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。如此一來，低流量鎢CVD技術可以用於達到與原子層沉積（ALD）類似的表面均勻度表現，且為相對ALD更快的沉積製程（例如，由於ALD的較低的沉積速率以及大量的交替的處理循環）。這降低了在鎢層中的缺陷形成的可能性，且增加了用於半導體基板（以及其他半導體基板）的半導體裝置處理的產能。

Description

半導體裝置的形成方法
本發明是關於半導體裝置的製造方法，特別是關於一種包含鎢層的半導體裝置的製造方法。
化學氣相沉積包括半導體製程，其中固態膜或層是透過氣體混合物的化學反應沉積到半導體基板表面上。可以用電漿加熱及/或處理半導體基板表面以提供額外的能量以促進上述化學反應。
一種半導體裝置的形成方法，包括：將處理蒸氣的流動提供到化學氣相沉積（chemical vapor deposition，CVD）處理室中，其中處理蒸氣的流動包括六氟化鎢（WF 6）及載體氣體的組合；以及使用處理蒸氣的流動進行CVD操作以在半導體基板上形成鎢層，其中提供處理蒸氣的流動，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣的流動中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。
一種半導體裝置的製造方法，包括：藉由蒸氣供應系統產生處理蒸氣的流動，處理蒸氣包括六氟化鎢（WF 6）及載體氣體；藉由蒸氣供應系統透過蓮蓬頭將處理蒸氣的流動提供到化學氣相沉積（CVD）處理室；以及使用處理蒸氣的流動進行CVD操作以在包括在半導體基板上的金屬層上形成鎢層，其中在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的沉積速率大於原子層沉積（atomic layer deposition，ALD）操作的沉積速率，以及其中在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的表面均勻度表現大約等於ALD操作的表面均勻度表現。
一種半導體裝置的製造方法，包括：藉由蒸氣供應系統產生處理蒸氣的流動，處理蒸氣包括六氟化鎢（WF 6）及載體氣體；藉由蒸氣供應系統透過蓮蓬頭將處理蒸氣的流動提供到化學氣相沉積（CVD）處理室；以及使用處理蒸氣的流動進行CVD操作以在包括在半導體基板上的金屬層上形成鎢層，其中鎢層是由CVD操作期間的反應所形成，反應導致六氟化鎢的鎢被沉積到金屬層上，且導致作為副產物的氫氟酸的形成，以及其中配置六氟化鎢在處理蒸氣的流動中的濃度以降低鎢層中的氟濃度。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
在化學氣相沉積（CVD）操作中，藉由載體氣體將待沉積到半導體基板上的材料（或材料的前驅物）輸入處理室。上述材料及載體氣體的組合被稱為處理蒸氣。上述材料在處理蒸氣中的濃度或流速直接影響上述材料在半導體基板上的成長速率（或沉積速率）。在一些情況中，例如氟化鎢的鎢前驅物（舉例而言，例如六氟化鎢（WF ­6）的WF x）可能會在半導體基板上被沉積得太快（例如，由於處理蒸氣中的高流速或高濃度），可能會導致所形成的鎢層在半導體基板上具有較差的均勻度。作為範例，高流量的六氟化鎢（可以包括，例如，六氟化鎢濃度與載體氣體的比例為大約50:7200或更大的處理蒸氣）可能會導致大約1.6到大約1.9或更大的方均根（root means squared，RMS）表面粗糙度。這可能會在鎢層中導致缺陷的形成，例如空隙、不連續（discontinuities）、圖案負載（pattern loading）、及/或島狀物（island）的形成。在其他範例中，這些缺陷可能會降低半導體基板上的裝置產率，可能會降低裝置品質、可能會增加圖案漏電（pattern leakage）、及/或可能會增加半導體基板報廢（scrapping）率。
在此描述的一些實施方式提供了用於半導體基板上之鎢的均勻沉積的低流量（low-flow）鎢CVD技術。在此描述的一些實施方式中，將處理蒸氣的流動提供到CVD處理室，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣的流動中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。如此一來，在此描述的低流量鎢CVD技術可以用於達到與原子層沉積（ALD）類似的表面均勻度表現，且為相對ALD更快的沉積製程（例如，由於ALD的較低的沉積速率以及大量的交替的處理循環）並提供相對ALD增加的沉積選擇性。在其他範例中，這降低了在鎢層中的缺陷形成的可能性，增加沉積製程的彈性、及/或增加用於半導體基板（以及其他半導體基板）的半導體裝置處理的產能。
第1A及1B圖是範例環境100的圖，其中可以實施在此描述的系統及/或方法。如第1A圖所示，環境100可以包括複數個半導體處理工具102~110及晶圓/晶粒運輸工具112。複數個半導體處理工具102~110可以包括沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、及/或其他類型的半導體處理工具。範例環境100中所包括的工具可以被包括在半導體無塵室、半導體廠、半導體處理設施、及/或製造設施等。
沉積工具102是一種半導體處理工具，其包括半導體處理室以及能夠將各種類型的材料沉積到基板上的一或多個裝置。在一些實施方式中，沉積工具102包括旋轉塗佈工具，其能夠在例如晶圓的基板上沉積光阻層。在一些實施方式中，沉積工具102包括化學氣相沉積（CVD）工具，例如電漿輔助CVD（plasma-enhanced CVD，PECVD）工具、高密度電漿CVD（high-density plasma CVD，HDP-CVD）工具、次常壓CVD（sub-atmospheric CVD，SACVD）工具、原子層沉積（ALD）工具、電漿輔助原子層沉積（plasma-enhanced atomic layer deposition，PEALD）、或其他類型的CVD工具。在一些實施方式中，沉積工具102包括物理氣相沉積（PVD）工具，例如濺鍍工具或其他類型的PVD工具。在一些實施方式中，範例環境100包括複數個類型的沉積工具102。
曝光工具104是一種半導體處理工具，其能夠將光阻層曝光至輻射源，例如紫外（UV）光源（例如，深UV光源、極UV（extreme UV，EUV）光源、及/或類似光源）、X光源、電子束（e-beam）源、及/或類似物。曝光工具104可以將光阻曝光至輻射源以將圖案從光罩轉移到光阻層。圖案可以包括用於形成一或多個半導體裝置的一或多個半導體裝置層圖案，可以包括用於形成半導體裝置的一或多個結構的圖案，可以包括用於蝕刻半導體裝置的各種部分的圖案、及/或類似圖案。在一些實施方式中，曝光工具104包括掃描儀（scanner）、步進器（stepper）、或類似類型的曝光工具。
顯影工具106是一種半導體處理工具，其能夠顯影已經曝光至輻射源的光阻層以顯影從曝光工具104轉移到光阻層的圖案。在一些實施方式中，顯影工具106藉由移除光阻層的未曝光部分來顯影圖案。在一些實施方式中，顯影工具106藉由移除光阻層的已曝光部分來顯影圖案。在一些實施方式中，顯影工具106藉由透過使用化學顯影劑溶解光阻層的已曝光或未曝光部分來顯影圖案。
蝕刻工具108是一種半導體處理工具，其能夠蝕刻基板、晶圓、或半導體裝置的各種類型的材料。舉例而言，蝕刻工具108可以包括濕蝕刻工具、乾蝕刻工具、及/或類似蝕刻工具。在一些實施方式中，蝕刻工具108包括以蝕刻劑填充的腔室，且將基板放置於腔室中一段特定的時間以移除特定量的一或多個部分的基板。在一些實施方式中，蝕刻工具108可以使用電漿蝕刻或電漿輔助蝕刻以蝕刻一或多個部分的基板，其可以包括使用游離氣體以等向或定向蝕刻一或多個部分。
平坦化工具110是一種半導體處理工具，其能夠拋光或平坦化晶圓或半導體裝置的各種膜層。舉例而言，平坦化工具110可以包括化學機械平坦化（chemical mechanical planarization，CMP）工具及/或其他類型的平坦化工具，其拋光或平坦化已沉積或鍍覆的材料的膜層或表面。平坦化工具110可以以化學及機械力的組合（例如，化學蝕刻及自由研磨拋光（free abrasive polishing））拋光或平坦化半導體裝置的表面。平坦化工具110可以結合拋光墊及固定環（retaining ring）（例如，通常具有比半導體裝置更大的直徑）使用研磨性及腐蝕性的化學漿料。可以藉由動態拋光頭壓合（pressed together）拋光墊及半導體裝置並藉由固定環固定。動態拋光頭可以以不同的旋轉軸旋轉以移除材料並平整（even out）半導體裝置的任何不規則形貌，使半導體裝置平坦或呈平面。
晶圓/晶粒運輸工具112包括移動機器人、機械臂、有軌電車（tram）或軌道車、高架起重運輸（overhead hoist transport，OHT）系統、自動物料搬運系統（automated materially handling system，AMHS）、及/或其他類型的裝置，其用於：在半導體處理工具102~110之間及/或與其他位置往返地運輸晶圓及/或晶粒，上述其他位置為例如晶圓架、儲藏室等。在一些實施方式中，晶圓/晶粒運輸工具112可以是被配置為行進特定路徑及/或可以半自動或自動地運作的程式化的裝置。
第1B圖繪示出範例CVD工具120，其為包括在環境100中的沉積工具102的範例。CVD工具120被配置以進行在此描述的低流量CVD操作以在半導體基板上沉積膜層（例如，鎢層或其他類型的膜層）。如第1B圖所示，CVD工具120包括處理室122（例如，CVD處理室）及蒸氣供應系統124（例如，CVD蒸氣供應系統）。蒸氣供應系統124被配置以將處理蒸氣126的流動提供到處理室122中。蒸氣供應系統124包括蒸氣產生器128，蒸氣產生器128可以包括複數個裝置及/或系統，其被配置以從源材料（例如，固體或液體源材料）產生蒸氣並將源材料與載體氣體混合以產生處理蒸氣126。處理蒸氣126的流動是透過供給線路130提供到包括在處理室122中的蓮蓬頭132。處理蒸氣126的流動流過蓮蓬頭132且流到處理室122中。在一些實施方式中，蒸氣供應系統124包括電漿源134，其連接到電接地136。電漿源134被配置以產生電漿並提供電漿到處理室122以促進電漿輔助CVD操作在處理室122中進行。
處理室122更包括通氣孔138（或端口（port）），透過通氣孔138，處理室122中的氧、處理蒸氣126、及/或一或多個其他氣體可以被清除（purged）。包括真空幫浦140以透過通氣孔138從處理室122泵送及/或以其他方式移除氧、處理蒸氣126、及/或一或多個其他氣體。
在一些實施方式中，CVD工具120包括被配置以在夾頭146上加熱半導體基板144的加熱器142。半導體基板144包括半導體晶圓或其他類型的半導體裝置，其上方將在CVD操作中形成一或多個膜層。夾頭146包括真空夾頭、靜電夾頭、或其他類型的夾頭，其被配置以在CVD操作期間將半導體基板144固定就位。
第1A及1B圖中所示的裝置的數目及排列是作為一或多個範例所提供。實際上，可以有額外的裝置、較少的裝置、不同的裝置、或與第1A及1B圖所示的裝置具有不同的排列的裝置。此外，顯示於第1A及1B圖中的兩個或多個裝置可以在單一的裝置內實施，或顯示於第1A及1B圖中的單一的裝置可以實施為多個、分佈式的裝置。此外，或替代地，環境100的一組裝置（例如，一或多個裝置）可以執行被描述為由環境100的另一組裝置所執行的一或多個功能。
第2圖是在此描述的半導體基板144的一部分的圖。半導體基板144的上述部分包括記憶體裝置（例如，靜態隨機存取記憶體（SRAM）、動態隨機存取記憶體（DRAM））、邏輯裝置、處理器、輸入/輸出裝置、或其他類型的半導體裝置的範例，其包括一或多個電晶體。
如第2圖所示，半導體基板144包括裝置基板202，其包括：矽（Si）基板、由包括矽的材料形成的基板、例如砷化鎵（GaAs）的三五族化合物半導體材料基板、絕緣體上矽（silicon on insulator，SOI）基板、矽鍺（SiGe）基板、或其他類型的半導體基板。在一些實施方式中，鰭片結構204形成於裝置基板202中。在一些實施方式中，在裝置基板202中包括複數個鰭片結構204。如此一來，包括在半導體基板144上的電晶體包括鰭式場效電晶體（fin field-effect transistors，finFETs）。在一些實施方式中，半導體基板144包括其他類型的電晶體，例如全繞式閘極（gate all around，GAA）電晶體（例如，奈米片電晶體、奈米線電晶體）、平面電晶體、及/或其他類型的電晶體。鰭片結構204可以藉由使淺溝槽隔離（shallow trench isolation，STI）結構（未顯示）介於其中以電性隔離。可以回蝕STI結構，使得STI結構的高度小於鰭片結構204的高度。如此一來，電晶體的閘極結構可以形成於鰭片結構204的至少三側。
如第2圖所示，在裝置基板202上及/或鰭片結構204上包括複數個膜層，包括介電層206、蝕刻停止層（etch stop layer，ESL）208、及介電層210等。包括介電層206及210以電性隔離半導體基板144的各種結構。介電層206及210包括層間介電層（interlayer dielectric layers，ILDs）。舉例而言，介電層206可以包括ILD0層、且介電層210可以包括ILD1層或ILD2層。介電層206及210包括氮化矽（SiN x）、氧化物（例如，氧化矽（SiO x）及/或其他氧化物材料）、及/或其他類型的介電材料。ESL 208包括一材料層，其被配置以允許半導體基板144（或其中包括的膜層）的各種部分被選擇性蝕刻或被保護免受蝕刻，以形成包括在裝置基板202上的一或多個結構。
進一步如第2圖所示，可以在鰭片結構204的一部分上、上方、及/或周圍包括複數個閘極堆疊。閘極堆疊包括側壁間隔物214之間的金屬閘極（metal gate，MG）結構212、金屬閘極結構212上及/或上方的金屬蓋層216、以及金屬蓋層216上及/或上方的介電蓋層218。金屬閘極結構212包括導電金屬材料（或金屬合金），例如鈷（Co）、鎢（W）、釕（Ru）、銅（Cu）、其他金屬材料、及/或前述之組合。包括側壁間隔物214以將閘極堆疊與包括在半導體基板144上的鄰近的導電結構電性隔離。側壁間隔物214包括氧化矽（SiO x）、氮化矽（Si xN y）、碳氧化矽（SiOC）、氮碳氧化矽（SiOCN）、及/或其他適合的材料。
包括金屬蓋層216以保護金屬閘極結構212在半導體基板144的處理期間免受氧化及/或蝕刻損害，且保持金屬閘極結構212的低接觸電阻。金屬蓋層216包括導電金屬材料（或金屬合金），例如鈷（Co）、鎢（W）、釕（Ru）、銅（Cu）、其他金屬材料、及/或前述之組合。介電蓋層218包括介電材料，例如氮化矽（SiN x）、氧化物（例如，氧化矽（SiO x）及/或其他氧化物材料）、及/或其他類型的介電材料。介電蓋層218可以被稱為犧牲（sacrificial，SAC）層，其保護閘極堆疊在半導體基板144的處理期間免受處理損害。
進一步如第2圖所示，在部分的鰭片結構204上及/或周圍包括複數個源極/汲極區220。源極/汲極區220包括p摻雜及/或n摻雜磊晶（epitaxial，epi）區，其藉由磊晶成長及/或其他方式成長。在一些實施方式中，源極/汲極區220形成於鰭片結構204之蝕刻的部分上。上述蝕刻的部分可以藉由鰭片結構204的應變源極汲極（strained source drain，SSD）蝕刻及/或其他類型的蝕刻操作所形成。
金屬源極/汲極接觸件（metal source/drain contacts，MDs）222包括在源極/汲極區220上及/或上方。在一些實施方式中，在源極/汲極區220與金屬源極/汲極接觸件222之間包括金屬矽化物層（未顯示）。可以包括金屬矽化物層以減少源極/汲極區220與金屬源極/汲極接觸件222之間的接觸電阻及/或減少源極/汲極區220與金屬源極/汲極接觸件222之間的肖特基阻障高度（Schottky barrier height，SBH）。金屬源極/汲極接觸件222包括導電金屬材料（或金屬合金），例如鈷（Co）、鎢（W）、釕（Ru）、銅（Cu）、其他金屬材料、及/或前述之組合。
在一些實施方式中，在閘極堆疊的側壁間隔物與金屬源極/汲極接觸件222之間包括接觸蝕刻停止層（contact etch stopper layer，CESL）224。可以包括CESL 224以在蝕刻操作期間為側壁間隔物214提供蝕刻選擇性或蝕刻保護以形成開口，且金屬源極/汲極接觸件222形成於上述開口中。
進一步如第2圖所示，金屬閘極結構212（例如，直接或透過金屬蓋層216）及金屬源極/汲極接觸件222電性連接到內連線結構。舉例而言，金屬閘極結構212可以電性連接到閘極內連線結構226a（例如，閘極導孔或VG）。金屬閘極結構212可以直接地、透過中間的金屬蓋層216、及/或藉由金屬閘極接觸件（metal gate contact，MP）以電性連接到閘極內連線結構226a。如另一個範例，金屬源極/汲極接觸件222可以電性連接到源極/汲極內連線結構226b（例如，源極/汲極導孔或VD）。內連線結構（例如，閘極內連線結構226a、源極/汲極內連線結構226b、以及其他範例）電性連接半導體基板144上的電晶體及/或將上述電晶體電性連接到半導體基板144的其他區域及/或組件。在一些實施方式中，內連線結構將上述電晶體電性連接到半導體基板144的後段製程（back end of line，BEOL）區域。閘極內連線結構226a及源極/汲極內連線結構226b包括導電材料，例如鎢、鈷、釕、銅、及/或其他類型的導電金屬。
如上所述，第2圖是作為範例來提供。其他的範例可以與關於第2圖所述的不同。
第3A~3F圖是在此描述的範例實施方式300的圖。範例實施方式300包括形成半導體基板144上的一或多個膜層及/或結構的範例。特別是，範例實施方式300包括範例虛置閘極替換製程，其中半導體基板144上的虛置閘極結構302被移除並以在此結合第2圖所繪示且描述的閘極堆疊（例如，金屬閘極堆疊）取代。
如第3A圖所示，在源極/汲極區220之間以及介電層206的區域之間包括虛置閘極結構302。此外，在鰭片結構204上、以及鰭片結構204的側面周圍形成並包括虛置閘極結構302，使得虛置閘極結構302在鰭片結構204的三側上圍繞鰭片結構204。虛置閘極結構302被形成為用於實際的閘極結構（例如，替換高介電常數閘極或金屬閘極）的佔位件（placeholder），且實際的閘極結構將被形成以用於包括在半導體基板144上的電晶體。
虛置閘極結構302包括閘極介電層304、閘極電極層306、及硬遮罩層308。閘極介電層304可以包括介電氧化物層。作為一範例，可以藉由化學氧化、熱氧化、ALD、CVD、及/或其他適合的方法形成閘極介電層304。閘極電極層306可以包括多晶矽層或其他適合的膜層。舉例而言，閘極電極層306可以藉由適合的沉積製程形成，例如低壓化學氣相沉積（low-pressure chemical vapor deposition，LPCVD）及PECVD。硬遮罩層308可以包括任何適合圖案化閘極電極層306的材料，且閘極電極層306被圖案化為在半導體基板144上具有所需的特徵/尺寸。用於硬遮罩層308的範例材料包括氮化矽、氮氧化矽、氮碳化矽、類似材料、或前述之組合，且藉由CVD、PVD、ALD、或其他沉積技術來沉積。
進一步如第3A圖所示，在虛置閘極結構302的側壁上包括密封間隔物310。密封間隔物310可以（例如，藉由沉積工具102）被順應性地沉積且可以包括碳氧化矽（SiOC）、無氮SiOC、或其他適合的材料。密封間隔物310可以藉由ALD操作形成，其中在複數個交替的循環中依序供應包括矽（Si）及碳（C）的各種類型的前驅氣體以形成密封間隔物310。
ALD操作的循環包括交替的流通（或脈衝）及清除操作，且各個前驅物在一循環期間至少流通（或脈衝）並接著清除一次。舉例而言，矽及碳源前驅物流通到半導體基板144被轉移至其中的ALD工具中，且接著從ALD工具腔室清除矽及碳源。在一些範例中，矽及碳源前驅物可以在被清除之前與半導體基板144上可用的反應位置反應。上述反應可以使反應位置飽和，或者在一些範例中，矽及碳源前驅物可以與半導體基板144上一些可用的反應位置不反應。在清除矽及碳源之後，接著將氧源前驅物流通到ALD工具腔室中，且接著從ALD工具腔室清除氧源前驅物。類似地，在一些範例中，氧源前驅物可以在被清除之前與半導體基板144上可用的反應位置反應。上述反應可以使反應位置飽和，或者在一些範例中，氧源前驅物可以與半導體基板144上的一些可用的反應位置不反應。交替的矽及碳源前驅物與氧源前驅物之間的脈衝與清除的循環可以進行任何數目的次數，直到達到密封間隔物310的所需厚度。
在一些實施方式中，使用電漿處理密封間隔物310。電漿表面處理製程可以有效地結合某些元素以與密封間隔物310的不飽和鍵反應，藉此改善束縛能（bonding energy）並緻密化膜結構以將密封間隔物310處理為具有相對高的膜密度。來自密封間隔物310的處理的較高的膜密度可以防止界面以及後續形成於界面上的膜堆疊在虛置閘極移除製程期間免受電漿損害。此外，也可以進行上述處理製程以修飾密封間隔物310的表面的形貌及/或表面粗糙度以改善黏著性及穩健性（robustness）。
如第3A圖進一步所示，側壁間隔物214（可以被稱為塊體（bulk）間隔層）可以形成於密封間隔物310上。側壁間隔物214可以由與密封間隔物310類似的材料形成。然而，可以在沒有用於密封間隔物310的電漿表面處理的情況下形成側壁間隔物214。此外，側壁間隔物214可以被形成為具有相對密封間隔物310的厚度更大的厚度。
密封間隔物310及側壁間隔物214可以分別被順應性地沉積在虛置閘極結構302上、以及鰭片結構204上。密封間隔物310及側壁間隔物214接著被圖案化且蝕刻以從虛置閘極結構302、以及鰭片結構204的頂部移除密封間隔物310及側壁間隔物214。可以順應性地將CESL 224沉積在鰭片結構204上、源極/汲極區220上、虛置閘極結構302上、以及側壁間隔物214的側壁上。介電層206形成於CESL 224上及/或上方。介電層206在源極/汲極區220上填入虛置閘極結構302之間的區域。接著可以平坦化（藉由平坦化工具110）介電層206及CESL 224以從虛置閘極結構的頂部移除介電層206及CESL 224。
如第3B圖所示，作為虛置閘極替換製程的一部分，從半導體基板144移除虛置閘極結構302。虛置閘極結構302的移除在虛置閘極結構302被移除的側壁間隔物214之間留下開口312。在一些實施方式中，光阻層中的圖案可以用於蝕刻虛置閘極結構302以移除虛置閘極結構302。在一些實施方式中，旋轉塗佈工具（例如，沉積工具102的一種）在虛置閘極結構302上以及介電層206上形成光阻層。曝光工具104將光阻層曝光至輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以露出圖案。蝕刻工具108根據上述圖案蝕刻虛置閘極結構302以移除虛置閘極結構302。在一些實施方式中，蝕刻操作包括電漿蝕刻技術、濕化學蝕刻技術、及/或其他類型的蝕刻技術。在一些實施方式中，光阻移除工具（例如，使用化學剝除劑（chemical stripper）、電漿灰化（plasma ashing）、及/或其他技術）移除剩餘部分的光阻層。在一些實施方式中，硬遮罩層被用作用於根據圖案移除虛置閘極結構302的替代技術。在一些實施方式中，移除虛置閘極結構302的蝕刻操作可以導致一部分的側壁間隔物214被蝕刻或移除，如第3B圖中的範例所示。
如第3C圖所示，在側壁間隔物214之間以及鰭片結構204上及/或上方的開口312中形成金屬閘極結構212。金屬閘極結構212可以藉由CVD操作、ALD操作、電鍍操作、及/或其他沉積技術來形成。在一些實施方式中，將金屬閘極結構212形成至佔據開口312的高度的一部分的厚度。在一些實施方式中，將金屬閘極結構212形成至開口312的完整高度且接著回蝕（例如，藉由蝕刻工具108）至佔據開口312的高度的一部分的厚度。在一些實施方式中，在回蝕操作之前平坦化金屬閘極結構212（例如，藉由平坦化工具110）。
如第3D圖所示，半導體基板144位於CVD工具120的處理室122（例如，CVD處理室）中，使得可以進行CVD操作以在金屬閘極結構212上及/或上方形成金屬蓋層216。半導體基板144可以位於夾頭146上且固定至夾頭146（例如，藉由真空、靜電力、或其他夾緊力（clamping force））。蒸氣供應系統124（例如，CVD蒸氣供應系統）產生處理蒸氣126的流動並將處理蒸氣126的流動透過蓮蓬頭132提供到處理室122中。可以將金屬蓋層216形成為包括鎢層。因此，處理蒸氣126的流動包括：鎢前驅物，例如六氟化鎢（WF 6）或其他氟化鎢（WF x）；以及載體氣體，其透過蓮蓬頭132將六氟化鎢承載到處理室122中。
在一些實施方式中，載體氣體包括氬（Ar）、氮（N 2）、及/或其他惰性氣體。在一些實施方式中，載體氣體包括例如氫（H 2）的反應氣體。替代地，可以藉由惰性載體氣體將六氟化鎢承載到處理室122中，且可以將另外的氫的反應氣體（或其他反應氣體）提供到處理室122中。載體氣體（或反應氣體）中的氫與六氟化鎢反應以形成鎢層（金屬蓋層216）。作為範例，在CVD操作期間的六氟化鎢與氫之間的反應包括： WF 6+ 3H 2à W + 6HF 且導致六氟化鎢中的氟與氫結合以形成作為副產物的氫氟酸（HF），以及導致被沉積在金屬閘極結構212上的鎢。真空幫浦140及/或其他方式透過通氣孔138從處理室122移除氫氟酸。 CVD操作可以包括選擇性沉積操作，其中鎢被沉積在下方的金屬層（例如，金屬閘極結構212）上並防止鎢被沉積在側壁間隔物214的介電側壁上。如此一來，以由下而上（bottom-up）的沉積技術沉積金屬蓋層216，其中成長或增加金屬蓋層216的鎢層的厚度是由於沉積在金屬閘極結構212上所導致，且不是因為在側壁間隔物214上的成長（反而可能在ALD操作中發生）。
在一些實施方式中，將金屬蓋層216形成至在大約20奈米到大約300奈米的範圍中的寬度。在一些實施方式中，將金屬蓋層216形成至在大約500奈米到大約1500奈米的範圍中的寬度。在一些實施方式中，將金屬蓋層216形成至在大約10奈米到大約40奈米的範圍中的寬度。在一些實施方式中，將金屬蓋層216形成至其他寬度。在一些實施方式中，將金屬蓋層216形成至在大約3nm到大約20奈米的範圍中的高度或厚度以達到金屬蓋層216的連續性並最小化空隙在金屬蓋層216中形成的可能性。在一些實施方式中，將金屬蓋層216形成至其他高度或厚度。
在一些實施方式中，金屬蓋層216的第一寬度（例如，x軸寬度）與第二寬度（例如，y軸寬度）之間的比例在大約1:30到大約2:1的範圍中。在一些實施方式中，金屬蓋層216的第一寬度（例如，x軸寬度）與第二寬度（例如，y軸寬度）之間的比例在大約1:150到大約2:25的範圍中。在一些實施方式中，金屬蓋層216的寬度（例如，x軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約40:3到大約1:2的範圍中。在一些實施方式中，金屬蓋層216的寬度（例如，y軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約100:1到大約10:1的範圍中。在一些實施方式中，金屬蓋層216的寬度（例如，y軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約500:1到大約25:1的範圍中。
沉積金屬蓋層216的CVD操作包括進行低流量CVD操作以促進金屬蓋層216（例如，鎢層）的大抵上均勻的成長。低流量CVE操作包括提供處理蒸氣126的流動，相對於更高的流速或濃度，使得處理蒸氣126的流動中的六氟化鎢的流速或濃度導致金屬蓋層216的成長的均勻度控制增加。在一些實施方式中，處理蒸氣126的流動中的六氟化鎢的流速在大約1標準立方公分每分鐘（standard cubic centimeter per minute，SCCM）到大約10 SCCM的範圍中以達到CVD操作的表面均勻度表現，其大約等於ALD操作的表面均勻度表現（例如，形成金屬蓋層216的替代的ALD操作）。然而，流速的其他的值也在本揭露的範圍內。
此外，相對於「高流量」CVD操作中的六氟化鎢的濃度，低流量CVD操作的處理蒸氣126的流動中的六氟化鎢的濃度可以較少。相較於高流量CVD操作中的六氟化鎢的較高的流速，低流量CVD操作的處理蒸氣126的流動中的六氟化鎢的較少的濃度導致鎢層在低流量CVD操作中在較慢的速率下成長，促進金屬蓋層216（例如，鎢層）的大抵上均勻的成長。在一些實施方式中，低流量CVD操作的處理蒸氣126的流動中的六氟化鎢與載體氣體的比例（六氟化鎢的流速與載體氣體的流速的比例）在大約1:7200到大約10:5400的範圍中以達到金屬蓋層216的高表面均勻度，然而高流量CVD操作的六氟化鎢與載體氣體的比例可能是50:7200或更大。然而，在此描述的低流量操作的六氟化鎢與載體氣體的比例的其他的值也在本揭露的範圍內。作為處理蒸氣126的流動中的六氟化鎢的較低的濃度的結果，（例如，達到金屬蓋層216的適當的厚度的）低流量CVD操作的持續時間相對高流量CVD操作的持續時間較長。作為範例，低流量CVD操作的持續時間可以在大約40秒到大約100秒的範圍中以達到金屬蓋層216的大約的厚度，然而高流量CVD操作的持續時間可以在大約20秒到大約50秒的範圍中以達到類似的厚度。
如此一來，配置六氟化鎢的濃度以減少金屬蓋層216中的島狀物形成及圖案負載（pattern loading）（複數個半導體基板之間的金屬蓋層216的成長速率變化）。此外，相對於高流量CVD操作，配置六氟化鎢的濃度以降低金屬蓋層216的晶粒尺寸。作為範例，可以配置低流量CVD操作的被配置以降低金屬蓋層216的晶粒尺寸之六氟化鎢的濃度以達到大約130 nm或更小的晶粒尺寸，然而高流量CVD操作可達到的晶粒尺寸可能是170 nm或更大。然而，金屬蓋層216的晶粒尺寸的其他的值也在本揭露的範圍內。此外，相對於高流量CVD操作，可以配置低流量CVD操作的六氟化鎢的濃度以達到金屬蓋層216（及下方的金屬層，例如金屬閘極結構212）中的較低的氟濃度。舉例而言，低流量CVD操作的六氟化鎢的較低的濃度所導致的金屬蓋層216中的氟濃度可以在大約100任意單位（arbitrary units，a.u.）到大約10000任意單位的範圍中，然而高流量CVD操作可能達到大約50000任意單位或更大的氟濃度。然而，金屬蓋層216中的氟濃度的其他的值也在本揭露的範圍內。如此一來，金屬蓋層216中的較低的氟濃度減少由六氟化鎢中的氟對金屬閘極結構212造成的損害及/或減少六氟化鎢中的氟對金屬蓋層216與金屬閘極結構212之間的電阻的影響。
再者，在此描述的低流量CVD操作的六氟化鎢的流速（或濃度）允許低流量CVD操作達到與ALD類似的表面均勻度表現，且提供相對ALD較快的沉積操作。舉例而言，低流量CVD操作可以達到在大約0.9 RMS粗糙度到大約1.2 RMS粗糙度的範圍中的金屬蓋層216的表面粗糙度，其與ALD造成的表面粗糙度相當且小於上述高流速CVD操作造成的表面粗糙度（舉例而言，可以達到在大約1.6 RMS粗糙度到大約1.9 RMS粗糙度的範圍中的表面粗糙度）。作為另一個範例，低流量CVD操作可以達到大約每秒3埃的沉積速率，且可以在單一的沉積循環中形成金屬蓋層216，然而替代的ALD操作可能包含複數個循環（例如，10個或更多個循環）以形成金屬蓋層216，其中沉積速率為大約每秒1埃。再者，相對於替代的ALD操作，在低流量CVD操作中使用CVD技術在金屬與介電質之間提供較大的沉積選擇性，可以降低空隙在金屬蓋層216中形成的可能性，且允許在選擇性沉積製程中使用低流量CVD操作。
第3E圖繪示出在開口312中的金屬閘極結構212上所沉積的金屬蓋層216，如上述低流量CVD操作所形成。
如第3F圖所示，在金屬蓋層216上及/或上方形成介電蓋層218。介電蓋層218可以藉由沉積操作（例如，以沉積工具102進行）形成，例如CVD、PVD、ALD、及/或其他沉積操作。
如上所述，提供第3A~3F圖以作為範例。其他的範例可以與關於第3A~3F圖所述的不同。在一些實施方式中，與第3A~3F圖一起描述的操作及/或技術可以用於形成金屬源極/汲極接觸件222上的金屬蓋層。
第4A~4E圖是在此描述的範例實施方式400的圖。範例實施方式400包括在半導體基板144上形成一或多個膜層及/或結構的範例。特別是，範例實施方式400包括在半導體基板144的源極/汲極區220上及/或上方形成金屬源極/汲極接觸件222的製程。參照第4A圖，可以進行與第3A~3F圖一起描述的一或多個操作以形成金屬閘極結構212、金屬蓋層216、介電蓋層218、介電層206、及/或CESL 224。
如第4B圖所示，在金屬閘極結構212之間將開口402形成於介電層206中。在一些實施方式中，光阻層中的圖案是用於蝕刻介電層206以形成開口402。在這些實施方式中，沉積工具102在介電層206上、部分的CESL 224上、以及介電蓋層218上形成光阻層。曝光工具104將光阻層曝光至輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以露出圖案。蝕刻工具108根據上述圖案蝕刻介電層206以在介電層206中形成到源極/汲極區220的開口402。在一些實施方式中，蝕刻操作包括電漿蝕刻技術、濕化學蝕刻技術、及/或其他類型的蝕刻技術。在一些實施方式中，光阻移除工具（例如，使用化學剝除劑、電漿灰化、及/或其他技術）移除剩餘部分的光阻層。在一些實施方式中，硬遮罩層被用作用於根據圖案蝕刻介電層206的替代技術。
如第4C圖所示，在開口402中將金屬矽化物層404形成於源極/汲極區220上及/或上方。可以包括金屬矽化物層404以防止氧化物在源極/汲極區220上形成並降低源極/汲極區220與將形成於源極/汲極區220上的金屬源極/汲極接觸件之間的接觸電阻。金屬矽化物層404可以包括矽化鈦（TiSi x）、矽化釕（RuSi x）、及/或其他金屬矽化物。在一些實施方式中，沉積工具102（例如，藉由ALD操作、CVD操作、PVD操作、或其他類型的沉積操作）在源極/汲極區220上沉積金屬層（例如，鈦（Ti）層、釕（Ru）層、或其他金屬層）。在半導體基板144上進行退火操作。退火操作造成金屬層與源極/汲極區220中的矽反應，藉此形成金屬矽化物層404。
如第4D圖所示，半導體基板144位於CVD工具120的處理室122（例如，CVD處理室）中，使得可以進行CVD操作以在源極/汲極區220上及/或上方形成金屬源極/汲極接觸件222。CVD操作包括將處理蒸氣126的流動提供到處理室122中以在半導體基板144上形成金屬源極/汲極接觸件222。在一些實施方式中，將金屬源極/汲極接觸件222形成至在大約20奈米到大約300奈米的範圍中的寬度。在一些實施方式中，將金屬源極/汲極接觸件222形成至在大約500奈米到大約1500奈米的範圍中的寬度。在一些實施方式中，將金屬源極/汲極接觸件222形成至在大約10奈米到大約40奈米的範圍中的寬度。在一些實施方式中，將金屬源極/汲極接觸件222形成至其他的寬度。在一些實施方式中，將金屬源極/汲極接觸件222形成至在大約30奈米到大約150奈米的範圍中的高度或厚度，使得金屬源極/汲極接觸件222的頂表面與介電蓋層218的頂表面大約等高。在一些實施方式中，將金屬源極/汲極接觸件222形成至其他高度或厚度。
在一些實施方式中，金屬源極/汲極接觸件222的第一寬度（例如，x軸寬度）與第二寬度（例如，y軸寬度）之間的比例在大約1:30到大約2:1的範圍中。在一些實施方式中，金屬源極/汲極接觸件222的第一寬度（例如，x軸寬度）與第二寬度（例如，y軸寬度）之間的比例在大約1:150到大約2:25的範圍中。在一些實施方式中，金屬源極/汲極接觸件222的寬度（例如，x軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約4:3到大約1:15的範圍中。在一些實施方式中，金屬源極/汲極接觸件222的寬度（例如，y軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約10:1到大約2:15的範圍中。在一些實施方式中，金屬源極/汲極接觸件222的寬度（例如，y軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約150:3到大約50:15的範圍中。
沉積金屬源極/汲極接觸件222的CVD操作包括進行低流量CVD操作以促進金屬源極/汲極接觸件222（鎢層）的大抵上均勻的成長。可以使用上述在第3D圖中用於低流量CVD操作的六氟化鎢的濃度及/或流速以進行低流量CVD操作。因此，低流量CVD操作可以使金屬源極/汲極接觸件222達到類似特性及/或屬性，如以上針對金屬蓋層216所述。此外，作為在處理蒸氣126的流動中的六氟化鎢的較低的濃度的結果，低流量CVD操作（例如，達到適當的金屬源極/汲極接觸件222的厚度）的持續時間相對上述高流量CVD操作的持續時間較大。作為範例，低流量CVD操作的持續時間可以在大約150秒到大約500秒的範圍中以達到金屬源極/汲極接觸件222的大約的厚度，然而高流量CVD操作的持續時間可以在大約75秒到大約250秒的範圍中以達到類似的厚度。
第4E圖繪示出源極/汲極區220上所沉積的金屬源極/汲極接觸件222，如上述低流量CVD操作所形成。
如上所述，提供第4A~4E圖以作為範例。其他的範例可以與關於第4A~4E圖所述的不同。
第5A~5E圖是在此描述的範例實施方式500的圖。範例實施方式500包括在半導體基板144上形成一或多個膜層及/或結構的範例。特別是，範例實施方式500包括在金屬閘極結構212上方形成閘極內連線結構226a的製程，其中源極/汲極內連線結構226b形成於金屬源極/汲極接觸件222上及/或上方。參照第5A圖，可以進行與第3A~3F圖及/或第4A~4E圖一起描述的一或多個操作以形成金屬閘極結構212、金屬蓋層216、介電蓋層218、介電層206、CESL 224、及/或金屬源極/汲極接觸件222。
如第5B圖所示，在半導體基板144上形成ESL 208，在ESL 208上及/或上方形成介電層210。在一些實施方式中，沉積工具102藉由CVD、ALD、PVD、及/或其他沉積技術沉積ESL 208及介電層210。
如第5C圖所示，在介電層210中以及ESL 208中形成開口502a及開口502b。特別是，在介電層210中、在ESL 208中、在介電蓋層218中將開口502a形成到金屬閘極結構212上及/或上方的金屬蓋層216。開口502b在介電層210中以及ESL 208中形成到金屬源極/汲極接觸件222。在一些實施方式中，開口502a被直接形成到金屬閘極結構212。
在一些實施方式中，光阻層中的圖案用於蝕刻介電層206以形成開口502a及502b。在這些實施方式中，沉積工具102在介電層210上形成光阻層。曝光工具104將光阻層曝光至輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以露出圖案。蝕刻工具108根據上述圖案蝕刻介電層210、ESL 208、及/或介電蓋層218以形成開口502a及502b。在一些實施方式中，蝕刻操作包括電漿蝕刻技術、濕化學蝕刻技術、及/或其他類型的蝕刻技術。在一些實施方式中，光阻移除工具（例如，使用化學剝除劑、電漿灰化、及/或其他技術）移除剩餘部分的光阻層。在一些實施方式中，硬遮罩層被用作用於根據圖案蝕刻開口502a及502b的替代技術。在一些實施方式中，開口502a及開口502b是藉由不同的圖案化製程所形成。舉例而言，在開口502b之前或之後形成開口502a。
如第5D圖所示，半導體基板144位於CVD工具120的處理室122（例如，CVD處理室）中，使得可以進行CVD操作以在開口502a中以及在金屬閘極結構212上方形成閘極內連線結構226a。此外，可以進行CVD操作以在開口502b以及源極/汲極接觸件222上及/或上方形成源極/汲極內連線結構226b。CVD操作包括將處理蒸氣126的流動提供到處理室122中以形成內連線結構226a及226b。在一些實施方式中，分別將內連線結構226a及226b形成至在大約10奈米到大約75奈米的範圍中的寬度。在一些實施方式中，分別將內連線結構226a及226b形成至在大約10奈米到大約20奈米的範圍中的寬度。在一些實施方式中，將內連線結構226a及226b形成至其他的寬度。在一些實施方式中，將內連線結構226a形成為與內連線結構226b不同的寬度。舉例而言，內連線結構226a可以具有比內連線結構226b更大的寬度。在一些實施方式中，分別將內連線結構226a及226b形成至在大約30奈米到大約150奈米的範圍中的高度或厚度。在一些實施方式中，將內連線結構226a及226b形成至其他高度或厚度。在一些實施方式中，將內連線結構226a形成為與內連線結構226b不同的高度或厚度。舉例而言，內連線結構226a可以具有比內連線結構226b更大的高度或厚度。
在一些實施方式中，一或多個內連線結構226a及226b的第一寬度（例如，x軸寬度）與第二寬度（例如，y軸寬度）之間的比例在大約1:7.5到大約2.5:1的範圍中。在一些實施方式中，一或多個內連線結構226a及226b的寬度（例如，x軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約1:15到大約5:6的範圍中。在一些實施方式中，一或多個內連線結構226a及226b的寬度（例如，y軸寬度）與高度厚度（例如，z軸尺寸）之間的比例在大約1:15到大約15:6的範圍中。
沉積內連線結構226a及226b的CVD操作包括進行低流量CVD操作以促進金屬源極/汲極接觸件222（鎢層）的大抵上均勻的成長。可以使用第3D圖中的低流量CVD操作的上述六氟化鎢的濃度及/或流速以進行低流量CVD操作。因此，低流量CVD操作可以給內連線結構226a及226b達到與上述金屬蓋層216類似的性質及/或屬性。此外，作為處理蒸氣126的流動中的六氟化鎢的較低的濃度的結果，低流量CVD操作的持續時間（例如，達到內連線結構226a及226b的適當的厚度）相對於上述高流量CVD操作的持續時間更大。作為範例，低流量CVD操作的持續時間可以在大約100秒到大約450秒的範圍中以達到內連線結構226a及226b的適當的厚度，然而高流量CVD操作的持續時間可以在大約75秒到大約230秒的範圍中以達到類似的厚度。
第5E圖繪示出金屬閘極結構212上方所沉積的閘極內連線結構226a以及金屬源極/汲極接觸件222上及/或上方所沉積的源極/汲極內連線結構226b，其由上述低流量CVD操作所形成。在一些實施方式中，所沉積的閘極內連線結構226a及源極/汲極內連線結構226b是由不同的圖案化製程所形成。舉例而言，所沉積的閘極內連線結構226a是在源極/汲極內連線結構226b之前或之後形成。
如上所述，提供第5A~5E圖以作為範例。其他的範例可以與關於第5A~5E圖所述的不同。
第6A及6B圖是在此描述的範例CVD沉積速率的圖。第6A圖繪示出具有在此描述的高沉積速率的高流量CVD操作的範例順序610。進行高流量CVD操作以在半導體基板612上形成鎢層。如第6A圖所示，在高濃度下提供鎢前驅物614以達到高流量CVD操作的高沉積速率。高沉積速率在半導體基板612上導致鎢的不平（不均勻）的沉積，其可能在半導體基板612上導致鎢島狀物、不連續、空隙的形成、及/或鎢層的較差的表面均勻度。
第6B圖繪示出在此描述的低流量CVD操作的範例順序620，其具有比高流量CVD操作更低的沉積速率。進行低流量CVD操作以在半導體基板622上形成鎢層，且半導體基板622可對應半導體基板144。如第6B圖所示，相對於高流量CVD操作中的鎢前驅物614的濃度，在低濃度下提供鎢前驅物624。相對於半導體基板612的鎢層形成，以上步驟導致較低的沉積速率，且因此在半導體基板622上的鎢層形成較慢。如第6B圖進一步所示，較低的沉積速率導致在半導體基板622上的鎢的沉積相對半導體基板612上的鎢的沉積更均勻。此外，相對於用於在半導體基板612上形成鎢層的較高的沉積速率，較低的沉積速率可以減少半導體基板622上的鎢層的保溫時間（incubation time）。
如上所述，提供第6A及6B圖以作為範例。其他的範例可以與關於第6A及6B圖所述的不同。
第7A及7B圖是在此描述的半導體裝置中的範例氟強度的圖。第7A圖繪示出其上形成有鎢層的半導體裝置的氟強度的範例710。上述半導體裝置包括鈷層（例如，大約40埃的厚度或其他的厚度）上的鎢層（例如，大約100埃的厚度或其他的厚度）。範例710繪示出鎢層中以及鈷層中的氟強度（在數據圖中由左到右）。
範例710中的數據圖中的線代表不同的六氟化鎢濃度的氟強度，上述濃度可以用於CVD操作中以形成半導體裝置的鎢層。線712代表使用高六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線714代表使用低於與線712相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線716代表使用低於與線714相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線718代表使用低於與線716相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線720代表使用低於與線718相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線722代表使用低於與線720相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。線724代表使用低於與線722相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的鈷層上的鎢層中的氟強度。
如第7A圖所示，對應由線712到線724的六氟化物濃度的減少，半導體裝置的鎢層及鈷層中的氟的強度（且因此，濃度）大致上減少。因此，在此描述的低流量CVD操作可以達到較低的氟濃度，減少六氟化鎢中的氟對鈷層造成的損害（及/或損害的可能性）及/或減少六氟化鎢中的氟對半導體裝置的鎢層與鈷層之間的電阻的影響。
第7B圖繪示出其上形成有鎢層的半導體裝置中的氟濃度的範例730。半導體裝置包括下鎢層（例如，大約30埃的厚度）上的上鎢層（例如，大約100埃的厚度或其他的厚度）。範例730繪示出上鎢層中以及下鎢層中的氟強度（在數據圖中由左到右）。
範例730中的數據圖中的線代表不同的六氟化鎢濃度的氟強度，上述濃度可以用於CVD操作中以形成半導體裝置的上鎢層。線732代表使用高六氟化鎢濃度之半導體裝置的下鎢層上的上鎢層中的氟強度。線734代表使用低於與線732相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的下鎢層上的上鎢層中的氟強度。線736代表使用低於與線734相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的下鎢層上的上鎢層中的氟強度。線738代表使用低於與線736相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的下鎢層上的上鎢層中的氟強度。線740代表使用低於與線738相關的六氟化鎢濃度的六氟化鎢濃度之半導體裝置的下鎢層上的上鎢層中的氟強度。
如第7B圖所示，對應由線732到線740的六氟化物濃度的減少，半導體裝置的上鎢層中以及下鎢層中的氟的強度（且因此，濃度）大致上減少。因此，在此描述的低流量CVD操作可以達到較低的氟濃度，減少六氟化鎢中的氟對下鎢層造成的損害（及/或損害的可能性）及/或減少六氟化鎢中的氟對半導體裝置的上鎢層與下鎢層之間的電阻的影響。
如上所述，提供第7A及7B圖以作為範例。其他的範例可以與關於第7A及7B圖所述的不同。
第8圖是在此描述的範例半導體裝置800的圖。半導體裝置800包括半導體裝置的範例，其可以形成於半導體基板144上。如第8圖所示，半導體裝置800包括基板802，其可以對應至半導體基板144及/或裝置基板202。半導體裝置800更包括被包括在基板802中的下層804以及下層804上的上層806。下層804包括金屬層（例如，鈷層、鎢層）、金屬矽化物層、或其他類型的膜層。在一些實施方式中，下層804對應金屬閘極結構212、源極/汲極接觸件222、金屬蓋層216、金屬矽化物層404、及/或金屬閘極接觸件等。下層804可以包括彎曲的側面以及大致平坦的底面。下層804的頂表面可以是大致彎曲的。
上層806包括鎢層，例如金屬源極/汲極接觸件222、金屬蓋層216、金屬閘極接觸件、閘極內連線結構226a、及/或源極/汲極內連線結構226b、以及其他範例。上層806的底表面可以順應下層804的大致彎曲的頂表面。此外，上層806可以包括大致彎曲的側面。
上層806是由在此描述的一或多個低流量CVD操作所形成。因此，上層806的頂表面實質上均勻且沒有空隙、島狀物、及/或其他類型的不連續。此外，上層806的頂表面可以具有相對低的表面粗糙度及晶粒尺寸（例如，相對於藉由高流量CVD操作所形成的其他鎢層）。
如上所述，提供第8圖以作為範例。其他的範例可以與關於第8圖所述的不同。
第9圖是裝置800的範例組件的圖。在一些實施方式中，沉積工具102（例如，CVD工具120或在此描述的包括在CVD工具120中的一或多個組件）、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、及/或晶圓/晶粒運輸工具112可以包括一或多個裝置900及/或裝置900的一或多個組件。如第9圖所示，裝置900可以包括匯流排（bus）910、處理器920、記憶體930、輸入組件940、輸出組件950、及通訊組件960。
匯流排910包括在裝置900的組件之間允許有線及/或無線通訊的一或多個組件。匯流排910可以將第9圖的兩個或多個組件耦合在一起，例如透過操作耦合（operative coupling）、通訊耦合、電子耦合（electronic coupling）、及/或電耦合。處理器920包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位訊號處理器、現場可程式（field-programmable）閘極陣列、特定應用（application-specific）積體電路、及/或其他類型的處理組件。處理器920使用於硬體、韌體中、或硬體及軟體的組合中。在一些實施方式中，處理器920包括能夠被程式化以進行在此描述的一或多個操作或製程的一或多個處理器。
記憶體930包括揮發式及/或非揮發式記憶體。舉例而言，記憶體930可以包括隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read only memory，ROM）、硬式磁碟機、及/或其他類型的記憶體（例如，快閃記憶體、磁記憶體、及/或光記憶體）。記憶體930可以包括內部記憶體（例如，RAM、ROM、或硬式磁碟機）及/或可移除記憶體（例如，透過通用序列匯流排連接移除）。記憶體930可以是非暫態電腦可讀取媒介。記憶體930儲存資訊、指令、及/或與裝置900的操作相關的軟體（例如，一或多個軟體應用）。在一些實施方式中，記憶體930包括一或多個記憶體，其透過例如匯流排910耦合至一或多個處理器（例如，處理器920）。
輸入組件940允許裝置900接收輸入，例如使用者輸入及/或感測輸入。舉例而言，輸入組件940可以包括觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、搖桿、感測器、全球定位系統感測器、加速器、陀螺儀、及/或致動器。輸出組件950允許裝置900提供輸出，例如透過顯示器、揚聲器、及/或發光二極體。通訊組件960允許裝置900透過有線連接及/或無線連接與其他裝置通訊。舉例而言，通訊組件960可以包括接收器、發射機、收發機、數據機、網路介面卡、及/或天線。
裝置900可以進行在此描述的一或多個操作或製程。舉例而言，非暫態電腦可讀取媒介（例如，記憶體930）可以儲存用於被處理器920執行的一組指令（例如，一或多個指令或代碼）。處理器920可以執行一組指令以進行在此描述的一或多個操作或製程。在一些實施方式中，藉由一或多個處理器920執行的一組指令造成一或多個處理器920及/或裝置900進行在此描述的一或多個操作或製程。此外，或替代地，可以配置處理器920以進行在此描述的一或多個操作或製程。因此，在此描述的實施方式不限於任何特定的硬體電路及軟體的組合。
提供顯示於第9圖中的組件的數目及排列以作為範例。裝置900可以包括額外的組件、較少的組件、不同的組件、或與第9圖中所示的組件不同地排列的組件。此外，或替代地，一組裝置900的組件（例如，一或多個組件）可以進行由另一組裝置900的組件進行的所述的一或多個功能。
第10圖是與用於在此描述的均勻鎢成長的低流量化學氣相沉積有關的範例製程1000的流程圖。在一些實施方式中，第10圖的一或多個處理步驟可以藉由CVD工具（例如，CVD工具120、沉積工具102）來進行。此外，或替代地，第10圖的一或多個處理步驟可以藉由裝置900的一或多個組件來進行，例如處理器920、記憶體930、輸入組件940、輸出組件950、及/或通訊組件960。
如第10圖所示，製程1000可以包括將處理蒸氣的流動提供到CVD處理室中（步驟1010）。舉例而言，CVD工具120（例如，使用蒸氣供應系統124）可以將處理蒸氣126的流動提供到CVD處理室（例如，沉積工具102的處理室122），如在此所描述。在一些實施方式中，處理蒸氣126的流動包括六氟化鎢（WF 6）及載體氣體的組合。
進一步如第10圖所示，製程1000可以包括使用處理蒸氣的流動進行CVD操作以在半導體基板上形成鎢層（步驟1020）。舉例而言，CVD工具120（例如，使用處理室122）可以使用處理蒸氣126的流動進行CVD操作以在半導體基板144上形成鎢層（例如，金屬蓋層216、金屬源極/汲極接觸件222、閘極內連線結構226a、及/或源極/汲極內連線結構226），如在此所描述。在一些實施方式中，提供處理蒸氣126的流動，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣126的流動中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。
製程1000可以包括額外的實施方式，例如以下所述的任何單一的實施方式或任何組合的實施方式及/或結合在此另外描述的一或多個其他製程。
在第一實施方式中，處理蒸氣126的流動中的六氟化鎢的流速在大約1 SCCM到大約10 SCCM的範圍中。在第二實施方式中，單獨或結合第一實施方式，配置處理蒸氣126的流動中的六氟化鎢的流速以達到鎢層的表面粗糙度，其在大約0.9 RMS粗糙度到大約1.2 RMS粗糙度的範圍中。在第三實施方式中，單獨或結合第一及第二實施方式中的一或多個，配置處理蒸氣126的流動中的六氟化鎢的流速以達到鎢層中的氟濃度，其在大約100任意單位到大約10000任意單位的範圍中。
在第四實施方式中，單獨或結合第一到第三實施方式中的一或多個，鎢層包括在半導體基板144上形成於源極/汲極區220上的金屬源極/汲極接觸件222，且由六氟化鎢的流速導致的CVD操作的持續時間在大約150秒到大約500秒的範圍中。在第五實施方式中，單獨或結合第一到第四實施方式中的一或多個，鎢層包括在半導體基板144上形成於金屬閘極結構212上的金屬蓋層216，且由六氟化鎢的流速導致的CVD操作的持續時間在大約40秒到大約100秒的範圍中。在第六實施方式中，單獨或結合第一到第五實施方式中的一或多個，鎢層包括在半導體基板上形成於金屬閘極結構212上或（形成於源極/汲極區220上的）金屬源極/汲極接觸件222上的內連線結構（例如，閘極內連線結構226a、源極/汲極內連線結構226b），且由六氟化鎢的流速導致的CVD操作的持續時間在大約100秒到大約450秒的範圍中。
雖然第10圖顯示出製程1000的範例步驟，在一些實施方式中，製程1000可以包括額外的步驟、較少的步驟、不同的步驟、或與第10圖中所描繪的步驟不同地排列的步驟。此外，或替代地，製程1000的兩個或多個步驟可以並行。
第11圖是與在此描述的用於均勻的鎢成長的低流量化學氣相沉積相關的範例製程1100的流程圖。在一些實施方式中，第11圖的一或多個製程步驟可以藉由CVD工具（例如，CVD工具120、沉積工具102）來進行。此外，或替代地，第11圖的一或多個製程步驟可以藉由裝置900的一或多個組件來進行，例如處理器920、記憶體930、輸入組件940、輸出組件950、及/或通訊組件960。
如第11圖所示，製程1100可以包括產生處理蒸氣126的流動，其包括六氟化鎢（WF 6）及載體氣體（步驟1110）。舉例而言，CVD工具120（例如，使用蒸氣供應系統124）可以產生處理蒸氣126的流動，其包括六氟化鎢（WF 6）及載體氣體，如在此所描述。
進一步如第11圖所示，製程1100可以包括透過蓮蓬頭將處理蒸氣的流動提供到CVD處理室中（步驟1120）。舉例而言，CVD工具120（例如，使用蒸氣供應系統124）可以包括透過蓮蓬頭132將處理蒸氣的流動提供到CVD處理室（例如，處理室122）中，如在此所描述。
如第11圖進一步所示，製程1100可以包括使用處理蒸氣的流動進行CVD操作以在被包括在半導體基板上的金屬層上形成鎢層（步驟1130）。舉例而言，CVD工具120（例如，使用處理室122）可以使用處理蒸氣126的流動進行CVD操作以在被包括在半導體基板144上的金屬層（例如，金屬閘極結構212、金屬蓋層216、金屬源極/汲極接觸件222、及/或金屬矽化物層404）上形成鎢層（例如，金屬蓋層216、金屬源極/汲極接觸件222、閘極內連線結構226a、及/或源極/汲極內連線結構226），如在此所描述。在一些實施方式中，處理蒸氣126的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的沉積速率大於ALD操作的沉積速率。在一些實施方式中，處理蒸氣126的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的表面均勻度表現大約等於ALD操作的表面均勻度表現。在一些實施方式中，鎢層是由CVD操作期間的反應所形成，其導致氫氟酸的形成以作為副產物。在一些實施方式中，配置處理蒸氣126的流動中的六氟化鎢的濃度以降低鎢層中的氟濃度。
製程1100可以包括額外的實施方式，例如以下所述的任何單一的實施方式或任何組合的實施方式及/或與在此另外描述的一或多個其他製程結合。
在第一實施方式中，處理蒸氣126的流動中的六氟化鎢與載體氣體之間的比例在大約1:7200到大約10:5400之間。在第二實施方式中，單獨或結合第一實施方式，進行CVD操作以形成鎢層包括將進行CVD操作以形成鎢層作為虛置閘極替換製程的一部分（例如，結合第3A~3F圖所繪示且描述的製程）。在第三實施方式中，單獨或結合第一及第二實施方式中的一或多個，處理蒸氣126的流動中的六氟化鎢與載體氣體之間的比例促進鎢層的均勻成長。
在第四實施方式中，單獨或結合第一到第三實施方式中的一或多個，配置處理蒸氣126的流動中的六氟化鎢與載體氣體之間的比例以降低鎢層的晶粒尺寸。在第五實施方式中，單獨或結合第一到第四實施方式中的一或多個，進行CVD操作以形成鎢層包括進行CVD操作以在金屬層上的開口（例如，開口312、開口402a、開口402b、開口502a、及/或開口502b）的介電側壁（例如，ESL 208、介電層210、複數個側壁間隔物214、介電蓋層218、及/或CESL 224）之間在金屬層上選擇性沉積鎢層。在第六實施方式中，單獨或結合第一到第五實施方式中的一或多個，金屬層包括金屬閘極結構212、金屬蓋層216、金屬閘極接觸件、或金屬源極/汲極接觸件222中的至少一個。
在第七實施方式中，單獨或結合第一到第六實施方式中的一或多個，配置處理蒸氣126的流動中的六氟化鎢的濃度以減少鎢層中的島狀物形成。在第八實施方式中，單獨或結合第一到第七實施方式中的一或多個，配置處理蒸氣126的流動中的六氟化鎢的濃度以降低鎢層的圖案負載。在第九實施方式中，單獨或結合第一到第八實施方式中的一或多個，處理蒸氣126的流動中的六氟化鎢的濃度在大約1 SCCM到大約10 SCCM的範圍中。
在第十實施方式中，單獨或結合第一到第九實施方式中的一或多個，進行CVD操作以形成鎢層包括進行CVD操作以在開口（例如，開口312、開口402a、開口402b、開口502a、及/或開口502b）的金屬層上方之開口的介電側壁（例如，ESL 208、介電層210、複數個側壁間隔物214、介電蓋層218、及/或CESL 224）之間在金屬層上沉積鎢層，且六氟化鎢防止在介電側壁上的沉積。在第十一實施方式中，單獨或結合第一到第十實施方式中的一或多個，鎢層中的氟濃度在大約100任意單位到大約10000任意單位的範圍中。
儘管第11圖顯示出製程1100的範例步驟，在一些實施方式中，製程1100可以包括額外的步驟、較少的步驟、不同的步驟、或與第11圖所描繪的步驟不同地排列的步驟。此外，或替代地，製程1100的兩個或多個步驟可以並行。
如此一來，在此描述的低流量CVD技術在半導體基板上提供鎢的均勻沉積。在此描述的一些實施方式中，將處理蒸氣的流動提供到CVD處理室，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣的流動中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。如此一來，在此描述的低流量CVD技術可以用於達到與原子層沉積（ALD）類似的表面均勻度表現，且為相對ALD更快的沉積製程（例如，由於ALD的較低的沉積速率以及較大量的交替處理循環）。這減少了缺陷在鎢層中形成的可能性且增加了用於半導體基板（以及其他的半導體基板）的半導體裝置製造的產能。
如以上更詳細的描述，在此描述的一些實施方式提供了一種方法。上述方法包括將處理蒸氣的流動提供到CVD處理室中，其中處理蒸氣的流動包括六氟化鎢（WF 6）及載體氣體的組合。上述方法包括使用處理蒸氣的流動進行CVD操作以在半導體基板上形成鎢層，其中提供處理蒸氣的流動，相較於六氟化鎢的流速較高的情況，使得六氟化鎢在處理蒸氣的流動中的流速導致鎢層以較慢的速率成長，以促進鎢層的大抵上均勻的成長。
在一些實施例中，六氟化鎢在處理蒸氣的流動中的流速在大約1標準立方公分每分鐘（SCCM）到大約10 SCCM的範圍中。
在一些實施例中，配置六氟化鎢在處理蒸氣的流動中的流速以達到在大約0.9方均根（RMS）粗糙度到大約1.2 RMS粗糙度的範圍中的鎢層的表面粗糙度。
在一些實施例中，配置六氟化鎢在處理蒸氣的流動中的流速以在鎢層中達到在大約100任意單位（a.u.）到大約10000任意單位的範圍中的鎢層的氟濃度。
在一些實施例中，鎢層包括形成於半導體基板上的源極/汲極區上的金屬源極/汲極接觸件；以及其中CVD操作之由六氟化鎢的流速導致的持續時間在大約150秒到大約500秒的範圍中。
在一些實施例中，鎢層包括形成於半導體基板上的金屬閘極結構上的金屬蓋層；以及其中CVD操作之由六氟化鎢的流速導致的持續時間在大約40秒到大約100秒的範圍中。
在一些實施例中，鎢層包括內連線結構，內連線結構形成於金屬閘極結構上或金屬源極/汲極接觸件上，金屬源極/汲極接觸件形成於半導體基板上的源極/汲極區上；以及其中CVD操作之由六氟化鎢的流速導致的持續時間在大約100秒到大約450秒的範圍中。
如以上更詳細的描述，在此描述的一些實施方式提供了一種方法。上述方法包括藉由蒸氣供應系統產生處理蒸氣的流動，處理蒸氣包括六氟化鎢（WF 6）及載體氣體。上述方法包括藉由蒸氣供應系統透過蓮蓬頭將處理蒸氣的流動提供到化學氣相沉積CVD處理室。上述方法包括使用處理蒸氣的流動進行CVD操作以在包括在半導體基板上的金屬層上形成鎢層，其中在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的沉積速率大於ALD操作的沉積速率，以及其中在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例導致CVD操作的表面均勻度表現大約等於ALD操作的表面均勻度表現。
在一些實施例中，在處理蒸氣的流動中的六氟化鎢與載體氣體的比例在大約1:7200到大約10:5400的範圍中。
在一些實施例中，進行CVD操作以形成鎢層包括：進行CVD操作以形成鎢層以作為虛置閘極替換製程的一部分。
在一些實施例中，在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例促進鎢層的大抵上均勻的成長。
在一些實施例中，配置在處理蒸氣的流動中的六氟化鎢與載體氣體之間的比例以減少鎢層的晶粒尺寸。
在一些實施例中，進行CVD操作以形成鎢層包括：進行CVD操作以在金屬層上的開口的多個介電側壁之間的金屬層上選擇性沉積鎢層。
在一些實施例中，金屬層包括以下的至少一個：金屬閘極結構、金屬蓋層、金屬閘極接觸件、或金屬源極/汲極接觸件。
如以上更詳細的描述，在此描述的一些實施方式提供了一種方法。上述方法包括藉由蒸氣供應系統產生處理蒸氣的流動，處理蒸氣包括六氟化鎢（WF 6）及載體氣體。上述方法包括藉由蒸氣供應系統透過蓮蓬頭將處理蒸氣的流動提供到CVD處理室。上述方法包括使用處理蒸氣的流動進行CVD操作以在包括在半導體基板上的金屬層上形成鎢層，其中鎢層是由CVD操作期間的一反應所形成，反應導致六氟化鎢的鎢被沉積到金屬層上，且導致作為副產物的氫氟酸的形成，以及其中配置六氟化鎢在處理蒸氣的流動中的濃度以降低鎢層中的氟濃度。
在一些實施例中，配置六氟化鎢在處理蒸氣的流動中的濃度以減少在鎢層中的島狀物的形成。
在一些實施例中，配置六氟化鎢在處理蒸氣的流動中的濃度以降低鎢層的圖案負載。
在一些實施例中，六氟化鎢在處理蒸氣的流動中的濃度在大約1標準立方公分每分鐘（SCCM）到大約10 SCCM之間。
在一些實施例中，進行CVD操作以形成鎢層包括：進行CVD操作以在金屬層上的開口的多個介電側壁之間的金屬層上沉積鎢層，其中六氟化鎢防止鎢層沉積到介電側壁上。
在一些實施例中，鎢層中的氟濃度在大約100任意單位（a.u.）到大約10000任意單位的範圍中。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背後附之請求項之精神和範圍之下，做各式各樣的改變、取代和替換。
100:環境 102:沉積工具（半導體處理工具） 104:曝光工具（半導體處理工具） 106:顯影工具（半導體處理工具） 108:蝕刻工具（半導體處理工具） 110:平坦化工具（半導體處理工具） 112:晶圓/晶粒運輸工具 120:CVD工具 122:處理室 124:蒸氣供應系統 126:處理蒸氣 128:蒸氣產生器 130:線路 132:蓮蓬頭 134:電漿源 136:電接地 138:通氣孔 140,P:真空幫浦 142:加熱器 144:半導體基板 146:夾頭 202:裝置基板 204:鰭片結構 206,210:介電層 208:蝕刻停止層（ESL） 212:金屬閘極結構 214:側壁間隔物 216:金屬蓋層 218:介電蓋層 220:源極/汲極區 222:金屬源極/汲極接觸件 224:接觸蝕刻停止層（CESL） 226a:閘極內連線結構 226b:源極/汲極內連線結構 300,400,500:範例實施方式 302:虛置閘極結構 304:閘極介電層 306:閘極電極層 308:硬遮罩層 310:密封間隔物 312,402,502a,502b:開口 404:金屬矽化物層 610,620:範例順序 612,622:半導體基板 614,624:鎢前驅物 710,730:範例 712,714,716,718,720,722,724,732,734,736,738,740:線 800:半導體裝置 802:基板 804:下層 806:上層 900:裝置 910:匯流排 920:處理器 930:記憶體 940:輸入組件 950:輸出組件 960:通訊組件 1000,1100:製程 1010,1020,1110,1120,1130:步驟
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1A及1B圖是範例環境的圖，其中可以實施在此描述的系統及/或方法。 第2圖是在此描述的半導體基板的一部分的範例的圖。 第3A~3F、4A~4E、及5A~5E圖是在此描述的範例實施方式的圖。 第6A及6B圖是在此描述的範例化學氣相沉積（CVD）的沉積速率的圖。 第7A及7B圖是在此描述的半導體裝置中的範例氟強度的圖。 第8圖是在此描述的範例半導體裝置的圖。 第9圖是在此描述的第1A及1B圖的一或多個裝置的範例組件的圖。 第10及11圖是與在此描述的用於均勻的鎢成長的化學氣相沉積相關的範例製程的流程圖。
120:CVD工具
122:處理室
124:蒸氣供應系統
126:處理蒸氣
128:蒸氣產生器
130:線路
132:蓮蓬頭
134:電漿源
136:電接地
138:通氣孔
140,P:真空幫浦
142:加熱器
144:半導體基板
146:夾頭

Claims (1)

  1. 一種半導體裝置的形成方法，包括： 將一處理蒸氣的一流動提供到一化學氣相沉積（chemical vapor deposition，CVD）處理室中， 其中該處理蒸氣的該流動包括六氟化鎢（WF 6）及一載體氣體的組合；以及 使用該處理蒸氣的該流動進行一CVD操作以在一半導體基板上形成一鎢層， 其中提供該處理蒸氣的該流動，相較於該六氟化鎢的流速較高的情況，使得該六氟化鎢在該處理蒸氣的該流動中的一流速導致該鎢層以較慢的速率成長，以促進該鎢層的大抵上均勻的成長。
TW111129491A 2021-08-06 2022-08-05 半導體裝置的形成方法 TW202307928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/444,585 2021-08-06
US17/444,585 US20230038744A1 (en) 2021-08-06 2021-08-06 Chemical vapor deposition for uniform tungsten growth

Publications (1)

Publication Number Publication Date
TW202307928A true TW202307928A (zh) 2023-02-16

Family

ID=84366037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129491A TW202307928A (zh) 2021-08-06 2022-08-05 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US20230038744A1 (zh)
CN (1) CN115472489A (zh)
TW (1) TW202307928A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
JP6541438B2 (ja) * 2015-05-28 2019-07-10 東京エレクトロン株式会社 金属膜のストレス低減方法および金属膜の成膜方法
US10276690B2 (en) * 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11011413B2 (en) * 2017-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same

Also Published As

Publication number Publication date
US20230038744A1 (en) 2023-02-09
CN115472489A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
TW202230479A (zh) 半導體裝置
US20230387227A1 (en) Semiconductor device interconnects and methods of formation
TWI848337B (zh) 半導體結構、半導體裝置及其製造方法
US20230386822A1 (en) Semiconductor device pre-cleaning
US12068385B2 (en) Oxidation to mitigate dry etch and/or wet etch fluorine residue
US20230154792A1 (en) Conductive structures with barriers and liners of varying thicknesses
US20220352018A1 (en) Carbon-based liner to reduce contact resistance
TW202320273A (zh) 半導體結構
TW202307928A (zh) 半導體裝置的形成方法
TWI835167B (zh) 積體電路裝置的形成方法及半導體裝置
US11764215B2 (en) Semiconductor devices and methods of manufacture
TWI802378B (zh) 半導體裝置及其形成方法
US20230377961A1 (en) Metal nitride diffusion barrier and methods of formation
TWI854537B (zh) 半導體裝置及其製造方法
TWI847472B (zh) 半導體裝置的形成方法
US20230343637A1 (en) Semiconductor device and methods of formation
US20240371962A1 (en) Semiconductor device and method of manufacturing the same
US20230137108A1 (en) Semiconductor interconnect structures and methods of formation
TWI854917B (zh) 半導體裝置及其形成方法
US20240112987A1 (en) Semiconductor device and methods of manufacturing
US20240030134A1 (en) Semiconductor device and methods of formation
TW202345230A (zh) 形成半導體裝置的方法
TW202343586A (zh) 半導體結構與其形成方法
TW202337033A (zh) 半導體裝置及其製造方法
TW202347522A (zh) 半導體裝置及其製造方法