CN103474342A

CN103474342A - 修复介质层损伤的方法

Info

Publication number: CN103474342A
Application number: CN2012101850184A
Authority: CN
Inventors: 张海洋; 胡敏达
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2012-06-06
Filing date: 2012-06-06
Publication date: 2013-12-25

Abstract

一种修复介质层损伤的方法，包括：提供衬底；在所述衬底上形成介质层，所述介质层的材料是低k介质材料或超低k介质材料，在所述介质层内形成互连结构，其中在形成互连结构的过程中产生介质层损伤；在等离子体处理室内通入包括He和H₂的等离子体，对形成互连结构的衬底进行等离子体处理，以修复介质层损伤。本发明通过对受到低k损伤的介质层进行He/H₂等离子体处理，可以提高介质材料的孔隙率，降低介质材料的k值，修复介质层损伤，从而减小RC延迟。

Description

修复介质层损伤的方法

技术领域

本发明涉及半导体制造工艺领域，尤其涉及修复介质层损伤的方法。

背景技术

在半导体器件的后段（back-end-of-line,BEOL）工艺中，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，以形成与半导体器件层的电连接。形成金属互连层通常包括在介质层中制造沟槽和通孔，然后在上述沟槽和通孔内填充金属，构成互连结构。

随着集成电路制造技术不断发展，单位面积内器件的数量不断增加，互连结构的高宽比增加，线间寄生电容增大，造成互连结构的RC延迟（RC Delay）等问题，这已成为限制集成电路工作速度与性能的较大障碍。通常，互连结构的RC延迟取决于介质层的介质常数（k）和介质层的厚度。采用低介质常数（低k）的介质材料或超低介质常数（ultra-low k，超低k）的介质材料作为介质层，能有效降低互连结构的RC延迟。

然而，低/超低k介质材料的介质层由于其材料本身多孔、材质较软，在半导体制造工艺例如刻蚀、灰化或平坦化过程中易于受到等离子体和/或化学制剂的损伤（以下简称为低k损伤）。通常，低k损伤包括材料组分（例如，碳耗尽）、形态（密度或孔隙率）和/或表面属性（例如，疏水至亲水）的改变。该受损伤的介质层不再具备所期望的介质属性，并且会导致器件成品率损失以及可靠性失效，所以低k损伤成为半导体制造工艺中所面临的最关键的挑战之一。人们已经做出许多努力以减少介质层在半导体制造工艺期间所受的损伤，例如，公开日为2010年11月11日、公开号20100285671A1的美国专利申请公开了一种减少介质层损伤的方法，采用碳氟化合物气体流来去除光刻胶。

然而，现有技术减少低k损伤的方法，所获得的成效有限，并且，随着介电常数、关键尺寸的持续减小，低k损伤已成为半导体制造工艺所面临的严峻问题。

有鉴于此，需要一种新的修复介质层低k损伤的方法，能够在半导体制造工艺中修复对介质层造成的损伤。

发明内容

本发明解决的技术问题是针对现有技术存在的低/超低k介质材料的介质层容易在半导体制造工艺中受到损伤的问题，导致k值增加，从而增大RC延迟。

为解决上述技术问题，本发明实施例提供一种修复介质层损伤的方法，包括：

提供衬底；

在所述衬底上形成介质层，所述介质层的材料是低k介质材料或超低k介质材料，在所述介质层内形成互连结构，其中在形成互连结构的过程中产生介质层损伤；

在等离子体处理室内通入包括He和H₂的等离子体，对形成了互连结构的衬底进行等离子体处理，以修复所述介质层损伤。

可选地，所述等离子体处理室的温度不超过450℃，所述处理室的压强范围在2-200mTorr之间，所述He的流量范围在10-500sccm之间，所述H₂的流量范围在10-100sccm，处理时间小于30分钟。

可选地，所述等离子体处理的温度范围在210℃至420℃之间。

可选地，所述H₂占所述等离子体体积的1%至10%。

可选地，所述H₂占所述等离子体体积的4%至5%。

可选地，所述等离子体处理室采用下游微波等离子体反应器。

可选地，所述互连结构为大马士革互连结构。

可选地，所述形成大马士革互连结构的步骤包括：

在所述衬底上依次形成刻蚀停止层、介质层；

在所述介质层上形成图形化的硬掩膜层，定义出沟槽的位置；

在所述图形化的硬掩膜层上形成图形化的光刻胶层，定义出通孔的位置；

以所述光刻胶层为掩膜刻蚀部分所述介质层，形成通孔；

去除所述光刻胶层；

以所述硬掩膜层为掩膜刻蚀所述介质层，至暴露出所述刻蚀停止层，形成沟槽；

刻蚀所述刻蚀停止层，至暴露出所述导电层，去除所述硬掩膜层；

在所述沟槽和通孔中填充导电材料。

可选地，在所述沟槽和通孔中填充导电材料的步骤包括：形成覆盖所述介质层并填充所述沟槽和通孔的导电材料层，平坦化所述导电材料层至暴露出所述介质层。

可选地，在刻蚀所述介质层、去除所述光刻胶层、去除所述硬掩膜层、以及平坦化所述金属层的上述任一步骤过程中均产生介质层损伤。

可选地，所述等离子体处理在平坦化所述导电材料层之后进行。

可选地，所述导电材料是铜。

可选地，采用电镀铜工艺形成导电材料层。

可选地，所述硬掩膜层的材料是TiN、BN或TaN。

与现有技术相比，本发明实施例具有以下优点：

本发明实施例采用He/H₂等离子体对受到低k损伤的介质层进行处理，提高介质材料的孔隙率，降低介质材料的k值，修复介质层损伤。

进一步地，本发明实施例通过在形成互连结构之后进行He/H₂等离子体处理，从而有效降低互连结构的RC延迟。

附图说明

图1是本发明一实施例的修复介质层损伤的方法的流程示意图；

图2至图10是本发明一实施例的形成大马士革互连结构中间结构的剖面示意图。

具体实施方式

如前所述，采用低/超低k介质材料的介质层由于其材料本身多孔、材质较软，在半导体制造工艺例如刻蚀、灰化或平坦化过程中易于受到等离子体和/或化学制剂的损伤，这会增大介质层的k值，从而增大互连结构的RC延迟，并且实践发现，介质材料k值越低，越容易产生低k损伤。发明人发现，采用He/H₂等离子体对产生低k损伤的介质层进行处理，不仅没有改变介质材料的表面属性，即，没有从疏水性向亲水性转变，而且还可以提高介质材料的孔隙率，降低介质材料的k值，修复介质层损伤，从而减小RC延迟。

为此，本发明提供一种修复介质层损伤的方法，如图1所示，图1是本发明一实施例的修复介质层损伤的方法的流程示意图，该方法至少包括以下步骤：

步骤S1，提供衬底；

步骤S2，在所述衬底上形成介质层，所述介质层的材料是低k介质材料或超低k介质材料，在所述介质层内形成互连结构，其中在形成互连结构的过程中产生介质层损伤；

步骤S3，在等离子体处理室内通入包括He和H₂的等离子体，对形成了互连结构的衬底进行等离子体处理，以修复介质层损伤。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

下面结合图1以及图2~图10来说明修复介质层损伤的方法。

执行步骤S1，如图2所示，提供衬底10。所述衬底10的材质可以为半导体衬底材料，例如硅、锗或者硅锗。

所述衬底上形成有导电层101。所述导电层101可以是形成在衬底上的半导体器件层的有源区，或形成在衬底上的互连结构，上述结构均为本领域所熟知，在此不予赘述。所述导电层101通过后续形成的互连结构形成电连接。

结合图3至图10所示，执行步骤S2，在所述衬底10上形成介质层12，所述介质层12的材料是低k介质材料或超低k介质材料，在所述介质层内形成互连结构，其中在形成互连结构的过程中产生介质层损伤。

为详细说明本发明修复介质层损伤的方法，以下将以形成大马士革互连结构为例进行说明。大马士革技术，是基于金属铜互连材料和低k介质材料的半导体制造工艺，它的特点是可以制造多层高密度的金属互连结构，在一定程度上克服了大电阻和寄生电容的问题，从而提高半导体电路性能。

通常有两种形成大马士革互连结构的方法，一种是先形成通孔再形成沟槽（via first）技术，另一种是先形成沟槽再形成通孔（trench first）技术。在本发明以下实施方式中，将以via first技术为例对形成大马士革互连结构的方法进行说明。作为本发明的一个实施例，所述形成大马士革互连结构的方法至少包括以下步骤：

S21，在所述衬底上依次形成刻蚀停止层、介质层，在所述介质层上形成图形化的硬掩膜层，定义出沟槽的位置；在所述图形化的硬掩膜层上形成图形化的光刻胶层，定义出通孔的位置；

S22，以所述光刻胶层为掩膜刻蚀部分所述介质层，形成通孔；

S23，去除所述光刻胶层；

S24，以所述硬掩膜层为掩膜刻蚀所述介质层，至暴露出所述刻蚀停止层，形成沟槽；

S25，刻蚀所述刻蚀停止层，至暴露出所述导电层，去除所述硬掩膜层；

S26，在所述沟槽和通孔中填充导电材料。

首先，如图5所示，执行步骤S21，在所述衬底10上依次形成刻蚀停止层11、介质层12，在所述介质层12上形成图形化的硬掩膜层13，定义出沟槽的位置；在所述图形化的硬掩膜层13上形成图形化的光刻胶层15，定义出通孔的位置。

作为本发明的一个实施例，结合图3至图5说明形成如图5所示的结构。

如图3所示，在所述衬底10上依次形成覆盖衬底的刻蚀停止层11、介质层12、硬掩膜层13和第一光刻胶层14。

可以采用CVD的方法在所述衬底10上形成刻蚀停止层11。所述刻蚀停止层11是用于保护其下的衬底材料，以防止后续由于过刻蚀可能损伤到下面的衬底材料。所述刻蚀停止层11的材质可以为SiN、SiC、SiOC、SiOCN或SiCN中的一种。

然后，在所述刻蚀停止层11上形成介质层12，可以采用有机聚合物旋涂工艺形成介质层。所述介质层12的材料是低k介质材料或超低k介质材料，并且所述介质层12可以是多孔或非多孔的，例如，所述介质层12的材质可以为碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的一种。所述介质层12的k值小于3。

接下来，在所述介质层12上依次形成覆盖介质层12的硬掩膜层13和第一光刻胶层14，可以采用CVD的方法形成所述硬掩膜层13，所述硬掩膜层13的材质可以为金属硬掩膜，例如是TiN，BN等。

如图4所示，图形化所述第一光刻胶层14，并以图形化后的所述第一光刻胶层14为掩膜，刻蚀所述硬掩膜层13，在硬掩膜层13中形成第一开口1301，所述第一开口1301定义出待形成的沟槽的位置。

之后，如图5所示，去除所述第一光刻胶层14，形成覆盖所述硬掩膜层13的光刻胶层15，图形化所述光刻胶层15，形成具有第二开口1501的光刻胶层15，并且所述第二开口1501定义出待形成的通孔的位置。

所述光刻胶层可以采用本领域技术人员熟知的光刻工艺形成，并且本领域技术人员应该了解的是，在形成所述光刻胶层之前，还可以包括形成底部抗反射层（BARC）的步骤，在此不予赘述。

参考图6，执行步骤S22，以所述图形化的光刻胶层15为掩膜刻蚀部分所述介质层12，形成通孔1502。

作为本发明的一个实施例，以所述具有第二开口1501的光刻胶层15为掩膜，对介质层12进行干法刻蚀工艺，在所述介质层12内形成通孔1502，可以通过控制刻蚀工艺的时间，来控制通孔1502的深度，所述通孔1502的深度小于介质层12的厚度。

参考图7，执行步骤S23，去除所述光刻胶层15，可以采用灰化工艺去除光刻胶层15。

作为本发明的一个实施例，所述灰化工艺通常采用O₂和CF₄或N₂和CF₄作为等离子体来去除光刻胶，如前所述，由于介质层12其材料本身多孔、材质较软，在采用灰化工艺去除光刻胶层15的步骤中易于受到等离子体的损伤，导致氮、氧或氟基团漂移进介质层，从而引起介电常数的增加。

此外，在上述对介质层12进行刻蚀工艺的步骤中，还包括去除刻蚀残留物的操作，通常采用氧气等离子体来去除刻蚀残留物，然而，氧气等离子体的引入会对介质层造成损伤，例如，材料组分的改变（碳耗尽），从而引起介电常数的增加。

因此，介质层12在经过上述灰化去除光刻胶层15过程中、或刻蚀介质层12过程中会产生低k损伤。

接下来，参考8，执行步骤S24，以所述图形化的的硬掩膜层13为掩膜刻蚀所述介质层12，至暴露出所述刻蚀停止层11，形成沟槽。

作为本发明的一个实施例，以所述具有第一开口1301的硬掩膜层13为掩膜，对所述介质层12进行干法刻蚀工艺，至暴露出所述刻蚀停止层11，在所述介质层12内形成沟槽1503。

如图9所示，执行步骤S25，刻蚀所述刻蚀停止层11，至暴露出所述导电层101，去除所述硬掩膜层13；

作为本发明的一个实施例，可以采用干法刻蚀工艺去除所述刻蚀停止层11，至暴露出所述导电层101。然后，采用湿法腐蚀工艺去除所述硬掩膜层13，而进行湿法腐蚀的化学制剂通常含有水分，导致介质层12易于暴露于水分中，而介质层12的低/超低k介质材料在水分环境下，易于发生表面属性的转变，由疏水性转变成亲水性，从而引起介电常数的增加。因此，介质层12在经过上述湿法腐蚀工艺去除硬掩膜层13后再次受损。

如图10所示，执行步骤S26，在所述沟槽和通孔中填充导电材料，从而形成大马士革互连结构。

作为本发明的一个实施例，在所述沟槽和通孔中填充导电材料的步骤可以包括：形成覆盖所述介质层12并填充所述沟槽和通孔的导电材料层（未图示），对所述导电材料层进行平坦化工艺，至暴露出所述介质层12，形成如图10所示的互连层16。所述互连层16与导电层101电连接。

作为一个实施例，所述导电材料为铜，可以采用电化学沉积（ECD）或电镀铜（ECP）的方法填充导电材料，作为本发明的一个实施例，采用ECP填充铜导电材料。

通常，采用化学机械研磨（CMP）工艺平坦化所述导电材料层，然而，在CMP工艺过程中，所述介质层12易于暴露于研磨液的水分中，而介质层12的低/超低k介质材料在水分环境下，易于发生表面属性的转变，由疏水性转变成亲水性，从而引起介电常数的增加。因此，介质层12在经过上述CMP工艺后再次受损。

根据本发明的上述实施例，在形成大马士革互连结构的过程中，在刻蚀介质层12、去除光刻胶层15、去除图形化的硬掩膜层13、以及平坦化导电材料层的上述任一步骤的过程中都可能会产生介质层损伤，因此，为了减小所述损伤，在平坦化所述金属层之后，执行步骤S3，在等离子体处理室内通入包括He和H2的等离子体，对所述形成有互连结构的衬底进行等离子体处理，以修复介质层损伤。

作为本发明的实施例，所述等离子体处理室采用下游微波等离子体反应器（downstream microwave plasma）。在平坦化所述金属层之后，在下游微波等离子体反应器内通入He和H₂组成的等离子体，对所述形成了互连结构的衬底进行等离子体处理，降低介质层12的介电常数，从而修复介质层损伤。其中，所述H₂占所述等离子体体积的1%至10%。所述等离子体处理室的温度不超过450℃，所述处理室的压强范围在2-200mTorr之间，所述He的流量范围在10-500sccm之间，所述H₂的流量范围在10-100sccm，处理时间小于30分钟。

作为本发明的一个优选实施例，所述H₂占所述等离子体体积的4%至5%，所述等离子体处理的温度范围在210℃至420℃之间，例如低于350℃。

经过上述He/H₂等离子体处理之后，不仅没有改变介质材料的表面属性，即，没有从疏水性向亲水性转变，而且还可以提高介质材料的孔隙率，降低介质材料的k值，修复介质层损伤，从而减小互连结构的RC延迟。

虽然本发明是以形成大马士革互连结构为例来说明修复介质层损伤的方法，但本领域技术人员应该了解的是，对于受损的介质层，都可以采用本发明公开的技术方案来修复介质层的低k损伤。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种修复介质层损伤的方法，其特征在于，包括：

提供衬底；

2.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述等离子体处理室的温度不超过450℃，所述处理室的压强范围在2-200mTorr之间，所述He的流量范围在10-500sccm之间，所述H₂的流量范围在10-100sccm，处理时间小于30分钟。

3.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述等离子体处理的温度范围在210℃至420℃之间。

4.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述H₂占所述等离子体体积的1%至10%。

5.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述H₂占所述等离子体体积的4%至5%。

6.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述等离子体处理室采用下游微波等离子体反应器。

7.如权利要求1所述的修复介质层损伤的方法，其特征在于，所述互连结构为大马士革互连结构。

8.如权利要求7所述的修复介质层损伤的方法，其特征在于，所述形成大马士革互连结构的步骤包括：

在所述衬底上依次形成刻蚀停止层、介质层；

以所述光刻胶层为掩膜刻蚀部分所述介质层，形成通孔；

去除所述光刻胶层；

在所述沟槽和通孔中填充导电材料。

9.如权利要求8所述的修复介质层损伤的方法，其特征在于，在所述沟槽和通孔中填充导电材料的步骤包括：形成覆盖所述介质层并填充所述沟槽和通孔的导电材料层，平坦化所述导电材料层至暴露出所述介质层。

10.如权利要求9所述的修复介质层损伤的方法，其特征在于，在刻蚀所述介质层、去除所述光刻胶层、去除所述硬掩膜层、以及平坦化所述金属层的上述任一步骤过程中均产生介质层损伤。

11.如权利要求9所述的修复介质层损伤的方法，其特征在于，所述等离子体处理在平坦化所述导电材料层之后进行。

12.如权利要求9所述的修复介质层损伤的方法，其特征在于，所述导电材料是铜。

13.如权利要求9所述的修复介质层损伤的方法，其特征在于，采用电镀铜工艺形成导电材料层。

14.如权利要求8所述的修复介质层损伤的方法，其特征在于，所述硬掩膜层的材料是TiN、BN或TaN。