CN102324403A - 超低介电常数薄膜铜互连的制作方法 - Google Patents

超低介电常数薄膜铜互连的制作方法 Download PDF

Info

Publication number
CN102324403A
CN102324403A CN201110310575A CN201110310575A CN102324403A CN 102324403 A CN102324403 A CN 102324403A CN 201110310575 A CN201110310575 A CN 201110310575A CN 201110310575 A CN201110310575 A CN 201110310575A CN 102324403 A CN102324403 A CN 102324403A
Authority
CN
China
Prior art keywords
ultralow dielectric
etching
dielectric film
film
thin protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110310575A
Other languages
English (en)
Other versions
CN102324403B (zh
Inventor
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN 201110310575 priority Critical patent/CN102324403B/zh
Publication of CN102324403A publication Critical patent/CN102324403A/zh
Application granted granted Critical
Publication of CN102324403B publication Critical patent/CN102324403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种超低介电常数薄膜铜互连的制作方法，该种制作方法采用两步单大马士革工艺制作具有通孔和沟槽的互连层，在制作通孔时采用金属硬模为掩模使得通孔的特征尺寸容易控制，避免了通孔与通孔之间距离减少，从而漏电流不会增大，铜互连的可靠性提高。

Description

超低介电常数薄膜铜互连的制作方法
技术领域
本发明涉及半导体技术，特别涉及一种超低介电常数薄膜铜互连的制作方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连引线的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。
互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。
为了减小金属互连层之间的寄生电容，现有技术有使用低介电常数(low-k)材料甚至超低介电常数(untra-low-k)材料，而为了降低介电常数，低介电常数材料和超低介电常数材料一般被做成多孔、疏松的结构。然而多孔、疏松结构的超低介电常数材料不足之处在于：易碎、易被杂质污染导致在后续的制作过程中与其它层结合困难，同时互连层的外形、损伤、可靠性不容易控制。
美国专利7767578提到一种形成双大马士革的方法，在衬底上沉积介电常数薄膜，在介电常数薄膜上沉积介电常数薄膜保护膜，在介电常数薄膜保护膜上沉积氧化硅膜，在氧化硅膜上沉积金属硬模，通过刻蚀在金属硬模上形成用于后续形成沟槽的窗口，再用光刻胶做掩模在用于后续形成沟槽的窗口内刻蚀氧化硅膜、介电常数薄膜保护膜和介电常数薄膜形成通孔，去除光刻胶在用于后续形成沟槽的窗口内刻蚀氧化硅膜、介电常数薄膜保护膜和部分介电常数薄膜形成沟槽，在通孔和沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，通过化学机械研磨去除金属硬模、氧化硅膜、介电常数薄膜保护膜和部分介电常数薄膜，形成金属互连层。
在用光刻胶做掩模制作通孔的铜互连工艺中，随着特征尺寸的减小，现有技术在控制通孔特征尺寸方面具有局限性，图1是现有技术铜互连层结构的俯视图。通孔之间的距离d变小，甚至通孔之间会连接在一起，导致通孔之间的漏电流增大，从而导致铜互连的可靠性下降。
发明内容
本发明的目的是提供一种超低介电常数薄膜铜互连的制作方法，以改善铜互连制程中通孔特征尺寸的控制，降低漏电流、提高可靠性。
本发明的技术解决方案是一种超低介电常数薄膜铜互连的制作方法，包括以下步骤：
在硅片上依次沉积第一刻蚀停止层、第一超低介电常数薄膜、第一超低介电常数薄膜保护膜和金属硬模；
采用光刻、刻蚀工艺，形成贯穿金属硬模、第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层的通孔；
在通孔内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，通过化学机械研磨去除金属硬模、第一超低介电常数薄膜保护膜和部分第一超低介电常数薄膜，形成通孔金属层；
在上述结构上依次沉积第二刻蚀停止层、第二超低介电常数薄膜和第二超低介电常数薄膜保护膜；
采用光刻、刻蚀工艺，形成贯穿第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层的沟槽；
在沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，通过化学机械研磨去除第二超低介电常数薄膜保护膜和部分第二超低介电常数薄膜，形成金属互连层。
作为优选：所述采用光刻、刻蚀工艺，形成贯穿金属硬模、第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层的通孔的步骤包括以下步骤：
在金属硬模上涂覆第一光刻胶并通过光刻形成第一刻蚀窗口；
在第一刻蚀窗口内刻蚀金属硬膜，刻蚀停止在第一超低介电常数薄膜保护膜上，再去除第一光刻胶，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口；
刻蚀第二刻蚀窗口内的第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层，形成通孔。
作为优选：所述采用光刻、刻蚀工艺，形成贯穿第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层的沟槽的步骤包括以下步骤：
在第二超低介电常数薄膜保护膜上涂覆第二光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；
在第三刻蚀窗口内刻蚀第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层，形成沟槽，再去除第二光刻胶，形成沟槽。
作为优选：所述刻蚀停止层的材料为SiN、SiC、SiOC、SiOCN或SiCN。
作为优选：所述超低介电常数薄膜保护膜的材料为二氧化硅。
作为优选：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。
作为优选：所述超低介电常数薄膜的厚度为
Figure BDA0000098511040000031
作为优选：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。
与现有技术相比，本发明采用金属硬膜为掩模制作通孔，使得本发明在通孔制作中通孔的特征尺寸控制的较好，通孔之间的距离不会变小，从而降低通孔之间的漏电流，进而提高铜互连的可靠性。
附图说明
图1是现有技术铜互连层结构的俯视图。
图2是本发明制作流程图。
图3a-图3j是本发明一实施例制作流程中各个工艺步骤的剖面图。
图4是本发明铜互连层结构的俯视图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
如图2所示，所述超低介电常数薄膜铜互连结构制作工艺如下：
在步骤1中，如图3a所示，在硅片1上沉积第一刻蚀停止层21，在第一刻蚀停止层21上沉积第一超低介电常数薄膜22，在第一超低介电常数薄膜22上沉积第一超低介电常数薄膜保护膜23，在第一超低介电常数薄膜保护膜23上沉积金属硬模24；所述第一刻蚀停止层21的材料为SiN、SiC、SiOC、SiOCN或SiCN，所述第一超低介电常数薄膜保护膜23的材料为二氧化硅，所述金属硬模24的材料为Ta或Ti或W或TaN或TiN或WN，所述第一超低介电常数薄膜22采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述第一超低介电常数薄膜22的介电常数为2.2-2.8，所述第一超低介电常数薄膜22的厚度为
Figure BDA0000098511040000051
在步骤2中，采用光刻、刻蚀工艺，形成贯穿金属硬模24、第一超低介电常数薄膜保护膜23、第一超低介电常数薄膜22和第一刻蚀停止层21的通孔，具体步骤如下：
如图3b所示，在金属硬模24上涂覆第一光刻胶25并通过光刻形成第一刻蚀窗口25a；
如图3c所示，在第一刻蚀窗口25a内刻蚀金属硬膜24，刻蚀停止在第一超低介电常数薄膜保护膜23上，再去除第一光刻胶25，在金属硬膜24中形成第二刻蚀窗口24a，所述第二刻蚀窗口24a用于在后续步骤中作为刻蚀通孔的窗口，采用金属硬膜24，改善铜互连制程中通孔特征尺寸的控制，从而降低漏电流、提高可靠性；
如图3d所示，刻蚀第二刻蚀窗口24a内的第一超低介电常数薄膜保护膜23、第一超低介电常数薄膜22和第一刻蚀停止层21，形成通孔26。
在步骤3中，如图3e所示，在通孔26内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成第一金属层27，如图3f所示，通过化学机械研磨工艺研磨第一金属层27，并去除金属硬模24、第一超低介电常数薄膜保护膜23和部分第一超低介电常数薄膜22，形成通孔金属层28；
在步骤4中，如图3g所示，在上述结构上沉积第二刻蚀停止层31、在第二刻蚀停止层31上沉积第二超低介电常数薄膜32，在第二超低介电常数薄膜32上沉积第二超低介电常数薄膜保护膜33；所述第二刻蚀停止层31的材料为SiN、SiC、SiOC、SiOCN或SiCN，所述第二超低介电常数薄膜保护膜33的材料为二氧化硅，所述第二超低介电常数薄膜32采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述第二超低介电常数薄膜32的介电常数为2.2-2.8，所述第二超低介电常数薄膜32的厚度为
Figure BDA0000098511040000052
在步骤5中，采用光刻、刻蚀工艺，形成贯穿第二超低介电常数薄膜保护膜33、第二超低介电常数薄膜32和第二刻蚀停止层31的沟槽，具体步骤如下：
继续参见图3g，在第二超低介电常数薄膜保护膜33上涂覆第二光刻胶34并通过光刻形成第三刻蚀窗口34a，所述第三刻蚀窗口34a用于在后续步骤中作为刻蚀沟槽的窗口；如图3h所示，在第三刻蚀窗口34a内刻蚀第二超低介电常数薄膜保护膜33、第二超低介电常数薄膜32和第二刻蚀停止层31，再去除第二光刻胶34，形成沟槽35，所述沟槽35底部暴露出通孔金属层28。
在步骤6中，如图3i所示，在沟槽35内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成第二金属层36，再如图3j所示，通过化学机械研磨工艺研磨第二金属层36，并去除第二超低介电常数薄膜保护膜33和部分第二超低介电常数薄膜32，形成金属互连层37，本发明铜互连层结构的俯视图如图4所示，相对于现有技术铜互连的制作工艺得到的铜互连，通孔的特征尺寸控制好，通孔之间的距离d1没有变小，从而降低通孔之间的漏电流，进而提高铜互连的可靠性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (8)

1.一种超低介电常数薄膜铜互连的制作方法，包括以下步骤：
在硅片上依次沉积第一刻蚀停止层、第一超低介电常数薄膜、第一超低介电常数薄膜保护膜和金属硬模；
采用光刻、刻蚀工艺，形成贯穿金属硬模、第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层的通孔；
在通孔内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，通过化学机械研磨去除金属硬模、第一超低介电常数薄膜保护膜和部分第一超低介电常数薄膜，形成通孔金属层；
在上述结构上依次沉积第二刻蚀停止层、第二超低介电常数薄膜和第二超低介电常数薄膜保护膜；
采用光刻、刻蚀工艺，形成贯穿第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层的沟槽；
在沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，通过化学机械研磨去除第二超低介电常数薄膜保护膜和部分第二超低介电常数薄膜，形成金属互连层。
2.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述采用光刻、刻蚀工艺，形成贯穿金属硬模、第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层的通孔的步骤包括以下步骤：
在金属硬模上涂覆第一光刻胶并通过光刻形成第一刻蚀窗口；
在第一刻蚀窗口内刻蚀金属硬膜，刻蚀停止在第一超低介电常数薄膜保护膜上，再去除第一光刻胶，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口；
刻蚀第二刻蚀窗口内的第一超低介电常数薄膜保护膜、第一超低介电常数薄膜和第一刻蚀停止层，形成通孔。
3.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述采用光刻、刻蚀工艺，形成贯穿第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层的沟槽的步骤包括以下步骤：
在第二超低介电常数薄膜保护膜上涂覆第二光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；
在第三刻蚀窗口内刻蚀第二超低介电常数薄膜保护膜、第二超低介电常数薄膜和第二刻蚀停止层，形成沟槽，再去除第二光刻胶，形成沟槽。
4.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述刻蚀停止层的材料为SiN、SiC、SiOC、SiOCN或SiCN。
5.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜保护膜材料为二氧化硅。
6.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。
7.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜的厚度为
Figure FDA0000098511030000021
8.根据权利要求1所述的超低介电常数薄膜铜互连的制作方法，其特征在于：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。
CN 201110310575 2011-10-13 2011-10-13 超低介电常数薄膜铜互连的制作方法 Active CN102324403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110310575 CN102324403B (zh) 2011-10-13 2011-10-13 超低介电常数薄膜铜互连的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110310575 CN102324403B (zh) 2011-10-13 2011-10-13 超低介电常数薄膜铜互连的制作方法

Publications (2)

Publication Number Publication Date
CN102324403A true CN102324403A (zh) 2012-01-18
CN102324403B CN102324403B (zh) 2013-07-10

Family

ID=45452116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110310575 Active CN102324403B (zh) 2011-10-13 2011-10-13 超低介电常数薄膜铜互连的制作方法

Country Status (1)

Country Link
CN (1) CN102324403B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474342A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 修复介质层损伤的方法
CN103915375A (zh) * 2012-12-31 2014-07-09 意法半导体公司 用于先进后端工艺线互连的组合大马士革和减薄金属刻蚀的系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155344A1 (en) * 2003-02-10 2004-08-12 Masaki Yamada Semiconductor device and manufacturing method thereof
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法
CN101410481A (zh) * 2006-03-29 2009-04-15 英特尔公司 在半导体加工中蚀刻金属硬掩模材料的组合物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155344A1 (en) * 2003-02-10 2004-08-12 Masaki Yamada Semiconductor device and manufacturing method thereof
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法
CN101410481A (zh) * 2006-03-29 2009-04-15 英特尔公司 在半导体加工中蚀刻金属硬掩模材料的组合物
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474342A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 修复介质层损伤的方法
CN103915375A (zh) * 2012-12-31 2014-07-09 意法半导体公司 用于先进后端工艺线互连的组合大马士革和减薄金属刻蚀的系统及方法

Also Published As

Publication number Publication date
CN102324403B (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
US7605085B2 (en) Method of manufacturing interconnecting structure with vias
CN102315163A (zh) 超低介电常数薄膜铜互连的制作方法
CN103378033A (zh) 衬底通孔及其形成方法
CN102364673A (zh) 一种铜互连的形成方法
CN104347488B (zh) 互连结构的形成方法
CN102332425A (zh) 一种提升铜互连技术中抗电迁移特性的方法
CN105609431A (zh) 半导体结构及其形成方法
CN102569176A (zh) 制备双大马士革结构的方法
CN102364670A (zh) 金属铜大马士革互联结构的制造方法
JP3645129B2 (ja) 半導体装置の製造方法
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
CN102324401A (zh) 铜互连结构的制作方法
CN103904025A (zh) 提高金属连线电迁移可靠性的方法
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN103972156B (zh) 半导体互连结构及其制作方法
TW540118B (en) Method for increasing the surface wetability of low dielectric constant material
CN102420179B (zh) 超低介电常数薄膜铜互连的制作方法
CN101982879A (zh) 一种低介电常数介质与铜互连的结构及其集成方法
CN102420212A (zh) 超低介电常数薄膜铜互连结构及其制作方法
US6590288B1 (en) Selective deposition in integrated circuit interconnects
CN102693937B (zh) 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法
CN101673727A (zh) 一种低介电常数介质与铜互连的结构和集成方法
CN102332427A (zh) 第一层铜互连的制作方法
CN102437090B (zh) 无金属阻挡层的铜后道互连工艺
CN102810508B (zh) 改善刻蚀形貌并提升可靠性的铜互连制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Chen Yuwen

Inventor after: Li Lei

Inventor after: Hu Youcun

Inventor after: Zhang Liang

Inventor after: Ji Feng

Inventor before: Chen Yuwen

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: CHEN YUWEN TO: CHEN YUWEN LI LEI HU YOUCUN ZHANG LIANG JI FENG

C14 Grant of patent or utility model
GR01 Patent grant