CN109573940A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109573940A
CN109573940A CN201710906665.2A CN201710906665A CN109573940A CN 109573940 A CN109573940 A CN 109573940A CN 201710906665 A CN201710906665 A CN 201710906665A CN 109573940 A CN109573940 A CN 109573940A
Authority
CN
China
Prior art keywords
chamber
blocking portion
interface channel
passage
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710906665.2A
Other languages
English (en)
Other versions
CN109573940B (zh
Inventor
焦继伟
刘京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201710906665.2A priority Critical patent/CN109573940B/zh
Publication of CN109573940A publication Critical patent/CN109573940A/zh
Application granted granted Critical
Publication of CN109573940B publication Critical patent/CN109573940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00071—Channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

本申请提供一种半导体器件及其形成方法，其中该形成方法包括：在半导体衬底的正面形成第一腔；其中，连接通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从正面到背面的方向，连接通道与阻挡部交叠；形成器件层，器件层支撑于正面且面对第一腔；在半导体衬底的背面形成第二腔，第二腔与连接通道共用开口，从正面到背面的方向上，开口在阻挡部的投影位于阻挡部的范围内。利用本技术方案，由于开口在阻挡部的投影位于阻挡部范围内，阻挡部对开口形成遮挡，阻挡从开口流出的腐蚀性物质，使腐蚀性物质无法直接冲击器件层，避免器件层遭到腐蚀而受损，确保半导体器件性能良好。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
微机电系统(MEMS，Micro-Electro-Mechanical System)是以半导体制造技术为基础发展起来的先进的制造技术平台。例如，压力传感器为MEMS的一个应用。
现有一种利用MEMS工艺的半导体器件的形成方法包括：
首先，在半导体衬底中形成位于正面的压力腔，及支撑在半导体衬底正面并面向压力腔的器件层；
接着，在半导体衬底的背面一侧刻蚀半导体衬底，形成位于背面的第二腔，第二腔连通压力腔，可以释放压力腔的压力，促使器件层复位。
在刻蚀半导体衬底以形成第二腔过程中，通常会出现过刻蚀现象，造成刻蚀剂损伤器件层，从而影响产品性能及良率。
发明内容
本发明解决的问题是，现有利用MEMS工艺的半导体器件的形成工艺存在产品性能不佳且良率下降的问题。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
在半导体衬底的正面形成第一腔；
在所述第一腔的底面形成连接通道，其中，所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从所述正面到半导体衬底的背面的方向，所述连接通道与所述阻挡部交叠；
形成器件层，所述器件层支撑于所述正面且面对所述第一腔；
在所述半导体衬底的背面形成第二腔，所述第二腔与所述连接通道共用开口，其中，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
可选地，所述半导体衬底为单层衬底。
可选地，在所述第一腔的底面形成连接通道，包括：
在所述第一腔的底面形成第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；
在所述第一通道的侧壁形成保护层；
以所述保护层为掩膜，并通过所述第一通道对所述半导体衬底进行各向同性刻蚀，得到与所述第一通道远离所述底面的一端连接的所述第二通道，在所述正面到背面的方向上，所述连接通道通过第二通道与所述阻挡部之间交叠，且通过所述第二通道与所述第二腔交叠并共用所述开口。
可选地，在所述第一腔的底面形成第一通道，包括：对所述第一腔的底面进行各向异性干法刻蚀，得到所述第一通道。
可选地，通过所述第一通道对所述单层衬底进行各向同性刻蚀，包括：
通过所述第一通道对所述单层衬底进行各向同性湿法刻蚀。
可选地，在所述第一腔的底面形成连接通道，还包括：在形成所述第二通道之后，去除所述保护层。
可选地，所述连接通道包括围绕所述阻挡部分布的子通道，所述阻挡部定义各所述子通道的所述侧壁；
其中所述第二腔通过所述开口与各所述子通道连通。
可选地，所述连接通道包括分布在所述阻挡部两相反侧的子通道。
本发明还提供一种半导体器件，包括：
位于半导体衬底的正面的第一腔；
位于所述第一腔的底面的连接通道和阻挡部，其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部，并且从所述正面到半导体衬底的背面的方向，所述连接通道与所述阻挡部交叠；
器件层，支撑于所述正面且面对所述第一腔；
位于所述半导体衬底的背面的第二腔，从所述正面到背面的方向上，所述第二腔与所述连接通道共用开口，其中，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
可选地，若所述半导体衬底为单层衬底，所述连接通道包括：
位于所述第一腔的底面的第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以得到所述阻挡部；
与所述第一通道远离所述底面的一端连接的所述第二通道，从所述正面到背面的方向上，所述连接通道通过第二通道与所述阻挡部之间交叠，且通过第二通道与所述第二腔共用所述开口。
可选地，所述连接通道包括围绕所述阻挡部分布的至少两个子通道，所述阻挡部定义各所述子通道的至少部分所述侧壁；
其中所述第二腔通过所述开口与各所述子通道连通。
可选地，所述连接通道包括分布在所述阻挡部两相反侧的子通道。
与现有技术相比，本发明的技术方案具有以下优点：
在半导体衬底正面形成第一腔、位于第一腔底面的连接通道、和阻挡部、位于正面并面对第一腔的器件层，其中，连接通道的侧壁与第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从正面到半导体衬底的背面的方向，连接通道与阻挡部交叠。之后，在半导体衬底的背面形成第二腔，由于第二腔连通连接通道的开口在阻挡部的投影位于阻挡部的范围内，阻挡部对开口形成直接阻挡。因此，从开口流出的腐蚀性物质无法冲击器件层，避免器件层遭到腐蚀而受损，确保半导体器件性能良好。
附图说明
图1是本说明书实施例提出的一种半导体器件的形成方法的流程图；
图2-图11是本说明书第一实施例提出的一种半导体器件在形成过程中各个阶段的结构图；
图12-图19是本说明书第二实施例提出的一种半导体器件在形成过程中各个阶段的结构图。
具体实施方式
为解决现有技术存在的问题，本说明书实施例提出一种半导体器件及形成方法，在半导体衬底的正面形成第一腔、位于第一腔的底面的连接通道，得到阻挡部，连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从正面到半导体衬底的背面的方向，连接通道与阻挡部交叠；之后在正面形成器件层；在半导体衬底中形成位于背面的第二腔，第二腔具有远离背面且连通连接通道的开口，开口在阻挡部的投影位于阻挡部的范围内，使得阻挡部可以对开口形成遮挡。这样，在形成第二腔过程中，阻挡部可以对从开口流入的刻蚀剂形成阻挡，避免器件层遭到过刻蚀而受损，确保半导体器件性能良好。同时，第二腔与第一腔通过连接通道连通，因此不会影响半导体器件的正常工作。
需要说明的是，本说明书实施例提出的半导体器件可以是压力传感器、温度传感器、加速度传感器等，在此不再一一列举。在这种情况下，器件层可以是具有弹性的应变膜。依据工作原理，这种半导体器件可以是压阻式、电容式等，在此不再一一列举。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1为本说明书第一实施例提供的一种半导体器件的形成方法的流程图，该形成方法如下所示。这里，对半导体器件的具体类型不作限制。
第一实施例
参照图2，提供半导体衬底10，半导体衬底10包含背向设置的正面101和背面102。
在本说明书实施例中，半导体衬底10可以为单层结构，可以是带有掺杂的单层结构，其中掺杂可以改善其性能。半导体衬底10可以选择不带有掺杂的单层结构。例如半导体衬底10可以是硅衬底或者掺杂硅衬底。
参照图3，执行图1所示步骤S1：在半导体衬底10的正面101形成第一腔10a，第一腔10a位于半导体衬底10的正面101，第一腔10a的侧壁与半导体衬底10的正面101连接。
在本说明书实施例中，在半导体衬底10的正面101形成第一腔10a，包括：
在半导体衬底10上形成图形化的掩膜层(图中未示出)，图形化的掩膜层定义位于正面101的第一腔10a的位置；
以图形化的掩膜层为掩膜，刻蚀预设深度的半导体衬底10，至得到第一腔10a；
去除图形化的掩膜层。
其中，图形化的掩膜层的材料可以为光刻胶或其他掩膜材料，在此不作具体限制。在图形化的掩膜层的材料为光刻胶的情况下，可以先在正面101涂覆光刻胶，之后利用曝光、显影技术，得到图形化的掩膜层。
在这里，第一腔10a的预设深度不作具体限定，可以根据半导体器件的类型及性能进行设置。其中，刻蚀预设深度的半导体衬底10，可以包括：利用干法刻蚀或湿法刻蚀，刻蚀预设深度的半导体衬底10。
参照图1，执行步骤S2：在第一腔的底面形成连接通道，其中，连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从正面到半导体衬底的背面的方向，连接通道与阻挡部交叠；
在本说明书实施例中，若半导体衬底10为单层衬底，则在第一腔10a的底面103形成连接通道，具体可以采用如下步骤。
参照图4，形成掩膜层11，掩膜层11覆盖第一腔10a的底面103和侧壁104、半导体衬底10的正面101。
其中，掩膜层11的材料可以是氧化硅、氮化硅或氮氧化硅等硬掩膜材料。
参照图5，对掩膜层11(参照图4)进行图形化，从而形成图形化的掩膜层110，图形化的掩膜层110定义位于第一腔10a的底面103的连接通道的位置。
其中，对掩膜层11进行图形化，可以包括：利用光刻、刻蚀工艺，对掩膜层11进行图形化，得到图形化的掩膜层110。
参照图6，以图形化的掩膜层110为掩膜，刻蚀半导体衬底10，在第一腔10a的底面103形成第一通道100a，连接通道通过第一通道100a的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成阻挡部12。其中，在第一腔10a的底面103(参照图3)中，其中一部分底面因形成第一通道11a而被去除，而未被去除的剩余部分底面1031、和第一通道100a的一侧侧壁连接在一起，形成了阻挡部12。
在本说明书实施例中，阻挡部12可以占用剩余部分底面的一部分(如图6所示1031)；或者，阻挡部12可以占用剩余部分底面的全部，在此不作具体限定。在实际应用中，阻挡部12的位置及尺寸可以根据最终要形成的第二腔的位置及尺寸来确定。
在本说明书实施例中，可以对第一腔10a的底面103(参照图5)进行各向异性干法刻蚀，得到与第一腔10a的底面103连接的第一通道100a，第一通道100a深入第一腔10a的底面103以下预设深度。其中，在各向异性干法刻蚀过程中，可根据半导体衬底10的材料选择刻蚀剂，在此不再赘述。
在本说明书实施例中，各向异性干法刻蚀可以得到侧壁接近陡直的第一通道100a。
参照图7，在第一通道100a的侧壁形成保护层13。具体地，在第一通道100a的侧壁形成保护层13的步骤包括：
首先，利用热氧化生长或化学气相沉积工艺，在第一通道100a的侧壁和底部形成保护材料层，例如保护材料层包括氧化硅层；
其次，去除第一通道100a底部的保护材料层，剩余第一通道100a的侧壁的保护材料层作为保护层13。其中，去除第一通道100a底部的保护材料层，可以包括：利用光刻工艺形成窗口，所述窗口露出第一通道100a底部的保护材料层；之后，腐蚀第一通道100a底部的保护材料层。具体地，可以选择深反应离子刻蚀(Deep Reactive Ion Etching，缩写：DRIE)工艺，腐蚀第一通道100a底部的保护材料层。其中，DRIE是基于氟基气体的高深宽比硅刻蚀技术。
在本说明书实施例中，保护层13形成在第一通道100a的侧壁，这包括保护层13覆盖阻挡部12和阻挡部12上方的图形化的掩膜层110的侧壁。
参照图8，以保护层13和图形化的掩膜层110为掩膜，并通过第一通道100a对半导体衬底10进行各向同性刻蚀，得到与第一通道100a远离底面103的一端连接的第二通道100b。这样，连接通道10b包括第一通道100a和第二通道100b，从正面101到背面102的方向A上，连接通道10b通过第二通道100b与阻挡部12交叠。
在本说明书实施例中，各向同性刻蚀是指，刻蚀剂在各个方向上的刻蚀速率基本相同。利用这种特性，刻蚀剂可以在横向及纵向上均保持一定刻蚀速率。其中，横向延伸是指沿与第一通道100a的侧壁呈一定夹角地延伸，使得第二通道100b向阻挡部12下方延伸。
在本说明书实施例中，半导体衬底10为单层结构，在各向同性刻蚀过程中，无论半导体衬底10为不同晶面单晶硅或多晶硅，均能够得到如图所示形状的第二通道100b。
在本说明书实施例中，所述各向同性刻蚀工艺可以包括各向同性干法刻蚀或各向同性湿法刻蚀。在各向同性干法刻蚀过程中，可以使用气态的腐蚀性气体，例如气态氢氟酸腐蚀剂。在各向同性干法刻蚀过程中，可以使用腐蚀性溶液，例如可以使用HF-HNO3腐蚀系统，HF-HNO3腐蚀系统是在HF溶液和HNO3溶液中加H2O或者CH3COOH溶液，对于各个溶液之间的混合比例，可根据需要进行配置，在此不再赘述。
在本说明书实施例中，当在阻挡部12两相反侧均形成有连接通道10b，两相反侧的第二通道100b沿横向对向延伸至在阻挡部12下方连通在一起，这样阻挡部12呈悬空状态。
在本说明书实施例中，两相反侧的第二通道对向延伸时，可以不连通在一起，在此不作具体限定。
在本说明书实施例中，若半导体衬底10为单晶硅衬底，则可以基于单晶硅衬底表面的晶面类型，以保护层为掩膜，对半导体衬底10进行各向异性湿法刻蚀。
例如，若单晶硅衬底的表面为(111)晶面，则以保护层13为掩膜，利用腐蚀溶液对半导体衬底进行各向异性湿法刻蚀。腐蚀溶液对不同晶面，其刻蚀选择比具有差异，其中腐蚀溶液对晶面(111)的刻蚀速率小于对其他晶面的刻蚀速率。由于半导体衬底10表面、第一通道100a的底面为晶面(111)，因此碱性腐蚀溶液对半导体衬底10表面和第一通道100a的底面基本无腐蚀，而对第一通道100a的侧壁形成横向腐蚀，当腐蚀至达到与晶面(111)的同族晶面时，腐蚀基本停止，得到与阻挡部交叠的第二通道。
在本说明书实施例中，连接通道10b包括分布在阻挡部12两侧的至少两个子通道，从而阻挡部12同时定义两侧子通道的部分侧壁，两侧子通道为阻挡部12所隔开。
另外，在本说明书实施例中，阻挡部每一侧的子通道个数可以为至少一个；或者，在阻挡部的其中一侧形成有第一通道，而在另一侧可以不形成有第一通道；或者，多个第一通道可以围绕阻挡部分布，从而形成形状规则或不规则的阻挡部。
因此，第一通道可以包括围绕阻挡部分布的至少两个子通道，这里第一通道中包含的子通道的数量和排布方式不作具体限定。这里阻挡部12的位置及尺寸可根据待形成的第二腔(图中未示出)的位置确定，在此不作具体限定。
在本说明书实施例中，这两侧子通道可以为平行设置的两条长条形通孔，使得阻挡部12为矩形。通孔还可以是方形、圆形等其他形状，从而得到对应形状的阻挡部12。
参照图1，并执行步骤S3：形成器件层，器件层支撑于正面且面对第一腔。
在本说明书实施例中，下面详细介绍形成器件层的具体步骤。
参照图9，在半导体衬底10上形成绝缘体上硅14。若在半导体衬底10的正面101形成有图形化的掩膜层110，则绝缘体上硅14支撑于图形化的掩膜层110，并面对第一腔10a，第一腔11a的开口被绝缘体上硅14所封闭，使得第一腔10a与连接通道10b形成真空腔。
在本说明书实施例中，采用硅-硅键合技术，将绝缘体上硅14与图形化的掩膜层110连接在一起。对硅-硅键合技术的具体参数，在此不作具体限定，可以根据需要进行设置。
需要说明的是，在形成绝缘体上硅14之前，可以先去除保护层13(参照图8)，或者不去除保护层。
参照图10，利用化学机械研磨工艺或者刻蚀工艺，对绝缘体上硅14(参照图9)进行研磨至得到预设厚度的器件层140，使得器件层140通过覆盖正面101的图形化的掩膜层110与半导体衬底10连接。
若本说明书实施例记载的半导体器件为压力传感器，器件层140可以是弹性应变膜，能够受压发生弹性变形，并在压力释放后回复原位。
若本说明书实施例记载的半导体器件为其他类型传感器、或者其他类型器件时，器件层140可以是对应结构，不限于图7记载的结构形式，在此不作具体限定。
在本说明书实施例中，图7所示绝缘体上硅14可被替换为其他材料。例如，根据半导体器件的具体类型或者预先设计，选择器件层140的材料，在此不作具体限定。
另外，需要说明的是，若在形成连接通道之后，图形化的掩膜层被去除，则器件层可以直接与半导体衬底的正面键合，连接在一起。
参照图11，并执行图1所示步骤S4：在半导体衬底10的背面102形成第二腔10c，第二腔10c与连通连接通道10b共用开口10c1，其中，从所述正面101到背面102的方向A上，开口10c1在阻挡部12的投影位于阻挡部12的范围内。
在本说明书实施例中，可以使用深反应离子刻蚀方法刻蚀半导体衬底10，至第二腔10c与连接通道10b的侧壁连接，使得开口10c1与连接通道10b连通。若连接通道10b包含至少两个子通道，至此，各子通道通过开口10c1连通。
若半导体器件为压阻式压力传感器，则在形成第二腔10c之后，第二腔10c具有连通连接通道10b的一端开口10c1，和位于背面102且连通外界大气的另一端开口10c2。因此，则在形成第二腔10c之后，器件层140被释放，因此器件层140受压之后，能够发生有效的弹性变形。
在本说明书实施例中，在从正面101到背面102的方向A上，连接通道10b通过第二通道100b与阻挡部12之间交叠，能够实现连接通道10b通过第二通道100b与第二腔10c交叠并共用开口10c1。同时，当开口10c1在阻挡部12的投影位于阻挡部12的范围内时，开口10c1可以被阻挡部12所遮盖。因此，在刻蚀半导体衬底10以使得开口10c1与连接通道10b连通时，阻挡部12可以对从开口10c1流出的腐蚀性物质形成有效阻挡，阻挡刻蚀剂或刻蚀气体直接作用于器件层140，从而避免器件层140遭到过刻蚀损伤，确保半导体器件性能良好。
同时，第二腔10c通过连接通道10b与第一腔10a连通，因此不会影响半导体器件的正常工作。
第二实施例
参照图12，在本说明书实施例中，半导体衬底20为绝缘体上硅衬底，包含具有正面201的第一衬底21、具有背面202的第二衬底22和位于第一衬底21与第二衬底22之间的牺牲层23。在这种情况下，牺牲层23的材料可以包含氧化硅。
参照图13，执行图1所示步骤S1：在半导体衬底20中形成位于正面的第一腔20a，包括：对第一衬底21的正面201进行图形化，在第一衬底21中形成位于正面201的第一腔20a，第一腔20a背向背面202。
参照图1，执行步骤S2：在半导体衬底中形成连接通道，其中，所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部。
在本说明书实施例中，在半导体衬底中形成位于第一腔的底面的连接通道，具体阐述如下。
参照图14，在第一腔20a的底面203(参照图13)形成第一通道21a，连接通道通过第一通道21a的侧壁与第一腔20a的剩余部分底面2031连接在一起，以形成所述阻挡24。
在本说明书实施例中，在第一衬底21中形成第一通道21a，包括：
在第一衬底21上形成图形化的掩膜层(图中未示出)，图形化的掩膜层定义位于底面203(参照图13)的第一通道21a的位置，对图形化的掩膜层的材料不作具体限定；
以图形化的掩膜层为掩膜，刻蚀第一衬底21至露出牺牲层23，得到第一通道21a；
去除图形化的掩膜层。
在本说明书实施例中，可以利用各向异性刻蚀工艺，刻蚀第一衬底21以得到第一通道21a。其中，各向异性刻蚀工艺使得第一通道21a的侧壁竖直，第一通道21a具有一致的深宽比。例如，各向异性刻蚀可以选择深反应离子刻蚀(Deep Reactive Ion Etching，缩写：DRIE)，DRIE是基于氟基气体的高深宽比硅刻蚀技术，可以得到侧壁相貌良好的第一通道21a。对于深反应离子刻蚀工艺参数，在此不作具体限定，可根据第一通道21a的深宽比进行设置。
在第一腔20a的底面203中，其中一部分底面因形成第一通道21a而被去除，使得阻挡部24仅定义剩余部分底面2031。第一通道21a的侧壁包含由阻挡部24定义的侧壁部分及远离阻挡部24的侧壁部分，因此阻挡部24定义第一通道21a的部分侧壁。
在本说明书实施例中，第一通道21a包括分布在阻挡部24两侧的至少两个子通道，从而阻挡部24同时定义两侧子通道的部分侧壁，两侧子通道为阻挡部24所隔开。
另外，两侧子通道与第一腔20a的侧壁可以至少部分连接或不连接，这可以是根据阻挡部24的位置和尺寸而确定，在此不作具体限制。
在本说明书实施例中，阻挡部每一侧的子通道个数可以为至少一个；或者，在阻挡部的其中一侧形成有第一通道，而在另一侧可以不形成有第一通道；或者，第一通道可以更分散分布，从而形成形状规则或不规则的阻挡部。
因此，第一通道可以包括至少两个子通道，这里第一通道中包含的子通道的数量和排布方式不作具体限定。这里阻挡部24的位置及尺寸可根据待形成的第二腔(图中未示出)的位置确定，在此不作具体限定。
在本说明书实施例中，这两侧子通道可以为平行设置的两条长条形通孔，使得阻挡部24为矩形。通孔还可以是方形、圆形等其他形状，从而得到对应形状的阻挡部24。
参照图15，在牺牲层23中形成连通第一通道21a的第二通道23a，从而在半导体衬底20中形成与第一通道21a远离底面2031的一端连接的第二通道23a，且在从正面201到背面202的方向B上，连接通道20b通过第二通道23a与阻挡部24交叠。
在本说明书实施例中，在牺牲层23中形成连通第一通道21a的第二通道23a，包括：
通过第一通道21a，对牺牲层23进行各向同性刻蚀，得到连通第一通道21a的第二通道23a。其中，各向同性刻蚀使得刻蚀剂在纵向及横向上均对牺牲层23形成腐蚀，尤其是刻蚀剂在横向上腐蚀牺牲层23，使得第二通道23a与阻挡部24在方向B上交叠。
在本说明书实施例中，各向同性刻蚀可以选择湿法刻蚀，利用液体流动性，实现各向同性刻蚀。各向同性刻蚀可以选择干法刻蚀，例如酸性腐蚀气体可以在各个方向上腐蚀牺牲层23。
在本说明书实施例中，刻蚀剂对牺牲层23的刻蚀选择比大于对第一衬底21和第二衬底22的刻蚀选择比，因此刻蚀剂对第一衬底21和第二衬底22的腐蚀可以被忽略。并且，当第二通道23a露出第二衬底22时，刻蚀剂可以继续横向刻蚀牺牲层23，直至达到所需尺寸的第二通道23a。
其中，在牺牲层23的材料选择氧化硅的情况下，刻蚀剂可以选择氢氟酸溶液，对氢氟酸溶液的浓度、温度等参数，在此不做具体限定，可根据需要进行设置。
在本说明书实施例中，若阻挡部24下方的牺牲层部分被全部去除，则在从正面201到背面202的方向B上，与阻挡部24两侧各第一通道21a连接的第二通道23a连通，使得阻挡部24呈悬空状态。
在本说明书实施例中，若阻挡部24下方的牺牲层部分被部分去除，则在从正面101到背面202的方向B上，在从正面201到背面202的方向B上，与阻挡部24两侧各第一通道21a连接的第二通道23a不连通，阻挡部24下方剩余牺牲层可以对阻挡部24形成支撑。
在可选实施例中，参照图16，形成氧化层25。
在本说明书实施例中，可以对半导体衬底20进行热氧化至得到氧化层25。在热氧化过程中，半导体衬底20中，第一衬底21和第二衬底22裸露的表面均被热氧化，这包括：第一衬底21的正面201、第一腔20a的侧壁及剩余部分底面2031、阻挡部24的表面、第二衬底22背向背面202的表面均被氧化而生成氧化硅，该氧化硅即为氧化层25。
并可知，氧化层25与牺牲层23的材料相同，可以均为氧化硅。因此，如图16所示，氧化层25和牺牲层23可以使用同一图形形式显示。
参照图17，执行图1所示步骤S3：形成器件层26，器件层26支撑于正面201且面对第一腔20a。
需要说明的是，在说明书实施例中，可以不形成氧化层，使器件层直接与第一衬底的正面键合。
参照图1，执行步骤S4：在所述半导体衬底的背面形成第二腔，第二腔与连接通道共用开口，开口在阻挡部的投影位于阻挡部的范围内。
当对半导体衬底进行热氧化形成氧化层25(参照图16)时，在半导体衬底中形成位于背面的第二腔，包括：
对背面进行图形化，刻蚀第二衬底和覆盖第二衬底背向背面的氧化层，得到第二腔。具体地，包括：
参照图18，使用深反应离子刻蚀方法刻蚀第二衬底22，至露出氧化层25；
参照图19，继续刻蚀氧化层25，得到第二腔20c。连接通道20b通过第二通道23a与第二腔20c交叠并共用开口20c1，使得第二腔20c通过连接通道20b与第一腔20a连通。其中，可以利用气态HF或者氢氟酸溶液，刻蚀氧化层25。可选地，第一腔20a侧壁、阻挡部24的表面、第一通道21a侧壁的氧化层部分也遭到刻蚀去除。
若第二衬底22背向背面202的表面未形成氧化层，则在半导体衬底形成位于背面的第二腔，包括：
对背面202进行图形化，直接刻蚀第二衬底22至得到连通连接通道20b的第二腔20c。
若半导体器件为压阻式压力传感器，则在形成第二腔20c之后，器件层26被释放，因此器件层26受压之后，能够发生有效的弹性变形。
在本说明书实施例中，由于开口20c1在阻挡部24的投影位于阻挡部24的范围内，使得开口20c1可以被阻挡部24所遮盖，因此，在刻蚀第二衬底22和氧化层之后，阻挡部24可以对从开口20c1流入的刻蚀剂或刻蚀气体形成有效阻挡，阻挡刻蚀剂或刻蚀气体直接作用于器件层26，从而避免器件层26遭到过刻蚀损伤，确保半导体器件性能良好。
除与第一实施例的不同之处，第二实施例的其他方案可参考第一实施例的内容，在此不再赘述。
本说明书实施例还提供一种半导体器件，如下所示。
参照图11，半导体器件包括：
位于半导体衬底10的正面101的第一腔10a；
位于第一腔10a的底面的连接通道10b和阻挡部12，其中，至少部分连接通道10b的侧壁与第一腔10a的剩余部分底面1031连接在一起，以形成所述阻挡部12，并且从正面101到半导体衬底10的背面102的方向A，连接通道10b与阻挡部12交叠；
器件层140，支撑于正面101且面对第一腔10a；
位于半导体衬底10的背面102的第二腔10c，从正面101到背面102的方向A上，第二腔10c与连接通道10b共用开口，其中，开口10c1在阻挡部12的投影位于阻挡部12的范围内。
可选地，若半导体衬底10为单层衬底，连接通道10b包括：
位于第一腔10a的底面的第一通道100a，连接通道10b通过第一通道100a的侧壁与第一腔10a的剩余部分底面103连接在一起，以得到阻挡部12；
与第一通道11a远离底面1031的一端连接的第二通道100b，从正面101到背面102的方向A上，连接通道10b通过第二通道100b与阻挡部12之间交叠，且通过第二通道100b与第二腔10c交叠并共用开口10c1。
可选地，连接通道10b包括围绕阻挡部12分布的至少两个子通道，阻挡部12定义各子通道的至少部分侧壁；
其中第二腔10c通过开口10c1与各子通道连通。
可选地，连接通道10b包括分布在阻挡部12两相反侧的子通道。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：
在半导体衬底的正面形成第一腔；
在所述第一腔的底面形成连接通道，其中，所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成阻挡部，并且从所述正面到半导体衬底的背面的方向，所述连接通道与所述阻挡部交叠；
形成器件层，所述器件层支撑于所述正面且面对所述第一腔；
在所述半导体衬底的背面形成第二腔，所述第二腔与所述连接通道共用开口，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
2.如权利要求1所述的形成方法，其特征在于，所述半导体衬底为单层衬底。
3.如权利要求2所述的形成方法，其特征在于，在所述第一腔的底面形成连接通道，包括：
在所述第一腔的底面形成第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部；
在所述第一通道的侧壁形成保护层；
以所述保护层为掩膜，并通过所述第一通道对所述半导体衬底进行各向同性刻蚀，得到与所述第一通道远离所述底面的一端连接的所述第二通道，在所述正面到背面的方向上，所述连接通道通过第二通道与所述阻挡部之间交叠，且通过所述第二通道与所述第二腔共用所述开口。
4.如权利要求3所述的形成方法，其特征在于，在所述第一腔的底面形成第一通道，包括：对所述第一腔的底面进行各向异性干法刻蚀，得到所述第一通道。
5.如权利要求3或4所述的形成方法，其特征在于，通过所述第一通道对所述单层衬底进行各向同性刻蚀，包括：
通过所述第一通道对所述单层衬底进行各向同性湿法刻蚀。
6.如权利要求3所述的形成方法，其特征在于，在所述第一腔的底面形成连接通道，还包括：在形成所述第二通道之后，去除所述保护层。
7.如权利要求1所述的形成方法，其特征在于，所述连接通道包括围绕所述阻挡部分布的子通道，所述阻挡部定义各所述子通道的所述侧壁；
其中所述第二腔通过所述开口与各所述子通道连通。
8.如权利要求1或7所述的形成方法，其特征在于，所述连接通道包括分布在所述阻挡部两相反侧的子通道。
9.一种半导体器件，其特征在于，包括：
位于半导体衬底的正面的第一腔；
位于所述第一腔的底面的连接通道和阻挡部，其中，至少部分所述连接通道的侧壁与所述第一腔的剩余部分底面连接在一起，以形成所述阻挡部，并且从所述正面到半导体衬底的背面的方向，所述连接通道与所述阻挡部交叠；
器件层，支撑于所述正面且面对所述第一腔；
位于所述半导体衬底的背面的第二腔，所述第二腔与所述连接通道共用开口，其中，从所述正面到背面的方向上，所述开口在所述阻挡部的投影位于所述阻挡部的范围内。
10.如权利要求9所述的半导体器件，其特征在于，若所述半导体衬底为单层衬底，所述连接通道包括：
位于所述第一腔的底面的第一通道，所述连接通道通过所述第一通道的侧壁与所述第一腔的剩余部分底面连接在一起，以得到所述阻挡部；
与所述第一通道远离所述底面的一端连接的所述第二通道，从所述正面到背面的方向上，所述连接通道通过第二通道与所述阻挡部之间交叠，且通过第二通道与所述第二腔共用所述开口。
11.如权利要求9所述的半导体器件，其特征在于，所述连接通道包括围绕所述阻挡部分布的至少两个子通道，所述阻挡部定义各所述子通道的至少部分所述侧壁；
其中所述第二腔通过所述开口与各所述子通道连通。
12.如权利要求9或11所述的半导体器件，其特征在于，所述连接通道包括分布在所述阻挡部两相反侧的子通道。
CN201710906665.2A 2017-09-29 2017-09-29 半导体器件及其形成方法 Active CN109573940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710906665.2A CN109573940B (zh) 2017-09-29 2017-09-29 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710906665.2A CN109573940B (zh) 2017-09-29 2017-09-29 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109573940A true CN109573940A (zh) 2019-04-05
CN109573940B CN109573940B (zh) 2023-03-21

Family

ID=65914789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710906665.2A Active CN109573940B (zh) 2017-09-29 2017-09-29 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN109573940B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096714A1 (en) * 2008-10-16 2010-04-22 Rohm Co., Ltd. Method of manufacturing mems sensor and mems sensor
US20120248931A1 (en) * 2011-03-30 2012-10-04 Jochen Reinmuth Micromechanical Component and Manufacturing Method for a Micromechanical Component
CN102856360A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103391501A (zh) * 2012-05-10 2013-11-13 迈尔森电子（天津）有限公司 Mems麦克风结构及其制作方法
TW201351572A (zh) * 2012-06-15 2013-12-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN103515299A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种低介电常数金属间介质层刻蚀方法
CN105430581A (zh) * 2014-08-28 2016-03-23 中芯国际集成电路制造(上海)有限公司 麦克风结构及其形成方法
CN105448642A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106018879A (zh) * 2016-05-12 2016-10-12 上海芯赫科技有限公司 一种mems加速度传感器及制造方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106847698A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件以及改善半导体器件性能的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096714A1 (en) * 2008-10-16 2010-04-22 Rohm Co., Ltd. Method of manufacturing mems sensor and mems sensor
US20120248931A1 (en) * 2011-03-30 2012-10-04 Jochen Reinmuth Micromechanical Component and Manufacturing Method for a Micromechanical Component
CN102856360A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103391501A (zh) * 2012-05-10 2013-11-13 迈尔森电子（天津）有限公司 Mems麦克风结构及其制作方法
US20170008758A1 (en) * 2012-06-15 2017-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Devices and Fabrication Methods Thereof
TW201351572A (zh) * 2012-06-15 2013-12-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN103515299A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种低介电常数金属间介质层刻蚀方法
CN105430581A (zh) * 2014-08-28 2016-03-23 中芯国际集成电路制造(上海)有限公司 麦克风结构及其形成方法
CN105448642A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106847698A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件以及改善半导体器件性能的方法
CN106018879A (zh) * 2016-05-12 2016-10-12 上海芯赫科技有限公司 一种mems加速度传感器及制造方法

Also Published As

Publication number Publication date
CN109573940B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
ES2768223T3 (es) Sistemas y métodos microelectromecánicos para encapsular y fabricar los mismos
US8709848B2 (en) Method for etched cavity devices
TWI390019B (zh) 矽異方性蝕刻液組成物
CN102556939B (zh) 用于三层芯片级mems器件的系统和方法
US8853803B2 (en) Micro-electromechanical system devices
JP2004314292A (ja) 制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
JP6440290B2 (ja) 亀裂抵抗性膜構造を有する微小電気機械システムデバイスおよびその作製方法
US20100248476A1 (en) Method of manufacturing semiconductor device
US20100267172A1 (en) Formation of Shallow Trench Isolation Using Chemical Vapor Etch
US20180175208A1 (en) Flash memory structure
EP1382565A1 (en) Production device and production method for silicon-based structure
TWI512817B (zh) 半導體裝置及微機電系統裝置的形成方法
EP2019081B1 (en) Boron doped shell for MEMS device
US8324073B2 (en) Method for producing an electro-mechanical microsystem
US8720268B2 (en) Flow rate detection device having anti-undercurrent material
CN109573940A (zh) 半导体器件及其形成方法
US20080132077A1 (en) Method for manufacturing a fin field effect transistor
CN109809355A (zh) 压力传感器及其制造方法
CN105628054B (zh) 惯性传感器及其制作方法
CN109573937A (zh) 半导体器件及其形成方法
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
CN109573938A (zh) 半导体器件及其形成方法
JP7393155B2 (ja) センサ装置およびセンサ装置を製造する方法
JP2000323565A5 (zh)
CN108400091A (zh) Sonos存储器的ono栅极结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant