CN104425371A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104425371A
CN104425371A CN201310382868.8A CN201310382868A CN104425371A CN 104425371 A CN104425371 A CN 104425371A CN 201310382868 A CN201310382868 A CN 201310382868A CN 104425371 A CN104425371 A CN 104425371A
Authority
CN
China
Prior art keywords
layer
fin
grid
area
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310382868.8A
Other languages
English (en)
Other versions
CN104425371B (zh
Inventor
何其暘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310382868.8A priority Critical patent/CN104425371B/zh
Publication of CN104425371A publication Critical patent/CN104425371A/zh
Application granted granted Critical
Publication of CN104425371B publication Critical patent/CN104425371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底第一区域上具有第一鳍部，第二区域上具有若干分立的第二鳍部以及位于第一鳍部和第二鳍部顶部的第一图形化掩膜层；在半导体衬底表面形成表面与第一图形化掩膜层的表面齐平的介质层；在介质层表面形成第二图形化掩膜层，第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面；刻蚀部分介质层，在介质层内形成凹槽；在所述凹槽内形成栅介质材料层和栅极材料层；形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极。所述方法可以减少形成第一栅极和第二栅极所需要的刻蚀次数，降低工艺成本和刻蚀误差。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为常规器件的替代得到了广泛的关注。
为了调整鳍式场效应晶体管的沟道区域的面积，通常会形成具有多个鳍部的鳍式场效应晶体管，所述晶体管的栅极结构横跨多个鳍部，通过鳍部的数量调整晶体管的沟道区域面积。由于芯片版图设计规则的要求，所述栅极结构的形状一般为方向一致的长条形，如图1中所示：多个平行排列的鳍部10以及位于所述鳍部上方的栅极结构20，所述栅极结构为长条形，不同晶体管的栅极结构相互断开。
请参考图2至图4，为现有技术形成鳍式场效应晶体管的栅极结构的示意图。
请参考图2，在半导体衬底（图中未示出）上形成若干分离的鳍部10，以及位于所述半导体衬底表面低于所述鳍部10顶面的介质层（图中未示出）；在所述介质层表面形成覆盖所述鳍部10的栅极结构材料层，刻蚀所述栅极结构材料层，形成长条形的栅极结构20，所述栅极结构20横跨若干鳍部10。
请参考图3，在所述栅极结构20表面形成图形化掩膜层30，所述图形化掩膜层30具有开口，所述开口暴露出所述栅极结构20需要被断开的位置和尺寸。
请参考图4，以所述图形化掩膜层30（请参考图3）为掩膜，刻蚀所述栅极结构，然后去除所述图形化掩膜层30，形成第一栅极结构21和第二栅极结构22。
现有技术形成所述鳍式场效应晶体管的方法，需要进行两侧光刻和刻蚀工艺，工艺步骤复杂。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，简化工艺流程。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域上具有若干分立的第一鳍部，第二区域上具有若干分立的第二鳍部，以及位于所述第一鳍部和第二鳍部顶部的第一图形化掩膜层；在所述半导体衬底表面形成介质层，所述介质层的表面与第一图形化掩膜层的表面齐平；在所述介质层表面形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面；以所述第二图形化掩膜层为掩膜刻蚀部分介质层，在所述介质层内形成凹槽；在所述凹槽内壁表面形成栅介质材料层和位于栅介质材料层表面且填充满所述凹槽并覆盖第二图形化掩膜层的栅极材料层；对所述栅极材料层进行处理，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。
可选的，所述第二图形化掩膜层的形状为矩形。
可选的，所述第二图形化掩膜层沿垂直所述第一鳍部和第二鳍部延伸方向的尺寸小于第一鳍部和第二鳍部之间的最小距离。
可选的，所述第二图形化掩膜层还覆盖第一鳍部、第二鳍部两端的部分第一图形化掩膜层和所述部分第一图形化掩膜层之间的部分介质层。
可选的，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化；刻蚀所述栅极材料层和第二图形化掩膜层，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极。
可选的，所述第二图形化掩膜层暴露出第一区域上的部分第一图形化掩膜层和介质层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化掩膜层还暴露出第二区域上的部分第一图形化掩膜层和介质层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化掩膜层断开。
可选的，所述第一图形和第二图形为矩形。
可选的，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。
可选的，形成所述第一鳍部和第二鳍部的方法包括：在所述半导体衬底表面形成第一图形化掩膜层；以所述第一图形化掩膜层为掩膜，刻蚀部分半导体衬底，在第一区域形成若干分立的第一鳍部，在第二区域上形成若干分立的第二鳍部。
可选的，在所述半导体衬底表面形成介质层的方法包括：在所述半导体衬底表面形成覆盖所述第一鳍部和第二鳍部的介质材料层；以所述第一图形化掩膜层为停止层，对所述介质材料层进行化学机械掩膜，形成介质层。
可选的，所述栅介质材料层的材料为SiO2、HfAlO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2中的一种或几种。
可选的，材料层的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi中的一种或几种。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在所述介质层和第一图形化掩膜层表面形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面，后续以所述第二图形化掩膜层为掩膜刻蚀部分介质层之后，所述第一区域和第二区域相邻位置处的位于第二图形化掩膜层下方的部分介质层的表面高于其他位置处的部分介质层的表面。在后续形成栅极的过程中，所述第二图形化掩膜层及其下方的介质层，可以作为第一区域上的第一栅极和第二区域上的第二栅极之间的隔离结构，不用再进行刻蚀工艺使所述第一栅极和第二栅极断开，从而可以节约刻蚀步骤，降低工艺复杂度和成本，并且刻蚀步骤降低，也会相应的减少刻蚀过程中产生的误差，使形成的第一栅极和第二栅极的尺寸更准确。
进一步，本发明的实施例中，所述第二图形化掩膜层暴露出第一区域上的部分第一图形化掩膜层和介质层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化掩膜层还暴露出第二区域上的部分第一图形化掩膜层和介质层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化掩膜层断开。所述第二图形化掩膜层的第一图形和第二图形，直接定义出后续形成的第一栅极和第二栅极的位置和尺寸。后续以所述第二图形化掩膜层进行刻蚀形成凹槽，在凹槽内形成栅介质材料层和栅极材料层，然后对栅极材料层进行平坦化就可以形成所述第一栅极和第二栅极，进一步降低了刻蚀步骤，从而降低工艺成本，并且避免了对栅材料层进行刻蚀的过程中由于光刻和刻蚀误差，而造成形成的第一栅极和第二栅极的尺寸不准确的问题。
附图说明
图1为现有技术中长条状栅极的俯视示意图。
图2至图4为现有技术形成的鳍式场效应晶体管的栅极结构的示意图。
图5至图20为本发明实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成鳍式场效应晶体管的过程中，需要进行两次光刻和刻蚀工艺：第一次光刻和刻蚀工艺用于形成长条状的栅极结构，第二次光刻和刻蚀工艺用于将形成的所述栅极结构断开。工艺步骤复杂，成本较高。
进一步的，由于栅极结构的尺寸较小，刻蚀过程中容易出现图形尺寸的误差，进行多次刻蚀这种误差会得到进一步的增大，导致形成的栅极结构的尺寸不准确。
本发明的实施例中，提供一种半导体结构的形成方法，可以简化形成栅极结构的工艺步骤，节约工艺成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图5，提供半导体衬底100，所述半导体衬底100具有第一区域I和第二区域II。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。
所述半导体衬底100具有第一区域I和第二区域II，后续在所述第一区域I上形成第一晶体管，在第二区域II上形成第二晶体管。所述第一晶体管的第一栅极和第二晶体管的第二栅极均为长条状栅极，并且所述第一晶体管的栅极和第二晶体管的栅极断开。现有技术中，形成所述第一晶体管的栅极和第二晶体管的栅极的方法通常是在第一区域I和第二区域II表面通过刻蚀工艺形成连续的长条状栅极，然后，再通过一次刻蚀工艺，将第一区域I和第二区域II表面的栅极断开，形成第一栅极和第二栅极。
请参考图6，在所述半导体衬底100表面形成第一掩膜层200，以及位于所述第一掩膜层200表面的第一图形化光刻胶层201。
所述第一掩膜层200的材料为氮化硅。形成所述第一图形化光刻胶层201的方法包括：采用旋涂工艺在所述第一掩膜层200表面形成光刻胶层，对所述光刻胶层进行曝光显影，形成第一图形化光刻胶层201，所述第一图形化光刻胶层201的图形限定了后续形成的鳍部的尺寸和位置。
请参考图7，以所述图形化光刻胶层201（请参考图6）为掩膜刻蚀所述第一掩膜层200，形成第一图形化掩膜层202；去除所述第一图形化光刻胶层201，以所述第一图形化掩膜层202为掩膜，刻蚀所述半导体衬底100，在第一区域I上形成若干分立的第一鳍部101，在第二区域II上形成若干分立的第二鳍部102。
采用干法刻蚀工艺刻蚀所述半导体衬底100，本实施例中，在形成所述第一鳍部101和第二鳍部102之后，保留所述第一鳍部101和第二鳍部102顶部的第一图形化掩膜层202。在本发明的其他实施例中，也可以在形成所述第一鳍部101和第二鳍部102之后，去除所述第一图形化掩膜层。
本实施例中，对半导体衬底100进行刻蚀形成所述第一鳍部101和第二鳍部102，在本发明的其他实施例中，也可以采用外延工艺，形成所述第一鳍部101和第二鳍部102。
请参考图8，在所述半导体衬底表面形成覆盖所述第一鳍部101和第二鳍部102的介质材料层300。
所述介质材料层300的材料氧化硅、TEOS(正硅酸乙酯)或碳氧化硅等绝缘介质材料，可以采用化学气相沉积、物理气相沉积或旋涂工艺形成所述介质材料层300。本实施中，所述介质材料层300的材料为氧化硅，采用化学气相沉积工艺形成所述介质材料层。
所述介质材料层300覆盖所述第一鳍部101、第二鳍部102及位于所述第一鳍部101、第二鳍部102顶部的第一图形化掩膜层202。
请参考图9，以所述第一图形化掩膜层202为停止层，对所述介质材料层300（请参考图8）进行化学机械掩膜，形成介质层301。
所述介质层301的表面与所述第一图形化硬掩膜层202的表面齐平。
在本发明的其他实施例中，在刻蚀半导体衬底100形成所述第一鳍部101和第二鳍部102之后，去除所述第一鳍部101和第二鳍部102顶部的第一图形化硬掩膜层202，后续形成的介质层的表面与第一鳍部101和第二鳍部102的表面齐平。
请参考图10，为图9的俯视示意图。
所述第一鳍部101和第二鳍部102（请参考图9）位于第一图形化掩膜层202下方，所述介质层301的表面与第一图形化掩膜层202的表面齐平。
请参考图11，在所述介质层301和第一图形化掩膜层202表面形成第二掩膜层400，以及位于所述第二掩膜层400表面的第二图形化光刻胶层401,图12为图11的俯视示意图。
所述第二掩膜层400的材料为氮化硅。
所述第二图形化光刻胶层401位于第一区域I和第二区域II连接处的相邻的第一鳍部101和第二鳍部102之间的部分介质层上方，所述第二图形化光刻胶层401覆盖后续在第一区域I上形成的第一栅极和第二区域II上形成的第二栅极之间的断开位置。所述第二图形化光刻胶层401的图形为矩形，所述第二图形化光刻胶层沿垂直于所述第一鳍部和第二鳍部延伸方向的尺寸小于第一鳍部和第二鳍部之间的最小距离。
请参考图13，以所述第二图形化光刻胶层401（请参考图11）为掩膜刻蚀所述第二掩膜层400（请参考图11）形成第二图形化掩膜层402，然后以所述第二图形化掩膜层402为掩膜，刻蚀部分介质层301，在所述介质层301内形成凹槽，使未被所述第二图形化掩膜层402覆盖的部分介质层301的表面低于第一鳍部101和第二鳍部102的表面，然后去除所述第二图形化光刻胶层401（请参考图11）。
所述介质层301作为后续形成的栅极与半导体衬底100之间的隔离结构。
以所述第二图形化光刻胶层401为掩膜刻蚀第二掩膜层400（请参考图11）之后，形成第二图形化掩膜层402，所述第二图形化掩膜层402覆盖第一区域I和第二区域II连接处的相邻的第一鳍部101和第二鳍部102之间的部分介质层表面，所述第二图形化掩膜层402覆盖后续在第一区域I上形成的第一栅极和第二区域II上形成的第二栅极之间的断开位置。
由于第一区域I和第二区域II之间的部分介质层上方形成有第二图形化掩膜层402，所以，刻蚀部分介质层301之后，所述第一区域I和第二区域II相邻位置处的部分介质层301的表面高于其他位置处的部分介质层的表面。在后续形成栅极的过程中，所述第二图形化掩膜层下方的介质层，使得第一区域I和第二区域II上的栅极断开，不用再进行刻蚀工艺。
本实施例中，在刻蚀介质层301之后，保留所述第二图形化掩膜层402。所述第二图形化掩膜层402可以作为后续形成栅极的平坦化停止层。
请参考图14，为图13的俯视示意图。
请参考图15，在所述介质层301表面和第二图形化掩膜层402表面形成栅介质材料层501。
可以采用化学气相沉积或原子层沉积工艺形成所述栅介质材料层501，所述栅介质材料层501的材料可以是SiO2、HfAlO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2等。本实施例中，所述栅介质材料层501的材料为SiO2。所述栅介质材料层501覆盖第一鳍部101侧壁、第二鳍部102的侧壁、第一图形化掩膜层202、第二图形化掩膜层402、以及介质层301的表面。
请参考图16，在所述栅介质材料层501表面形成栅极材料层502，并以所述第二图形化掩膜层402为停止层，对所述栅极材料层502进行平坦化，使所述栅极材料层502的表面与第二图形化掩膜层402的表面齐平。
采用化学气相沉积或溅射工艺形成所述栅极材料层502。所述栅极材料层502的材料可以是多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。本实施例中，所述栅极材料层502的材料为多晶硅。
所述栅极材料层502填充满所述第一区域I和第二区域II上方的凹槽。以所述第二图形化掩膜层402为停止层，采用化学机械研磨工艺，对所述栅极材料层502进行平坦化处理之后，使所述栅极材料层502的表面与第二图形化掩膜层402的表面齐平。所述栅极材料层502覆盖第一鳍部101和第二鳍部102上方。请参考图17，为图16的俯视示意图。栅极材料层502的表面与第二图形化掩膜层402的表面齐平，并且暴露出位于第二图形化掩膜层402侧壁表面的部分栅介质材料层501的表面。
由于所述第二图形化掩膜层402位于第一区域I和第二区域II上后续形成的第一栅极和第二栅极之间断开的位置，所述后续可以直接通过一步刻蚀工艺形成长条状的栅极，就可以形成所述第一栅极和第二栅极，不用进行两侧刻蚀，形成长条状栅极之后，再刻蚀所述长条状栅极，使其断开形成第一栅极和第二栅极，可以节约工艺步骤。
请参考图18，刻蚀所述栅极材料层502、栅介质材料层501、第二图形化掩膜层402和位于所述第二图形化掩膜层402下方的介质层301，在所述第一区域I上形成第一栅极503，在所述第二区域II上形成第二栅极504。
具体的，形成所述第一栅极503和第二栅极504的方法包括：形成覆盖所述栅极材料层502、第二图形化掩膜层402和栅介质材料层501表面的第三图形化掩膜层，所述第三图形化掩膜层的图案为长条状图形，所述长条状图形位于第二图形化掩膜层表面，横跨第一区域I和第二区域II上方；以所述第三图形化掩膜层为掩膜，刻蚀所述栅极材料层502、栅介质材料层501、第二图形化掩膜层402和位于所述第二图形化掩膜层402下方的介质层301，形成长条状的第一栅极503和第二栅极504。所述第一栅极503和第二栅极504之间通过部分第二图形化掩膜层402及其下方的介质层301隔离开。
由于本实施例中，在形成所述栅极材料层502之前，在所述介质层301表面形成第二图形化掩膜层402，在刻蚀所述介质层301的过程中，保留所述第二图形化掩膜层402及其下方的部分介质层301，所以，在形成所述栅极材料层之后，所述栅极材料层在第二图形化掩膜层402位置处断开，所以后续采用具有长条状图案的第三图形化掩膜层为掩膜对所述栅极材料层进行刻蚀之后形成的长条状栅极被介质层和第二图形化掩膜层断开，所以后续不需要再通过光刻和刻蚀工艺将所述长条状栅极断开。可以节约刻蚀步骤，降低工艺成本。
在本发明的其他实施例中，所述第二图形化光刻胶层401还可以覆盖除第一栅极和第二栅极位置以外的其他部分的第一图形化掩膜层和介质层的表面的第二掩膜层400。请参考图19和图20。
请参考图19，在所述介质层301和第一图形化掩膜层202（参考图10）表面形成第二掩膜层400，以及位于所述第二掩膜层400表面的第二图形化光刻胶层401。
所述第二图形化光刻胶层401覆盖了第一区域I和第二区域II位于沿第一鳍部和第二鳍部沿长度方向的两端位置处的介质层和部分第一图形化掩膜层上方，后续以所述第二图形化光刻胶层401为掩膜，刻蚀所述第二掩膜层400形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第一鳍部、第二鳍部两端的部分第一图形化掩膜层和所述部分第一图形化掩膜层之间的部分介质层；以所述第二图形化掩膜层为掩膜，刻蚀介质层，形成凹槽；在所述凹槽内壁表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；采用本实施例的方法对所述栅极材料层进行一次刻蚀处理，定义出相邻第一栅极和相邻第二栅极之间的间距，就可以形成位于所述第一区域I上的第一栅极和位于第二区域II上的第二栅极。
请参考图20，在本发明的其他实施例中，所述第二图形化光刻胶层401的图形还可以仅暴露出后续形成的第一栅极和第二栅极的位置。
所述第二图形化光刻胶层401位于第一区域I和第二区域II沿第一鳍部和第二鳍部长度方向的两端位置处的介质层和部分第一图形化掩膜层上方，并且所述第二图形化光刻胶层401暴露出第一区域I上的部分第二掩膜层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化光刻胶层401还暴露出第二区域II上的部分第二掩膜层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化光刻胶层断开。所述第一图形和第二图形为矩形。
后续以所述第二图形化光刻胶层401为掩膜刻蚀所述第二掩膜层，形成的第二图形化掩膜层同样覆盖所述第二图形化光刻胶层401覆盖了第一区域I和第二区域II位于第一鳍部和第二鳍部沿长度方向的两端位置处的介质层和部分第一图形化掩膜层，并且暴露出第一区域上的部分第一图形化掩膜层和介质层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化掩膜层还暴露出第二区域上的部分第一图形化掩膜层和介质层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化掩膜层断开。
所述第二图形光刻胶层的第一图形和第二图形，直接定义出后续形成的第一栅极和第二栅极的位置和尺寸。
以所述第二图形化光刻胶层401作为掩膜，刻蚀所述第二掩膜层400以及介质层，形成第二图形化掩膜层和凹槽，在所述凹槽内壁表面形成栅介质层之后，形成填充满所述凹槽的栅极材料，然后以所述第二图形化掩膜层为掩膜，对所述栅极材料进行平坦化，可以直接形成第一栅极和第二栅极。不需要对栅极材料进行刻蚀和光刻就可以直接形成所述第一栅极和第二栅极，节约了刻蚀步骤，降低了工艺成本，并且避免了刻蚀过程中由于光刻和刻蚀误差，而造成形成的第一栅极和第二栅极的尺寸不准确。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域上具有若干分立的第一鳍部，第二区域上具有若干分立的第二鳍部，以及位于所述第一鳍部和第二鳍部顶部的第一图形化掩膜层；
在所述半导体衬底表面形成介质层，所述介质层的表面与第一图形化掩膜层的表面齐平；
在所述介质层表面形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面；
以所述第二图形化掩膜层为掩膜刻蚀部分介质层，在所述介质层内形成凹槽；
在所述凹槽内壁表面形成栅介质材料层和位于栅介质材料层表面且填充满所述凹槽并覆盖第二图形化掩膜层的栅极材料层；
对所述栅极材料层进行处理，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二图形化掩膜层的形状为矩形。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第二图形化掩膜层沿垂直所述第一鳍部和第二鳍部延伸方向的尺寸小于第一鳍部和第二鳍部之间的最小距离。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二图形化掩膜层还覆盖第一鳍部、第二鳍部两端的部分第一图形化掩膜层和所述部分第一图形化掩膜层之间的部分介质层。
5.根据权利要求1或4所述的半导体结构的形成方法，其特征在于，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化；刻蚀所述栅极材料层和第二图形化掩膜层，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第二图形化掩膜层暴露出第一区域上的部分第一图形化掩膜层和介质层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化掩膜层还暴露出第二区域上的部分第一图形化掩膜层和介质层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化掩膜层断开。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第一图形和第二图形为矩形。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一鳍部和第二鳍部的方法包括：在所述半导体衬底表面形成第一图形化掩膜层；以所述第一图形化掩膜层为掩膜，刻蚀部分半导体衬底，在第一区域形成若干分立的第一鳍部，在第二区域上形成若干分立的第二鳍部。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述半导体衬底表面形成介质层的方法包括：在所述半导体衬底表面形成覆盖所述第一鳍部和第二鳍部的介质材料层；以所述第一图形化掩膜层为停止层，对所述介质材料层进行化学机械掩膜，形成介质层。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质材料层的材料为SiO2、HfAlO2、ZrO2、Al2O3、HfO2、HfSiO4、La2O3、HfSiON或HfAlO2中的一种或几种。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极材料层的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi中的一种或几种。
CN201310382868.8A 2013-08-28 2013-08-28 半导体结构的形成方法 Active CN104425371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310382868.8A CN104425371B (zh) 2013-08-28 2013-08-28 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310382868.8A CN104425371B (zh) 2013-08-28 2013-08-28 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN104425371A true CN104425371A (zh) 2015-03-18
CN104425371B CN104425371B (zh) 2017-09-22

Family

ID=52974009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310382868.8A Active CN104425371B (zh) 2013-08-28 2013-08-28 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN104425371B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695391A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 半导体器件
CN111403340A (zh) * 2019-01-03 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113823562A (zh) * 2020-06-18 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029821A1 (en) * 2004-07-12 2008-02-07 Nec Corporation Semiconductor Device and Method for Production Thereof
CN101952958A (zh) * 2008-02-19 2011-01-19 美光科技公司 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
US20130037871A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029821A1 (en) * 2004-07-12 2008-02-07 Nec Corporation Semiconductor Device and Method for Production Thereof
CN101952958A (zh) * 2008-02-19 2011-01-19 美光科技公司 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
US20130037871A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695391A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 半导体器件
CN108695391B (zh) * 2017-04-03 2024-04-02 三星电子株式会社 半导体器件
CN111403340A (zh) * 2019-01-03 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN111403340B (zh) * 2019-01-03 2023-04-18 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113823562A (zh) * 2020-06-18 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN104425371B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US10593779B2 (en) Replacement metal gate structures
TWI813550B (zh) 半導體元件及其製造方法
KR101985593B1 (ko) 금속 게이트 구조물 및 그 방법
US8941177B2 (en) Semiconductor devices having different gate oxide thicknesses
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US9601335B2 (en) Trench formation for dielectric filled cut region
US10700180B2 (en) Semiconductor structure and manufacturing method thereof
US10629743B2 (en) Semiconductor structure including low-K spacer material
US9972495B1 (en) Low-K dielectric spacer for a gate cut
US10832955B2 (en) Methods and structures for forming uniform fins when using hardmask patterns
US10714471B2 (en) Semiconductor device and fabrication method thereof
US20140217520A1 (en) Air-spacer mos transistor
US20190189517A1 (en) Finfet gate cut after dummy gate removal
TWI649808B (zh) 半導體元件及其製作方法
CN104425371A (zh) 半导体结构的形成方法
CN107369621B (zh) 鳍式场效应晶体管及其形成方法
CN102856207B (zh) 一种半导体结构及其制造方法
CN108933083B (zh) 半导体结构及其形成方法
CN102856198B (zh) 一种半导体结构及其制造方法
CN109904072B (zh) 半导体器件及其形成方法
CN104124159A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant