CN106356292A - 金属栅极结构及其制备方法 - Google Patents
金属栅极结构及其制备方法 Download PDFInfo
- Publication number
- CN106356292A CN106356292A CN201611085244.XA CN201611085244A CN106356292A CN 106356292 A CN106356292 A CN 106356292A CN 201611085244 A CN201611085244 A CN 201611085244A CN 106356292 A CN106356292 A CN 106356292A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- preparation
- silicon layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 58
- 239000002184 metal Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 101
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims description 75
- 239000012528 membrane Substances 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 121
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- -1 germanium ion Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及金属栅极及其制备方法，包括：提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次位于所述半导体衬底的表面上的栅介质层、第一多晶硅层和非晶硅层；在所述伪栅极的周围形成侧墙；对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；在所述沟槽中填充金属层。本发明中，非晶硅层转化过程中，由于热膨胀使得第二多晶硅层的宽度大于第一多晶硅层的宽度，去除第一多晶硅层和第二多晶硅层后，形成上宽下窄的沟槽，沟槽中能够完全填充金属层，提高器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种金属栅极结构及其制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
现在通常采用的HKMG工艺都是gate last，金属栅极(metal gate)的形成过程一般为：在衬底上形成伪栅极、源极、漏极、侧墙等结构，然后去除伪栅极，形成沟槽，接着，采用高k介质层、功函数调节层及金属层填充因移除伪栅极的部分而产生的沟槽，以形成金属栅极。然而，沟槽的深宽比较大，使得金属层不能完全填充沟槽，影响器件性能。
发明内容
本发明的目的在于提供金属栅极的制备方法，解决现有技术中金属层难以完全填充的技术问题。
为解决上述技术问题，本发明提供一种金属栅极的制备方法，包括：
提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次位于所述半导体衬底的表面上的栅介质层、第一多晶硅层和非晶硅层；
在所述伪栅极的周围形成侧墙；
对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；
去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；
在所述沟槽中填充金属层。
可选的，形成所述伪栅极的步骤包括：
依次在所述半导体衬底的表面上形成所述栅介质层、所述第一多晶硅层及所述非晶硅层；
选择性刻蚀所述非晶硅层、所述第一多晶硅层及所述栅介质层，形成所述伪栅极。
可选的，形成所述第一多晶硅层和所述非晶硅层的步骤包括：
在所述栅介质层上形成多晶硅膜层；
对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。
可选的，对所述多晶硅膜层的表面进行锗离子或砷离子注入。
可选的，进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3。
可选的，所述非晶硅层的厚度小于所述第一多晶硅层的厚度。
可选的，采用化学气相沉积工艺在所述第一多晶硅层上形成所述非晶硅层。
可选的，所述第一多晶硅层的厚度为50nm～100nm，所述第二多晶硅层的厚度为20nm～60nm。
可选的，所述沟槽的上部宽度比所述沟槽的下部宽度宽10％～50％。
可选的，还包括：
对所述侧墙两侧的半导体衬底进行离子注入工艺，形成源漏极；
沉积介电层，所述介电层覆盖所述半导体衬底及所述侧墙，并暴露出所述第二多晶硅层。
相应的，本发明还提供一种上述金属栅极制备方法形成的金属栅极结构，包括：
半导体衬底；
位于所述半导体衬底表面的栅介质层及宽下窄的金属层；
围绕所述栅介质层及所述金属层周围的侧墙。
与现有技术相比，本发明提供的金属栅极及其制备方法中，在第一多晶硅层上形成非晶硅层，并采用热退火工艺处理非晶硅层，使得非晶硅层转化为第二多晶硅层，第二多晶硅层由于热膨胀，使得第二多晶硅层的宽度大于第一多晶硅层的宽度，从而去除第一多晶硅层和第二多晶硅层之后，形成上宽下窄的沟槽，降低金属层填充的难度，使得沟槽中能够完全填充金属层，提高器件的性能。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中形成栅介质层的结构示意图；
图3为本发明一实施例中形成多晶硅膜层的结构示意图；
图4为本发明一实施例中形成第一多晶硅层及非晶硅层的结构示意图；
图5为本发明一实施例中形成伪栅极及侧墙的结构示意图；
图6为本发明一实施例中形成第二多晶硅层的的结构示意图；
图7为本发明一实施例中形成介电层的结构示意图；
图8为本发明一实施例中形成沟槽的结构示意图；
图9为本发明一实施例中填充金属层的结构示意图。
具体实施方式
下面将结合示意图对本发明的金属栅极及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属栅极及其制备方法中，在第一多晶硅层上形成非晶硅层，并采用热退火工艺处理非晶硅层，使得非晶硅层转化为第二多晶硅层，第二多晶硅层由于热膨胀，使得第二多晶硅层的宽度大于第一多晶硅层的宽度，从而去除第一多晶硅层和第二多晶硅层之后，形成上宽下窄的沟槽，降低金属层填充的难度，使得沟槽中能够完全填充金属层，提高器件的性能。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，具体的，金属栅极的制备方法包括如下步骤：
首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构，在部分所述半导体衬底100的表面上形成伪栅极，所述伪栅极包括依次层叠于半导体衬底表面的栅介质层、第一多晶硅层及非晶硅层。
继续参考图2所示，先在所述半导体衬底100的表面形成栅介质层120，接着，在所述栅介质层120上形成第一多晶硅层和非晶硅层。本实施例中形成所述第一多晶硅层和所述非晶硅层的包括如下子步骤：
子步骤S11，参考图3所示，在所述栅介质层120的表面上形成多晶硅膜层130’，其中，采用化学气相沉积工艺形成多晶硅膜层130’，所述多晶硅膜层130’的厚度为20nm～200nm；
子步骤S12，参考图4所示，对所述多晶硅膜,130’进行离子注入工艺，使得多晶硅膜层130’表面的形成所述非晶硅层140，剩余的多晶硅膜层130’形成所述第一多晶硅层130。本实施例中，对所述多晶硅膜层130’的表面进行锗离子(Ge)或砷离子(As)注入，且进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3，例如，离子注入的浓度为1013原子个数/cm3、1015原子个数/cm3。此外，本发明中，所述非晶硅层140的厚度小于所述第一多晶硅层130的厚度，例如，所述第一多晶硅层130的厚度为50nm～100nm，所述第二多晶硅层140的厚度为20nm～60nm，控制形成的第二多晶硅层的厚度，从而控制沟槽的宽度。
当然，本领域技术人员应当理解的是，本发明中并不限于采用离子注入的方法形成所述非晶硅层，在本发明的其他实施例中，还可以采用化学气相沉积工艺直接在所述第一多晶硅层130上形成所述非晶硅层140，从而直接形成图4中所示的结构。
之后，在所述非晶硅层140上形成图案化的光阻(图中未示出)，以图案化的光阻为掩膜，选择性的刻蚀所述非晶硅层140、所述第一多晶硅层130及所述栅介质层120，形成伪栅极110，其结构参考图5所示。应当理解的是，本发明的其他实施例中还可以采用其他工艺步骤形成所述伪栅极，例如，直接形成图案化的栅介质层、第一多晶硅层及非晶硅层。
执行步骤S2，继续参考图5所示，采用化学气相沉积工艺在所述伪栅极110的周围形成侧墙150，所述侧墙150的材料为氧化硅、氮化硅或氮氧化硅或其组合，本发明对此不予限制。
执行步骤S3，参考图6所示，对所述非晶硅层140进行热退火工艺处理，所述非晶硅层140转变为第二多晶硅层160，并且，热退火工艺过程中非晶硅层140后热膨胀，使得所述第二多晶硅层160的宽度大于所述第一多晶硅层130的宽度。本实施例中，热退火工艺采用的温度为300℃～600℃，例如温度为400℃、500℃等，并且，形成的第二多晶硅层160的宽度比第一多晶硅层130的宽度要宽d的范围，d为第一多晶硅层宽度的10％～50％。当然，本发明中第二多晶硅层的边缘通常形成为斜坡状，第二多晶硅层的宽度逐渐增加。
接着，继续参考图6所示，对所述侧墙150两侧的半导体衬底100进行离子注入工艺，形成源漏极(图中未示出)；再次，参考图7所示，依次在所述半导体衬底100上沉积缓冲层170和介电层180，所述缓冲层170覆盖所述半导体衬底100及所述侧墙150，并暴露出所述第二多晶硅层160，所述介电层180覆盖所述剩余的所述半导体衬底100及所述缓冲层170。
之后，执行步骤S4，参考图8所示，去除所述第一多晶硅层130和所述第二多晶硅层160，形成沟槽190。由于第二多晶硅层的宽度大于第一多晶硅层的宽度，使得沟槽190形成上宽下窄的结构，从而便于后续金属层的填充，其中，所述沟槽190的上部宽度比下部宽度宽10％～50％。本实施例中，采用SF4等离子刻蚀工艺去除所述第二多晶硅层及第一多晶硅层。
执行步骤S7，参考图9所示，采用物理气相沉积工艺在所述沟槽190中填充金属层200，形成金属栅极。由于上宽下窄的沟槽190的结构，使得金属层填充的难度降低，沟槽的底部都可以填充完全，从而使得金属层能够完全填充沟槽，提高器件的性能。
相应的，参考图9所示，本发明还提供一种金属栅极结构，包括：
半导体衬底100；
位于所述半导体衬底100表面的栅介质层120及宽下窄的金属层200；
围绕所述栅介质层120及所述金属层200周围的侧墙150。
综上所述，本发明提供的金属栅极及其制备方法中，在第一多晶硅层上形成非晶硅层，并采用热退火工艺处理非晶硅层，使得非晶硅层转化为第二多晶硅层，第二多晶硅层由于热膨胀，使得宽度大于第一多晶硅层的宽度，从而去除第一多晶硅层和第二多晶硅层之后，形成上宽下窄的沟槽，降低金属层填充的难度，使得沟槽中能够完全填充金属层，提高器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，部分所述半导体衬底表面上具有伪栅极，所述伪栅极包括依次层叠于所述半导体衬底表面上的栅介质层、第一多晶硅层和非晶硅层；
在所述伪栅极的周围形成侧墙；
对所述非晶硅层进行热退火工艺处理，所述非晶硅层转变为第二多晶硅层，且所述第二多晶硅层的宽度大于所述第一多晶硅层的宽度；
去除所述第一多晶硅层和所述第二多晶硅层，在所述侧墙之间形成上宽下窄的沟槽；
在所述沟槽中填充金属层。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，形成所述伪栅极的步骤包括：
依次在所述半导体衬底的表面上形成所述栅介质层、所述第一多晶硅层及所述非晶硅层；
选择性刻蚀所述非晶硅层、所述第一多晶硅层及所述栅介质层，形成所述伪栅极。
3.如权利要求1或2所述的金属栅极的制备方法，其特征在于，形成所述第一多晶硅层和所述非晶硅层的步骤包括：
在所述栅介质层上形成多晶硅膜层；
对所述多晶硅膜层进行离子注入工艺，使得表面的多晶硅膜层形成所述非晶硅层，剩余的多晶硅膜层形成所述第一多晶硅层。
4.如权利要求3所述的金属栅极的制备方法，其特征在于，对所述多晶硅膜层的表面进行锗离子或砷离子注入。
5.如权利要求4所述的金属栅极的制备方法，其特征在于，进行离子注入的浓度为1012原子个数/cm3～1016原子个数/cm3。
6.如权利要求3所述的金属栅极的制备方法，其特征在于，所述非晶硅层的厚度小于所述第一多晶硅层的厚度。
7.如权利要求1或2所述的金属栅极的制备方法，其特征在于，采用化学气相沉积工艺在所述第一多晶硅层上形成所述非晶硅层。
8.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一多晶硅层的厚度为50nm～100nm，所述第二多晶硅层的厚度为20nm～60nm。
9.如权利要求1所述的金属栅极的制备方法，其特征在于，所述沟槽的上部宽度比所述沟槽的下部宽度宽10％～50％。
10.如权利要求1所述的金属栅极的制备方法，其特征在于，还包括：
对所述侧墙两侧的半导体衬底进行离子注入工艺，形成源漏极；
沉积介电层，所述介电层覆盖所述半导体衬底及所述侧墙，并暴露出所述第二多晶硅层。
11.一种如权利要求1所述的金属栅极制备方法形成的金属栅极结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的栅介质层及上宽下窄的金属层；
围绕所述栅介质层及所述金属层周围的侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085244.XA CN106356292A (zh) | 2016-11-30 | 2016-11-30 | 金属栅极结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085244.XA CN106356292A (zh) | 2016-11-30 | 2016-11-30 | 金属栅极结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106356292A true CN106356292A (zh) | 2017-01-25 |
Family
ID=57862985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611085244.XA Pending CN106356292A (zh) | 2016-11-30 | 2016-11-30 | 金属栅极结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106356292A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111979524A (zh) * | 2020-08-19 | 2020-11-24 | 福建省晋华集成电路有限公司 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
| WO2022109988A1 (zh) * | 2020-11-27 | 2022-06-02 | 中芯南方集成电路制造有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468146A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| US20130224944A1 (en) * | 2012-02-27 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits using tailored chamfered gate liner profiles |
| CN103531475A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
-
2016
- 2016-11-30 CN CN201611085244.XA patent/CN106356292A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468146A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| US20130224944A1 (en) * | 2012-02-27 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits using tailored chamfered gate liner profiles |
| CN103531475A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111979524A (zh) * | 2020-08-19 | 2020-11-24 | 福建省晋华集成电路有限公司 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
| CN111979524B (zh) * | 2020-08-19 | 2021-12-14 | 福建省晋华集成电路有限公司 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
| WO2022109988A1 (zh) * | 2020-11-27 | 2022-06-02 | 中芯南方集成电路制造有限公司 | 半导体结构及半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI545761B (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| US10037924B2 (en) | Fin-FET device and fabrication method thereof | |
| US20140227850A1 (en) | FinFET/Tri-Gate Channel Doping for Multiple Threshold Voltage Tuning | |
| JP2006278974A (ja) | 半導体装置及びその製造方法 | |
| CN105374688A (zh) | 嵌入式晶体管 | |
| US20050048729A1 (en) | Method of manufacturing a transistor | |
| CN102569076B (zh) | 一种半导体器件及其制造方法 | |
| CN108565287B (zh) | 一种半导体结构及其制造方法 | |
| TWI420591B (zh) | 半導體基板，半導體裝置及其製造方法 | |
| CN106356292A (zh) | 金属栅极结构及其制备方法 | |
| US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
| CN104299910B (zh) | 由杂质离子植入调整的通道半导体合金层成长 | |
| JP2009182264A (ja) | 半導体装置およびその製造方法 | |
| CN110911407A (zh) | 半导体器件及其形成方法 | |
| US7883965B2 (en) | Semiconductor device and method for fabricating the same | |
| CN110634866B (zh) | 一种cmos晶体管、cmos晶体管的制备方法及电子设备 | |
| US9349815B2 (en) | Semiconductor structure and a fabricating method thereof | |
| JP4888385B2 (ja) | 半導体装置及びその製造方法 | |
| TWI783350B (zh) | 半導體結構與其形成方法 | |
| CN112005380B (zh) | 用于三维结构的保形掺杂的方法 | |
| US9871035B2 (en) | Semiconductor device with metal silicide blocking region and method of manufacturing the same | |
| CN114678325A (zh) | 接触孔中填充多晶硅的方法 | |
| CN106252283A (zh) | 金属栅极的制备方法 | |
| JP2005093530A (ja) | 半導体装置の製造方法 | |
| US10522549B2 (en) | Uniform gate dielectric for DRAM device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170125 |