CN111979524A - 一种多晶硅层形成方法、多晶硅层以及半导体结构 - Google Patents
一种多晶硅层形成方法、多晶硅层以及半导体结构 Download PDFInfo
- Publication number
- CN111979524A CN111979524A CN202010838556.3A CN202010838556A CN111979524A CN 111979524 A CN111979524 A CN 111979524A CN 202010838556 A CN202010838556 A CN 202010838556A CN 111979524 A CN111979524 A CN 111979524A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- amorphous silicon
- carbon
- layer
- containing dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 132
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 116
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 115
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 39
- 238000000151 deposition Methods 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000003750 conditioning effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 19
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/26—Deposition of carbon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B28/00—Production of homogeneous polycrystalline material with defined structure
- C30B28/02—Production of homogeneous polycrystalline material with defined structure directly from the solid state
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种多晶硅层形成方法、多晶硅层以及半导体结构，通过在第一非晶硅层上沉积含碳介电层，在含碳介电层上沉积第二非晶硅层，对沉积有含碳介电层的第一非晶硅层和第二非晶硅层进行退火，使第一非晶硅层和第二非晶硅层转换为第一多晶硅层和第二多晶硅层。含碳介电层中的碳或碳、氮原子向已形成的第一非晶硅层中扩散，在将非晶硅转换为多晶硅的过程中，碳或碳、氮原子可以阻碍晶粒生长，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层，改善多晶硅层性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种多晶硅层形成方法、多晶硅层以及半导体结构。
背景技术
在很多半导体器件中都会设置多晶硅层，例如在晶体管中会采用掺杂有磷或者硼的多晶硅层作为栅电极，而现有的晶体管制备过程中，因难以控制晶粒的尺寸，使形成的硅晶粒尺寸较大。而较大的晶粒尺寸会对阈值电压造成扰动，导致最终形成的晶体管的阈值电压分布不够收敛，从而减低集成电路的性能并增加了功耗。
现有技术中，通常在形成非晶硅层的同时提供晶粒调节气体，再对掺杂有晶粒调节气体中的原子的非晶硅层进行晶化，以调节晶粒尺寸。但该方法形成的多晶硅层应用于半导体器件时，阈值电压分布不够收敛，仍不能达到很好的晶粒大小调节效果。
发明内容
本发明要解决的技术问题是：如何减小晶粒尺寸，改善多晶硅层性能。
为解决上述技术问题，本发明提供了一种多晶硅层形成方法、多晶硅层以及半导体结构。
本发明的第一个方面，提供了一种多晶硅层形成方法，其包括：
在第一非晶硅层上沉积含碳介电层；
在所述含碳介电层上沉积第二非晶硅层；
对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，以使所述第一非晶硅层和所述第二非晶硅层转换为第一多晶硅层和第二多晶硅层。
可选的，所述在第一非晶硅层上沉积含碳介电层，包括：
采用C2H4气体，在所述第一非晶硅层上沉积所述含碳介电层。
可选的，所述采用C2H4气体，在所述第一非晶硅层上沉积含碳介电层，包括：
以0.5L/min至10L/min的流速提供C2H4气体，利用原子层沉积工艺在所述第一非晶硅层上沉积含碳介电层。
可选的，所述在第一非晶硅层上沉积含碳介电层，包括：
采用C2H4气体和含氮的晶粒调节气体，在所述第一非晶硅层上沉积所述含碳介电层，其中，所述含碳介电层中包括氮元素。
可选的，所述含氮的晶粒调节气体包括N2O、NO和NH3气体中的至少一种。
可选的，所述采用C2H4气体和含氮的晶粒调节气体，在所述第一非晶硅层上沉积所述含碳介电层，包括：
以0.5L/min至5L/min的流速提供C2H4气体，以0.5L/min至10L/min的流速提供NH3气体，利用原子层沉积工艺在所述第一非晶硅层10上形成含碳介电层。
可选的，对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火之后，所述第二多晶硅层的碳掺杂浓度大于所述第一多晶硅层的碳掺杂浓度。
可选的，对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，包括：
在第一温度下对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，其中，所述第一温度的范围为550℃至680℃。
可选的，所述在第一非晶硅层上沉积含碳介电层之后，所述方法还包括：
在第二温度下对沉积有所述含碳介电层的所述第一非晶硅层进行退火，其中，所述第二温度低于所述第一温度。
本发明的第二个方面，提供了一种多晶硅层，所述多晶硅层利用如上所述的多晶硅层形成方法制备。
本发明的第三个方面，提供了一种半导体结构，其包括如上所述的多晶硅层。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的多晶硅层形成方法、多晶硅层以及半导体结构，通过在第一非晶硅层10上沉积含碳介电层11，在含碳介电层11上沉积第二非晶硅层12，对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。含碳介电层11中的碳或碳、氮原子向已形成的第一非晶硅层10中扩散，在将非晶硅转换为多晶硅的过程中，碳或碳、氮原子可以阻碍晶粒生长，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层，改善多晶硅层性能。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本发明实施例提供的一种多晶硅层形成方法的流程示意图；
图2至图4示出了本发明实施例提供的多晶硅层形成方法各执行步骤对应的剖面结构示意图；
图5示出了本发明另一实施例提供的一种多晶硅层形成方法的流程示意图；
图6示出了本发明实施例提供的对沉积有含碳介电层11的第一非晶硅层10进行退火的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
在很多半导体器件中都会设置多晶硅层，例如在晶体管中会采用掺杂有磷或者硼的多晶硅层作为栅电极，而现有的晶体管制备过程中，因难以控制晶粒的尺寸，使形成的硅晶粒尺寸较大。而较大的晶粒尺寸会对阈值电压造成扰动，导致最终形成的晶体管的阈值电压分布不够收敛，从而减低集成电路的性能并增加了功耗。
现有技术中，通常在形成非晶硅层的同时提供晶粒调节气体，再对掺杂有晶粒调节气体中的原子的非晶硅层进行晶化，以调节晶粒尺寸。但该方法形成的多晶硅层应用于半导体器件时，阈值电压分布不够收敛，仍不能达到很好的晶粒大小调节效果。
有鉴于此，本发明提供了一种多晶硅层形成方法、多晶硅层以及半导体结构，通过在第一非晶硅层10上沉积含碳介电层11，在含碳介电层11上沉积第二非晶硅层12，对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。含碳介电层11中的碳或碳、氮原子向已形成的第一非晶硅层10中扩散，在将非晶硅转换为多晶硅的过程中，碳或碳、氮原子可以阻碍晶粒生长，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层，改善多晶硅层性能。
实施例一
参见图1所示，图1示出了本发明实施例提供的一种多晶硅层形成方法的流程示意图，其包括：
步骤S101：在第一非晶硅层10上沉积含碳介电层11。
步骤S102：在含碳介电层11上沉积第二非晶硅层12。
步骤S103：对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，以使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。
参见图2所示，图2示出了本发明实施例提供的沉积了含碳介电层11的第一非晶硅层10的剖面结构示意图。作为一示例，在本发明实施例中，步骤S101可以具体为，采用C2H4气体，在第一非晶硅层10上沉积含碳介电层11。需要说明的是，图中只是示例性的示出了含碳介电层11的厚度，并不用于限定含碳介电层11的厚度。
其中，沉积含碳介电层11可以为以0.5L/min至10L/min的流速提供C2H4气体，利用原子层沉积工艺在第一非晶硅层10上沉积含碳介电层11。作为一具体示例，在利用原子层沉积工艺在第一非晶硅层10上沉积含碳介电层11时，在500～800℃下，对第一非晶硅层10进行1～300min的热处理。此外，在利用原子层沉积工艺在第一非晶硅层10上沉积含碳介电层11后，还可以通入N2/Ar的混合气体，以去除反应腔室中的副产物。进一步地，还可以利用氢氟酸去除第一非晶硅层10上的氧化物。
作为另一示例，在本发明实施例中，步骤S101还可以具体为，采用C2H4气体和含氮的晶粒调节气体，在第一非晶硅层10上沉积含碳介电层11，其中，含碳介电层11中包括氮元素。通过采用C2H4气体和含氮的晶粒调节气体，可以在第一非晶硅层10上沉积一层碳氮层。
其中，含氮的晶粒调节气体可以包括N2O、NO和NH3气体中的至少一种。以0.5L/min至5L/min的流速提供C2H4气体，以0.5L/min至10L/min的流速提供NH3气体，利用原子层沉积工艺在所述第一非晶硅层10上形成含碳介电层11。作为一具体示例，采用C2H4气体和含氮的晶粒调节气体，在第一非晶硅层10上沉积含碳介电层11可以为，向第一非晶硅层10所在的反应腔室中以0.5L/min至5L/min的流速通入3～15秒的C2H4气体，以0.5L/min至5L/min的流速通入1～10秒N2/Ar的混合气体以清除反应腔室中的副产物；以0.5L/min至10L/min的流速通入3～60秒的NH3气体，再以0.5L/min至5L/min的流速通入1～30秒N2/Ar的混合气体以清除反应腔室中的副产物和剩余反应物。进一步地，还可以利用氢氟酸去除第一非晶硅层10上的氧化物。
参见图3所示，图3示出了本发明实施例提供的沉积有含碳介电层11的第二非晶硅层12的剖面结构示意图。在本发明实施例中，步骤S102可以具体为，采用硅烷族气体，利用原子层沉积工艺在含碳介电层11上沉积第二非晶硅层12。
其中，可以采用多种硅烷族气体用于沉积第二非晶硅层12，作为一具体示例，在300～400℃的温度下，以0.3L/min至2L/min的流速通入10～600秒的二氯甲硅烷，以0.3L/min至2L/min的流速通入1～10分钟的Si2H6气体，再以0.1L/min至10L/min的流速通入5～60秒N2/Ar的混合气体以清除反应腔室中的副产物和剩余反应物，重复以上步骤2～10次，在400～530℃的温度下，以0.5L/min至5L/min的流速通入SiH4气体，直至达到预设厚度的第二非晶硅层12。采用多种硅烷族气体沉积第二非晶硅层12，可以加快沉积速度且可以获得沉积效果较好的非晶硅层。
在本发明实施例中，步骤S103可以具体为，在第一温度下对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，其中，第一温度的范围可以为550℃至680℃。参见图4所示，对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，含碳介电层11中的碳或碳、氮晶粒调节原子向第一非晶硅层10和第二非晶硅层12中扩散。因碳和氮原子可以和硅分别形成Si-C键和Si-N键，在将非晶硅转换为多晶硅的过程中，可以阻碍晶粒生成，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层。
以上为本发明实施例提供的一种多晶硅层形成方法，通过在第一非晶硅层10上沉积含碳介电层11，在含碳介电层11上沉积第二非晶硅层12，对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。含碳介电层11中的碳或碳、氮原子向已形成的第一非晶硅层10中扩散，在将非晶硅转换为多晶硅的过程中，碳或碳、氮原子可以阻碍晶粒生长，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层，改善多晶硅层性能。
以上为本发明实施例提供的一种多晶硅层形成方法，为了使非晶硅层能够充分的转换为多晶硅层，还可以分阶段进行退火，具体请参见实施例二。
实施例二
参见图5所示，图5示出了本发明另一实施例提供的一种多晶硅层形成方法的流程示意图，其包括：
步骤S201：在第一非晶硅层10上沉积含碳介电层11。
步骤S202：在含碳介电层11上沉积第二非晶硅层12。
步骤S203：在第二温度下对沉积有含碳介电层11的第一非晶硅层10进行退火，其中，第二温度低于第一温度。
步骤S204：在第一温度下对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，以使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。
其中，步骤S201～步骤S202可以和实施例一中步骤S101～步骤S102相同，为了简要起见，在此不再赘述。本实施例将着重对与实施例一中的不同之处进行描述。
步骤S203可以具体为，在低于第一温度的条件下，对沉积有含碳介电层11的第一非晶硅层10进行退火。参见图6所示，含碳介电层11中的碳或碳、氮原子向第一非晶硅层10中扩散，同时第一非晶硅层10在第二温度条件下部分完成非晶硅到多晶硅的转换。
在步骤S204中，在第一温度下对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，以使第一非晶硅层10和第二非晶硅层12完全转换为第一多晶硅层10’和第二多晶硅层12’。其中，第一温度的范围可以为550℃至680℃。
需要说明的是，在本发明实施例中，还可以对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行分阶段退火，以使含碳介电层11中的碳或碳、氮等晶粒调节原子更多的向第二非晶硅层12扩散，使第二多晶硅层12’的碳掺杂浓度大于第一多晶硅层10’的碳掺杂浓度，有效改善退火后第二多晶硅层12’表面的粗糙程度，有利于减小对阈值电压的扰动，提高阈值电压分布的收敛程度。
以上为本发明实施例提供的另一种多晶硅层形成方法，通过在第一非晶硅层10上沉积含碳介电层11，在低于第一温度的第二温度下，对沉积有含碳介电层11的第一非晶硅层10进行退火，再在含碳介电层11上沉积第二非晶硅层12，对沉积有含碳介电层11的第一非晶硅层10和第二非晶硅层12进行退火，使第一非晶硅层10和第二非晶硅层12转换为第一多晶硅层10’和第二多晶硅层12’。该方法通过分阶段对沉积有含碳介电层11的非晶硅层进行退火，可以充分实现非晶硅层的晶化，有利于提高晶化的效果，同时含碳介电层11中的碳或碳、氮原子向已形成的第一非晶硅层10中扩散，在将非晶硅转换为多晶硅的过程中，碳或碳、氮原子可以阻碍晶粒生长，从而能够调节晶粒的尺寸生成较小晶粒尺寸的多晶硅层，改善多晶硅层性能。
本发明的另一方面，还提供了一种多晶硅层，参见图4所示，图4示出了本发明实施例提供的一种多晶硅层，该多晶硅层利用如上实施例一或实施例二中所述的多晶硅层形成方法制备。
本发明的另一方面，还提供了一种半导体结构，该半导体结构包括上述所述的多晶硅层。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (11)
1.一种多晶硅层形成方法，其特征在于，包括：
在第一非晶硅层上沉积含碳介电层；
在所述含碳介电层上沉积第二非晶硅层；
对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，以使所述第一非晶硅层和所述第二非晶硅层转换为第一多晶硅层和第二多晶硅层。
2.根据权利要求1所述的方法，其特征在于，所述在第一非晶硅层上沉积含碳介电层，包括：
采用C2H4气体，在所述第一非晶硅层上沉积所述含碳介电层。
3.根据权利要求2所述的方法，其特征在于，所述采用C2H4气体，在所述第一非晶硅层上沉积含碳介电层，包括：
以0.5L/min至10L/min的流速提供C2H4气体，利用原子层沉积工艺在所述第一非晶硅层上沉积含碳介电层。
4.根据权利要求1所述的方法，其特征在于，所述在第一非晶硅层上沉积含碳介电层，包括：
采用C2H4气体和含氮的晶粒调节气体，在所述第一非晶硅层上沉积所述含碳介电层，其中，所述含碳介电层中包括氮元素。
5.根据权利要求4所述的方法，其特征在于，所述含氮的晶粒调节气体包括N2O、NO和NH3气体中的至少一种。
6.根据权利要求4所述的方法，其特征在于，所述采用C2H4气体和含氮的晶粒调节气体，在所述第一非晶硅层上沉积所述含碳介电层，包括：
以0.5L/min至5L/min的流速提供C2H4气体，以0.5L/min至10L/min的流速提供NH3气体，利用原子层沉积工艺在所述第一非晶硅层10上形成含碳介电层。
7.根据权利要求4所述的方法，其特征在于，对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火之后，所述第二多晶硅层的碳掺杂浓度大于所述第一多晶硅层的碳掺杂浓度。
8.根据权利要求1所述的方法，其特征在于，对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，包括：
在第一温度下对沉积有所述含碳介电层的所述第一非晶硅层和所述第二非晶硅层进行退火，其中，所述第一温度的范围为550℃至680℃。
9.根据权利要求8所述的方法，其特征在于，所述在第一非晶硅层上沉积含碳介电层之后，所述方法还包括：
在第二温度下对沉积有所述含碳介电层的所述第一非晶硅层进行退火，其中，所述第二温度低于所述第一温度。
10.一种多晶硅层，其特征在于，所述多晶硅层利用如上权利要求1至9中任意一项所述的多晶硅层形成方法制备。
11.一种半导体结构，其特征在于，包括权利要求10所述的多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010838556.3A CN111979524B (zh) | 2020-08-19 | 2020-08-19 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010838556.3A CN111979524B (zh) | 2020-08-19 | 2020-08-19 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111979524A true CN111979524A (zh) | 2020-11-24 |
| CN111979524B CN111979524B (zh) | 2021-12-14 |
Family
ID=73434798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010838556.3A Active CN111979524B (zh) | 2020-08-19 | 2020-08-19 | 一种多晶硅层形成方法、多晶硅层以及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111979524B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137839A (en) * | 1990-05-28 | 1992-08-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds |
| JPH1065205A (ja) * | 1996-08-21 | 1998-03-06 | Fuji Xerox Co Ltd | 半導体受光素子の製造方法 |
| US20030216013A1 (en) * | 2002-05-15 | 2003-11-20 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicone structures |
| KR20040008527A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7616077B1 (en) * | 2007-03-22 | 2009-11-10 | Sandia Corporation | Microelectromechanical resonator and method for fabrication |
| US20100102403A1 (en) * | 2008-08-14 | 2010-04-29 | Board Of Regents, The University Of Texas System | Method and apparatus for fabricating piezoresistive polysilicon by low-temperature metal induced crystallization |
| CN101836300A (zh) * | 2007-10-29 | 2010-09-15 | Tg太阳能株式会社 | 太阳能电池的制造方法 |
| CN104241140A (zh) * | 2014-09-25 | 2014-12-24 | 上海和辉光电有限公司 | 形成多晶硅薄膜的方法及薄膜晶体管制造方法 |
| CN104291266A (zh) * | 2013-07-19 | 2015-01-21 | 飞思卡尔半导体公司 | 通过形成碳化硅层来减小微机电系统的粘滞 |
| CN106356292A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极结构及其制备方法 |
| CN107293547A (zh) * | 2016-04-12 | 2017-10-24 | 新唐科技股份有限公司 | 存储器装置及其形成方法 |
| CN109155276A (zh) * | 2016-02-26 | 2019-01-04 | 索泰克公司 | 用于半导体结构的支撑件 |
-
2020
- 2020-08-19 CN CN202010838556.3A patent/CN111979524B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137839A (en) * | 1990-05-28 | 1992-08-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds |
| JPH1065205A (ja) * | 1996-08-21 | 1998-03-06 | Fuji Xerox Co Ltd | 半導体受光素子の製造方法 |
| US20030216013A1 (en) * | 2002-05-15 | 2003-11-20 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicone structures |
| KR20040008527A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7616077B1 (en) * | 2007-03-22 | 2009-11-10 | Sandia Corporation | Microelectromechanical resonator and method for fabrication |
| CN101836300A (zh) * | 2007-10-29 | 2010-09-15 | Tg太阳能株式会社 | 太阳能电池的制造方法 |
| US20100102403A1 (en) * | 2008-08-14 | 2010-04-29 | Board Of Regents, The University Of Texas System | Method and apparatus for fabricating piezoresistive polysilicon by low-temperature metal induced crystallization |
| CN104291266A (zh) * | 2013-07-19 | 2015-01-21 | 飞思卡尔半导体公司 | 通过形成碳化硅层来减小微机电系统的粘滞 |
| CN104241140A (zh) * | 2014-09-25 | 2014-12-24 | 上海和辉光电有限公司 | 形成多晶硅薄膜的方法及薄膜晶体管制造方法 |
| CN109155276A (zh) * | 2016-02-26 | 2019-01-04 | 索泰克公司 | 用于半导体结构的支撑件 |
| CN107293547A (zh) * | 2016-04-12 | 2017-10-24 | 新唐科技股份有限公司 | 存储器装置及其形成方法 |
| CN106356292A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111979524B (zh) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| JP3083802B2 (ja) | ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング | |
| US8105959B2 (en) | Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film | |
| KR20050031455A (ko) | 나노결정 형성 방법 | |
| JP2000243946A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2008054967A2 (en) | Method for providing a nanoscale, high electron mobility transistor (hemt) on insulator | |
| JP4655495B2 (ja) | 成膜方法 | |
| US20080153266A1 (en) | Method to improve the selective epitaxial growth (seg) process | |
| US20040180509A1 (en) | Shallow trench isolation for strained silicon processes | |
| CN111979524B (zh) | 一种多晶硅层形成方法、多晶硅层以及半导体结构 | |
| US8822312B2 (en) | Method of forming high growth rate, low resistivity germanium film on silicon substrate | |
| US7202142B2 (en) | Method for producing low defect density strained -Si channel MOSFETS | |
| JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
| CN101807605A (zh) | 一种半导体器件及其制造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| EP1936670A2 (en) | Method to improve the Selective Epitaxial Growth (SEG) Process | |
| US20050227454A1 (en) | Method for manufacturing silicon-on-insulator wafer | |
| JP2003151993A (ja) | 半導体素子の薄膜トランジスタの製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4585464B2 (ja) | 半導体装置の製造方法 | |
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| KR20010066393A (ko) | 박막 트랜지스터의 제조방법 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |