-
TECHNISCHES GEBIET
-
Ausführungsformen der Erfindung liegen auf dem Gebiet der eingebetteten Kondensatoren und insbesondere auf dem Gebiet der atomaren Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration.
-
HINTERGRUND
-
Während der letzten Jahrzehnte war die Verkleinerung der Elemente integrierter Schaltkreise eine wesentliche Antriebskraft der immer stärker wachsenden Halbleiterindustrie. Die Skalierung auf immer kleinere Elemente ermöglicht eine Steigerung der Dichte funktionaler Einheiten in dem für Halbleiterchips zur Verfügung stehenden, sehr begrenzten Raum. Beispielsweise erlaubt die Verkleinerung der Transistorgröße die Integration einer größeres Anzahl von Speicherbauteilen auf einem Chip, was letztlich zu der Herstellung von Produkten mit verbesserter Leistungsfähigkeit führt. Der Wunsch nach immer höherer Leistungsfähigkeit ist jedoch nicht völlig problemlos umzusetzen. Die Notwendigkeit, jedes Bauteil ohne auch nur geringste Mängel herzustellen, wird immer essentieller.
-
Bei Metall-Nichtleiter-Metall(MIM)-Kondensatoren, wie beispielsweise der in der US-Patentanmeldung 13/041,170 mit dem Titel „Semiconductor Structure Having a Capacitor and Metal Wiring Integrated in a Same Dielectric Layer” beschriebene MIM-Kondensator von dem Erfinder Nick Lindert, angemeldet am 4. März 2011, welche hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird, ist es wichtig, den Nichtleiter vor Kupferdiffusion zu schützen und sicherzustellen, dass die Metallschichten keine Fehlstellen oder Unreinheiten aufweisen, welche durch die Verarbeitungsschritte verursacht worden sind.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die 1 ist eine grafische Veranschaulichung einer Querschnittsansicht eines beispielhaften Metall-Nichtleiter-Metall(MIM)-Kondensators, umfassend eine ALD-Schicht aus TaAlC, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Die 2 ist eine grafische Veranschaulichung einer Querschnittsansicht eines beispielhaften MIM-Kondensators, umfassend eine ALD-Schicht aus TaAlC, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Die 3 ist eine grafische Veranschaulichung einer Querschnittsansicht eines beispielhaften MIM-Kondensators, umfassend eine ALD-Schicht aus TaAlC, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Die 4 ist ein Flussdiagramm eines beispielhaften Verfahrens zur atomaren Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Die 5 ist ein Blockdiagramm einer beispielhaften elektronischen Anwendung, die für die atomare Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration geeignet ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
GENAUE BESCHREIBUNG
-
Es wird die atomare Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration beschrieben. In der nachstehenden Beschreibung werden vielfältige spezifische Einzelheiten dargelegt, etwa spezifische Metallschichten und Materialien, um ein umfassendes Verständnis der Ausführungsformen der vorliegenden Erfindung zu vermitteln. Der Fachmann wird jedoch ohne weiteres erkennen, dass die Ausführungsformen der vorliegenden Erfindung ohne Berücksichtigung dieser spezifischen Details ausgeführt werden können. Bei anderen Beispielen werden wohlbekannte Einzelheiten, etwa Designlayouts von integrierten Schaltkreisen, nicht im Detail beschrieben, um die Einzelheiten der Ausführungsformen der vorliegenden Erfindung nicht unnötig in den Hintergrund treten zu lassen. Darüber hinaus sollte verstanden werden, dass verschiedene der in den Figuren dargestellten Ausführungsformen der Veranschaulichung dienen und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
-
Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein eingebetteter Metall-Nichtleiter-Metall(MIM)-Kondensator eine konforme ALD-Schicht aus TaAlC. Beispielsweise veranschaulicht 1 eine Querschnittsansicht eines beispielhaften MIM-Kondensators gemäß einer Ausführungsform der vorliegenden Erfindung. Das Bauteil 100 kann das Substrat 102, die erste dielektrische Schicht 104, die Kupferverdrahtung 106, die zweite dielektrische Schicht 108 sowie den MIM-Kondensator 110 einschließlich Bodenelektrode 102, die Nichtleiterschicht 114 sowie die Deckelektrode 116 umfassen.
-
Gemäß einer Ausführungsform ist das Substrat 102 aus einem Material zusammengesetzt, welches für die Herstellung von Halbleiterbauteilen geeignet ist. Gemäß einer Ausführungsform wird ein massives Substrat 102 bestehend aus einem Einzelkristall eines Materials verwendet, welches Silizium, Germanium, Silizium-Germanium oder einen III-V-Verbindungshalbleiter umfassen kann, jedoch nicht auf diese Materialien beschränkt ist. Gemäß einer anderen Ausführungsform umfasst das Substrat 102 eine massive Schicht mit einer epitaktischen Deckschicht. Bei einer besonderen Ausführungsform ist die massive Schicht aus einem Einzelkristall eines Materials zusammengesetzt, welches Silizium, Germanium, Silizium-Germanium, ein III-V-Verbindungshalbleitermaterial oder Quarz umfassen kann, jedoch nicht auf diese Materialien beschränkt ist, während die epitaktische Deckschicht aus einer Einzelkristallschicht zusammengesetzt ist, welche Silizium, Germanium, Silizium-Germanium oder ein III-V-Verbindungshalbleitermaterial umfassen kann, jedoch nicht auf diese beschränkt ist. Bei einer anderen Ausführungsform umfasst das Substrat 102 eine epitaktische Deckschicht auf einer mittleren Isolatorschicht, welche oberhalb einer unteren massiven Schicht angeordnet ist. Die epitaktische Deckschicht ist aus einer Einzelkristallschicht zusammengesetzt, welche Silicium (z. B. zur Ausbildung einer Silizium-auf-Nichtleiter(SOI)-Halbleitersubstrat), Germanium, Silizium-Germanium oder ein III-V-Verbindungshalbleitermaterial umfassen kann, jedoch nicht auf diese beschränkt ist. Die mittlere Nichtleiterschicht ist aus einem Material zusammengesetzt, welches Siliziumdioxid, Siliziumnitrid oder Siliziumoxinitrid umfassen kann, jedoch nicht auf diese beschränkt ist. Die untere massive Schicht ist aus einem Einzelkristall zusammengesetzt, welcher Silizium, Germanium, Silizium-Germanium, ein III-V-Verbindungshalbleitermaterial oder Quarz umfassen kann, jedoch nicht auf diese beschränkt ist. Das Substrat 102 kann weiterhin Dotierungsverunreinigungsatome aufweisen.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung weist das Substrat 102 auf sich und in sich eine Anordnung komplementärer Metalloxidhalbleiter(CMOS)-Transistoren auf, welche in einem Siliziumsubstrat hergestellt und in einer dielektrischen Schicht eingefasst sind. Eine Mehrzahl metallischer Verbindungen kann oberhalb der Transistoren sowie auf einer umgebenden, dielektrischen Schicht ausgebildet sein, wobei diese dazu verwendet werden, um die Transistoren elektrisch miteinander zu verbinden, um einen integrierten Schaltkreis zu bilden. Bei einer Ausführungsform wird der integrierte Schaltkreis für ein DRAM verwendet.
-
Die erste dielektrische Schicht 104 kann auf einem Substrat 102 ausgebildet sein und eine Kupferverdrahtung 106 aufweisen. Die Kupferverdrahtung 106 kann eine Durchkontaktierung darstellen, eine Metallverdrahtung oder eine tatsächliche Kontaktstruktur, welche zwischen der Bodenseite des MIM-Kondensators 110 und einem Halbleiterbauteil ausgebildet ist. Bei einer Ausführungsform ist die Kupferverdrahtung 106 mit einem oder mit mehreren Halbleiterbauteilen elektrisch verbunden, die Bestandteil eines logischen Schaltkreises sind, wobei der MIM-Kondensator 110 ein eingebetteter dynamischer Speicher mit wahlfreiem Zugriff(eDRAM)-Kondensator ist. Die Deckelektrode 116 des MIM-Kondensators 110 kann über eine Durchkontaktierung von einer Verbindungs- oder Metallverdrahtungsschicht (nicht dargestellt) oberhalb des MIM-Kondensators 110 angebunden sein. Gemäß einer Ausführungsform bildet eine solche Verbindung eine gemeinsame Leitung oder eine Erdverbindung des eDRAM.
-
Bei einer Ausführungsform ist der MIM-Kondensator 110 in einem Graben angeordnet, der in einer zweiten dielektrischen Schicht 108 angeordnet ist. Der MIM-Kondensator umfasst eine tassenförmige Metallbodenelektrode 112, welche entlang der Bodenseite und entlang der Seitenwände des Grabens angeordnet sind. Die Nichtleiterschicht 114 ist auf und konform mit der Bodenelektrode 112 angeordnet. Die Deckelektrode ist auf der Nichtleiterschicht 114 angeordnet. Die Nichtleiterschicht 114 isoliert. die Deckelektrode 116 von der Bodenelektrode 112.
-
Bei einer Ausführungsform sind die Deckelektrode 116 und die Bodenelektrode 112 aus einer konformen Schicht aus TaAlC zusammengesetzt, welche mittels atomarer Schichtabscheidung (ALD) ausgebildet ist. Bei einer Ausführungsform ist entweder die Deckelektrode 116 oder die Bodenelektrode 112 aus TaAlC zusammengesetzt, wobei die jeweils andere Elektrode aus einem unterschiedlichen Material aufgebaut ist. Bei einer Ausführungsform weist das TaAlC in der Deckelektrode 116 oder in der Bodenelektrode 112 eine atomare Zusammensetzung ungefähr 42% Tantal, 6% Aluminium sowie 52% Kohlenstoff auf. Der Fachmann wird erkennen, dass dieses Material als konforme Schicht eine Kupferdiffusionsbarriere darstellen kann und darüber hinaus weiteren Bearbeitungsschritten widersteht, beispielsweise dem Nassreinigen. Bei alternativen Ausführungsformen umfasst die Deckelektrode 116 oder die Bodenelektrode 112 eine Mehrschichtstruktur.
-
Bei einer Ausführungsform ist die Nichtleiterschicht 114 aus einer Dielektrikumsschicht mit hohem k-Wert aufgebaut. Bei einer Ausführungsform wird die Nichtleiterschicht 114 mittels eines atomaren Dampfabscheidungsprozesses oder eines chemischen Dampfabscheidungsprozesses ausgebildet, und sie besteht aus einem Material wie etwa Siliziumoxynitrid, Hafniumoxid, Zirkoniumoxid, Hafniumsilikat, Hafniumoxinitrid, Titanoxid oder Lanthanoxid, wobei sie jedoch nicht auf diese Materialien beschränkt ist. Bei anderen Ausführungsformen ist die Nichtleiterschicht 114 jedoch aus Siliziumdioxid aufgebaut.
-
Mit Bezug auf 2 wird eine grafische Veranschaulichung einer Querschnittsansicht eines beispielhaften MIM-Kondensators, der eine ALD-Schicht aus TaAlC umfasst, vorgestellt, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in dem Bauteil 200 gezeigt ist, ist der MIM-Kondensator 210, welcher eine Deck- oder eine Bodenelektrode umfassen kann, die eine ALD-Schicht aus TaAlC aufweist, in zwei voneinander getrennten dielektrischen Schichten 206 und 208 angeordnet und mit der Kupferverdrahtung 204 in der dielektrischen Schicht 202 elektrisch verbunden. Während der MIM-Kondensator 210 als in zwei dielektrischen Schichten angeordnet dargestellt ist, kann dieser bei anderen Ausführungsformen auch in drei oder mehr dielektrischen Schichten angeordnet sein. Der MIM-Kondensator 210 kann im Wesentlichen vertikale Seitenwände aufweisen.
-
Mit Bezug auf 3 ist eine grafische Veranschaulichung einer Querschnittsansicht eines beispielhaften MIM-Kondensators gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt, welcher eine ALD-Schicht aus TaAlC aufweist. Das Bauteil 300 kann einen MIM-Kondensator 308 umfassen, der in der dielektrischen Schicht 306 angeordnet ist und mit der Kupferverdrahtung 304 in der dielektrischen Schicht 302 elektrisch verbunden ist. Wie es dargestellt ist, kann der MIM-Kondensator 308 mehrere Deckelektrodenmetallschichten (314 und 316) sowie mehrere Bodenelektrodenmetallschichten (310 und 312) aufweisen, welche durch die Isolatorschicht 313 isoliert sind. Bei einer Ausführungsform weist die Bodenelektrodenmetallschicht 310 TiN, welches mittels Sputterdeposition ausgebildet ist, sowie eine Bodenelektrodenmetallschicht 312, die eine TaAlC-Schicht aufweist, die mittels ALD ausgebildet ist. Bei einer Ausführungsform weist die Deckelektrodenmetallschicht 314 Ta auf und die Deckelektrodenmetallschicht 316 weist TaAlC auf, welches mittels ALD ausgebildet worden ist.
-
Die 4 ist ein Flussdiagramm eines beispielhaften Verfahrens für die atomare Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration, gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Mit Bezug auf den Arbeitsschritt 402 des Flussdiagramms 400 werden ein oder mehrere dielektrische Schichten über einem Kupferkontakt ausgebildet.
-
Mit Bezug auf den Arbeitsschritt 404 des Flussdiagramms 400 wird eine Öffnung, welche den Kupferkontakt freilegt, in der dielektrischen Schicht bzw. in den dielektrischen Schichten für einen MIM-Kondensator ausgebildet. Bei einer Ausführungsform weist die Öffnung eine Tassenform auf. Bei einer Ausführungsform weist die Öffnung vertikale oder im Wesentlichen vertikale Seitenwände auf.
-
Mit Bezug auf den Arbeitsschritt 406 des Flussdiagramms 400 wird eine Bodenelektrode ausgebildet, welche den Kupferkontakt kontaktiert. Bei einer Ausführungsform umfasst das Ausbilden der Bodenelektrode die atomare Schichtabscheidung (ALD) von TaAlC. Bei einer Ausführungsform umfasst das Ausbilden der Bodenelektrode die Sputterdeposition von TiN, gefolgt von atomarer Schichtabscheidung (ALD) von TaAlC.
-
Mit Bezug auf den Arbeitsschritt 408 des Flussdiagramms 400 wird eine Nichtleiterschicht über der Bodenelektrode ausgebildet. Gemäß einer Ausführungsform weist die Nichtleiterschicht ein Dielektrikum mit hohem k-Wert auf. Bei einer Ausführungsform wird die Nichtleiterschicht mittels Dampfabscheidung ausgebildet.
-
Mit Bezug auf den Arbeitsschritt 410 des Flussdiagramms 400 wird eine Deckelektrode über der Nichtleiterschicht ausgebildet. Bei einer Ausführungsform umfasst das Ausbilden der Deckelektrode das ALD von TaAlC. Bei einer Ausführungsform umfasst das Ausbilden der Deckelektrode die Sputterdeposition von Ta gefolgt von ALD von TaAlC. Weitere Verarbeitungsschritte, etwa das Ausbilden zusätzlicher dielektrischer Schichten sowie elektrischer Kontakte sind dem Fachmann bekannt, beispielsweise um ein eDRAM-Bauteil auszubilden.
-
Die 5 ist ein Blockdiagramm einer beispielhaften elektronischen Anwendung, welche für die atomare Schichtabscheidung (ALD) von TaAlC für die Kondensatorintegration geeignet ist, gemäß einer beispielhaften Ausführungsform der Erfindung. Die elektronische Anwendung 500 ist dazu vorgesehen, irgendeine elektronische Anwendung aus der breiten Vielfalt traditioneller und nichttraditioneller elektronischer Anwendungen zu sein, wie Laptops, Mobiltelefone, Drahtloskommunikationsteilnehmergeräte, PDAs oder irgendeine andere elektronische Anwendung zu repräsentieren, welche von der Lehre der vorliegenden Erfindung profitieren könnte. Gemäß der veranschaulichten beispielhaften Ausführungsform kann die elektronische Anwendung 500 einen oder mehrere Prozessoren 502 umfassen, einen Speichercontroller 504, einen Systemspeicher 506, einen Input/Output-Controller 508, einen Netzwerkcontroller 510 sowie Eingabe/Ausgabe-Geräte 502, welche gemäß 5 verbunden sind. Eine oder mehrere Komponenten der elektronischen Anwendung 500 (beispielsweise der Prozessor 502 oder der Systemspeicher 506) können MIM-Kondensatoren umfassen, welche eine konforme Schicht von TaAlC aufweisen, wie sie zuvor als eine Ausführungsform der vorliegenden Erfindung beschrieben worden ist.
-
Der Prozessor oder die Prozessoren 502 können irgendein Bauteil aus der breiten Vielfalt der Steuerlogik repräsentieren, einschließlich jedoch nicht beschränkt auf einen oder mehrere Mikroprozessoren, ein Programmable Logic Device (PLD), ein Programmable Logic Array (PLA), ein Application Specific Integrated Circuit (ASIC), ein Microcontroller und dergleichen, obwohl die vorliegende Erfindung nicht in dieser Weise beschränkt sein soll. Bei einer Ausführungsform ist der Prozessor bzw. sind die Prozessoren 502 Intel® kompatible Prozessoren. Der Prozessor bzw. die Prozessoren 502 können einen Befehlssatz aufweisen, welcher eine Vielzahl Instruktionen auf Maschinenniveau enthalten kann, welche beispielsweise von einer Anwendung oder einem Betriebssystem aufgerufen werden können. Der Speichercontroller 504 repräsentiert jede Art eines Chipsatzes oder einer Steuerlogik, welche eine Schnittstelle zwischen dem Systemspeicher 506 und den übrigen Komponenten der elektrischen Anwendung 500 darstellt. Bei einer Ausführungsform kann die Verbindung zwischen dem Prozessor oder den Prozessoren 502 und dem Speichercontroller 504 eine Hochgeschwindigkeits- bzw. Hochfrequenz-Serienschnittstelle sein, einschließlich eines oder mehrerer Differenzialpaare. Bei einer anderen Ausführungsform kann der Speichercontroller 504 in einen oder mehrere Prozessoren 502 integriert sein, wobei Differenzialpaare den oder die Prozessoren 502 direkt mit dem Systemspeicher 506 verbinden.
-
Der Systemspeicher 506 kann irgendeine Art Speicherbauteil darstellen, welches für die Speicherung von Daten und Instruktionen verwendet wird und welches von dem Prozessor 502 verwendet worden ist oder verwendet werden wird. Typischerweise besteht der Systemspeicher 506, obwohl die Erfindung nicht in dieser Weise beschränkt werden soll, aus einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM). Bei einer Ausführungsform kann der Systemspeicher 506 aus einem Rambus-DRAM (RDRAM) bestehen. Bei einer anderen Ausführungsform kann der Systemspeicher 506 aus einem Double-Data-Rate-Synchronous-DRAM (DDRSDRAM) bestehen.
-
Der Input/Output(I/O)-Controller 508 kann irgendeine Art von Chipsatz oder Steuerlogik darstellen, welche eine Schnittstelle zwischen dem I/O-Bauteil bzw. den I/O-Bauteilen 512 zu den übrigen Bestandteilen der elektronischen Anwendung 500 bereitstellt. Bei einer Ausführungsform kann der I/O-Controller 508 als South-Bridge bezeichnet werden. Bei einer anderen Ausführungsform kann der I/O-Controller 508 mit dem Standard „Peripheral Component Interconnect (PCI) ExpressTM Base Specification”, Revision, 1.0a, PCI Special Interest Group, herausgegeben am 15. April 2003 übereinstimmen.
-
Der Netzwerkcontroller 510 kann irgendeine Art von Bauteil darstellen, welches es ermöglicht, dass die elektronische Anwendung 500 mit anderen elektronischen Anwendungen oder Bauteilen kommuniziert. Bei einer Ausführungsform kann der Netzwerkcontroller 510 mit dem Standard „The Institute of Electrical and Electronics Engineers, Inc. (IEEE) 802.11b” (freigegeben am 16. September 1999, Anhang zu ANSI/IEEE Std. 802.11, Edition 1999) entsprechen. Bei einer anderen Ausführungsform kann der Netzwerkcontroller 510 eine Ethernet-Netzwerk-Schnittstellenkarte sein.
-
Das Input/Output(I/O)-Bauteil bzw. die I/O-Bauteile 512 können irgendeine Art Bauteil darstellen, ein Peripheriegerät oder eine Komponente, welche eine Eingabe an eine elektronische Anwendung 500 bereitstellt oder eine Ausgabe dieser verarbeitet.
-
Es sollte verstanden werden, dass obwohl verschiedene Eigenschaften und Vorteile der unterschiedlichen Ausführungsform der vorliegenden Erfindung in der vorangegangenen Beschreibung dargelegt worden sind, einschließlich der Einzelheiten über die Struktur und Funktionsweise verschiedener Ausführungsform der Erfindung, diese Offenbarung lediglich der Veranschaulichung dient. In manchen Fällen sind bestimmte Unterbaugruppen lediglich mit Bezug auf eine solche Ausführungsform im Detail beschrieben. Nichtsdestotrotz sollte anerkannt werden und ist es vorgesehen, dass solche Unterbaugruppen auch in anderen Ausführungsformen der Erfindung Verwendung finden können. In den Einzelheiten können sich Änderungen ergeben, insbesondere hinsichtlich der Struktur und des Managements von Bauteilen innerhalb der Lehre der Ausführungsformen der Erfindung, wobei sich der vollständige Umfang der Offenbarung durch den Bedeutungsumfang des Wortlauts der anhängenden Ansprüche ergibt.
-
Nachdem beispielhafte Ausführungsformen sowie die bestmögliche Umsetzung der Erfindung offenbart worden sind, können auch Abwandlungen sowie Variationen der offenbarten Ausführungsformen immer noch innerhalb des Umfangs der Ausführungsformen der Erfindung, wie sie in den nachstehenden Ansprüchen angegeben ist, liegen.
