CN112687645B - 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法 - Google Patents

具有位在接合垫侧壁上的间隙子的半导体元件及制备方法 Download PDF

Info

Publication number
CN112687645B
CN112687645B CN202010909865.5A CN202010909865A CN112687645B CN 112687645 B CN112687645 B CN 112687645B CN 202010909865 A CN202010909865 A CN 202010909865A CN 112687645 B CN112687645 B CN 112687645B
Authority
CN
China
Prior art keywords
spacer
layer
passivation layer
bonding pad
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010909865.5A
Other languages
English (en)
Other versions
CN112687645A (zh
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112687645A publication Critical patent/CN112687645A/zh
Application granted granted Critical
Publication of CN112687645B publication Critical patent/CN112687645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H01L2224/02141—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种具有位在接合垫侧壁上的间隙子的半导体元件及制备方法。该半导体元件具有一接合垫以及一第一间隙子，该接合垫设置在一半导体基底上，该第一间隙子设置在该接合垫的一侧壁上。该半导体元件亦包括一第一钝化层以及一导电凸块，该第一钝化层覆盖该接合垫与该第一间隙子设置，该导电凸块设置在该第一钝化层上。该导电凸块经由该接合垫而电性连接到位在该半导体基底中的一源极/漏极区。

Description

具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
技术领域
本公开主张2019年10月18日申请的美国正式申请案第16/656,823号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体元件以及该半导体元件的制备方法。特别涉及一种具有间隙子的半导体元件及其制备方法，该间隙子位在接合垫侧壁上。
背景技术
对于许多现代化应用而言，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸是逐渐地变小的同时，是提供较好的功能性以及包含更大量的集成电路。由于半导体元件规格的小型化，执行不同功能的半导体元件的各式形态与尺寸，是整合并封装在一单一模块中。再者，执行许多制造操作以整合不同形式的半导体元件。
然而，半导体元件的制造与整合包含许多复杂步骤与操作。半导体元件的制造与整合的复杂度提升，可能造成缺陷(deficiencies)，例如不佳的电性内部连接(poorelectrical interconnection)、接合部件的未对准(misalignment)，或是湿气引入的恶化(moisture-induced deterioration)。据此，有需要持续改善半导体元件的制造流程。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件。该半导体元件包括一接合垫，设置在一半导体基底上；以及一第一间隙子，设置在该接合垫的一侧壁上。该半导体元件亦包括一第一钝化层，覆盖该接合垫与该第一间隙子；以及一导电凸块，设置在该第一钝化层上。该导电凸块经过该接合垫而电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中。
在本公开的一些实施例中，该半导体元件还包括一介电层，位在该接合垫与该半导体基底之间，其中该第一钝化层与该介电层包含富含硅的氧化物(silicon-richoxide)。
在本公开的一些实施例中，该半导体元件还包括一阻障层，位在该接合垫与该介电层之间，其中该第一间隙子直接接触该阻障层与该介电层。
在本公开的一些实施例中，该半导体元件还包括：一抗反射涂布层，设置在该接合垫上；以及一第二间隙子，设置在该第一间隙子上，并直接接触该抗反射涂布层，其中该第一钝化层覆盖该抗反射涂布层与该第二间隙子。
在本公开的一些实施例中，该第二间隙子的一最底表面与该第一间隙子的一最底表面齐平，或者是该第二间隙子的该最底表面高于该第一间隙子的该最底表面。
在本公开的一些实施例中，该半导体元件还包括一第二钝化层，位在该第一钝化层与该接合垫之间，其中该第二钝化层覆盖该第一间隙子，而该第一钝化层与该第二钝化层围绕该导电凸块的一部分设置。
在本公开的一些实施例中，该半导体元件还包括一导电通孔，位在该接合垫与该源极/漏极区之间，其中一气隙围绕该导电通孔设置。
本公开的另一实施例提供一种半导体元件。该半导体元件包括一接合垫，设置在一半导体基底上；以及一第一间隙子，设置在该接合垫的一侧壁上。该半导体元件亦包括一第二间隙子，设置在该第一间隙子上；以及一第一钝化层，覆盖该接合垫与该第二间隙子。该第一钝化层包含富含硅的氧化物。该半导体元件还包括一导电凸块，设置在该接合垫上。该导电凸块延伸在该第一钝化层上，并电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中。
在本公开的一些实施例中，该半导体元件还包括一第二钝化层，位在该接合垫与该第一钝化层之间，其中该第一间隙子通过该第二间隙子而与该第二钝化层相互间隔设置。
在本公开的一些实施例中，该半导体元件还包括一第一介电层，位在该接合垫与该半导体基底之间，其中该第一间隙子与该第二间隙子设置在该第一介电层上，而该第一介电层包含富含硅的氧化物。
在本公开的一些实施例中，该第一间隙子与该第二间隙子直接接触该第一介电层。
在本公开的一些实施例中，该第一间隙子呈L形，而该第二间隙子通过该第一间隙子而与该第一介电层相互间隔设置。
在本公开的一些实施例中，该半导体元件还包括一第二介电层，形成在该第一介电层与该半导体基底之间；以及一第三介电层，形成在该第二介电层与该半导体基底之间，其中该第二介电层的一硅含量大于该第三介电层的一硅含量；以及一导电通孔，形成在该第三介电层中，其中一气隙位在该导电通孔与该第三介电层之间。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括形成一源极/漏极区在一半导体基底中；以及形成一接合垫在该半导体基底上。该制备方法亦包括形成一第一间隙子在该接合垫的一侧壁上；以及形成一第一钝化层以覆盖该接合垫与该第一间隙子。该制备方法还包括形成一导电凸块在该第一钝化层上。该导电凸块穿经该第一钝化层而电性连接到该接合垫与该源极/漏极区。
在本公开的一些实施例中，该半导体元件的制备方法还包括：在形成该接合垫之前，形成一介电层在该半导体基底上，其中该接合垫与该第一间隙子形成在介电层上，而该第一钝化层与该介电层包含富含硅的氧化物。
在本公开的一些实施例中，该半导体元件的制备方法还包括：在形成该第一钝化层之前，形成一第二间隙子在该第一间隙子上，其中该第二间隙子的一顶表面高于该接合垫的一顶表面，而该第一间隙子的一材料不同于该第二间隙子的一材料。
在本公开的一些实施例中，该第一间隙子以使用该第二间隙子当作一蚀刻遮罩所形成。
在本公开的一些实施例中，该半导体元件的制备方法还包括：在形成该第一钝化层之前，形成一第二钝化层在该接合垫与该第一间隙子上，其中该第一钝化层的一硅含量大于该第二钝化层的一硅含量。
在本公开的一些实施例中，该半导体元件的制备方法还包括：在形成该第一间隙子之前，形成一抗反射涂布层在该接合垫上；以及部分移除该第一钝化层与该第二钝化层，以部分暴露该抗反射涂布层的一顶表面，其中该导电凸块直接接触该抗反射涂布层。
在本公开的一些实施例中，在形成该第二钝化层之前，该抗反射涂布层的一侧壁经由该第一间隙子而暴露。
依据本公开的一些实施例中，是提供一种半导体元件的一些实施例。该半导体元件具有一第一间隙子、一第一钝化层以及一导电凸块，其中该第一间隙子位在一接合垫的一侧壁，该第一钝化层覆盖该接合垫与该第一间隙子，而该导电凸块位在该第一钝化层上，并经由该接合垫而电性连接到位在一下层半导体基底的一源极/漏极区。此架构的结果，可通过该第一间隙子而避免由该接合垫与该导电凸块的未对准所造成的短路问题。因此，可改善整体元件效能，并可提升该半导体元件的良率。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较好了解。构成本公开的保护范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离相关申请文件所界定的本公开的构思和范围。
附图说明
参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一些实施例中一种半导体元件的顶视示意图。
图2为依据本公开一些实施例中该半导体元件沿图1的剖线I-I’的剖视示意图。
图3为依据本公开一些实施例中一种半导体元件的制备方法的流程示意图。
图4为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图5为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图6为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图7为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图8为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图9为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图10为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图11为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图12为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图13为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图14为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图15为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图16为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图17为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图18为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图19依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图20为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图21为依据本公开一实施例中制备半导体元件的其中一中间阶段该半导体元件沿图1的剖线I-I’的剖视示意图。
图22为依据本公开一实施例中制备另一半导体元件的其中一中间阶段该另一半导体元件沿图1的剖线I-I’的剖视示意图。
附图标记说明：
100a：半导体元件
100b：半导体元件
101：半导体基底
103：绝缘结构
105：源极/漏极区
107：栅极介电层
109：栅极电极
111：栅极结构
113：介电层
116：开口
116’：开口
119：第一内间隙子
121：第二内间隙子
123：阻障层
125：导电通孔
129：介电层
130：气隙
133：介电层
135：导电结构
141：导电部
141’：导电通孔
145：介电部
147：介电部
149：介电层
150：气隙
153：介电层
159：介电层
163：介电层
165：导电通孔
171：阻障层
175：接合垫
175S：侧壁
177：抗反射涂布层
177S：侧壁
177T：顶表面
181：第一间隙子层
181’：第一间隙子
181”：第一间隙子
181”B：底表面
185：第二间隙子层
185’：第二间隙子
185”：第二间隙子
185”B：底表面
185’T：顶表面
189：钝化层
193：钝化层
195：导电凸块
10：制备方法
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1为依据本公开一些实施例中一种半导体元件100a的布局图。如图1所示，依据一些实施例，半导体元件100a包括多个接合垫175，设置在一半导体基底101上。更特别是，该些接合垫175沿着半导体基底101的一外周围区设置，而该外周围区围绕半导体基底101的一中心区设置。在一些实施例中，多个晶体管设置在中心区中，而该些接合垫175用于将该些晶体管经由线接合(wire bonding)电性连接到多个外部装置。
图2为依据本公开一些实施例中该半导体元件100a沿图1的剖线I-I’的剖视示意图。在一些实施例中，半导体元件100a包括一主动区，由在半导体基底101中的多个绝缘结构103所界定，其中多个源极/漏极区105以及一栅极结构111形成在主动区中。依据一些实施例，栅极结构111嵌设在半导体基底101中，并位在该些源极/漏极区105之间。然而，在一些实施例中，栅极结构111形成在半导体基底101上。再者，栅极结构111可包括一栅极电极109以及一栅极介电层107，栅极介电层107围绕并覆盖栅极电极109的底表面。
此外，半导体元件100a包括一内连接结构(interconnection structure)，位在接合垫175与半导体基底101之间。依据一些实施例，内连接结构嵌设在介电层113、129、133、149、153、159、163中，而如图2所示，介电层113、129、133、149、153、159、163从下到上堆叠设置。在一些实施例中，该些导电通孔125形成在介电层113中，该些阻障层123覆盖该些导电通孔125的各侧壁与各底表面，多个第二内间隙子121覆盖该些阻障层123的各侧壁，而多各气隙130则形成在该些第二内间隙子121与介电层113之间。
在一些实施例中，多个导电结构135形成在介电层129与介电层133之间。特别是，介电层129围绕该些导电结构135的各下部，而介电层133围绕该些导电结构135的各上部。在一些实施例中，多个导电通孔141’与多个介电部145形成介电层149中，而多个气隙150形成在该些导电通孔141’与介电层149之间。特别是，依据一些实施例，该些气隙150围绕该些导电通孔141’设置，而该些介电部145覆盖该些气隙150设置。
再者，在一些实施例中，形成一导电通孔165，其中导电通孔165穿经介电层153、159、163以及介电部145。在一些实施例中，介电层133、153、163的硅含量，大于介电层113、129、149、159的硅含量。举例来说，介电层133、153、163包含富含硅的氧化物(silicon-richoxide，SRO)，其具有一低吸湿率(low moisture absorption rate)。因此，介电层133、153、163可保护下层结构避免被外部湿气所污染。
仍请参考图2，在一些实施例中，一阻障层171形成在接合垫475与上述内连接结构之间，而一抗反射涂布层(anti-reflective coating layer)177形成在接合垫175上。在一些实施例中，阻障层171的各侧壁、接合垫175的各侧壁以及抗反射涂布层177的客侧壁是对准，而多个第一间隙子181’与多个第二间隙子185’形成在阻障层171、接合垫175以及抗反射涂布层177的各侧壁上。
特别是，依据一些实施例，该些第一间隙子181’覆盖阻障层171的各侧壁与接合垫175的各侧壁175S，而该些第二间隙子185’形成在该些第一间隙子181’上。在一些实施例中，该些第二间隙子185’覆盖抗反射涂布层177的各侧壁。应当理解，依据一些实施例，接合垫175的各侧壁175S直接接触该些第一间隙子181’。
在一些实施例中，半导体元件100a还包括钝化层189与193，保型地覆盖介电层163、该些第二间隙子185’以及抗反射涂布层177，而经由钝化层189与193而部分暴露抗反射涂布层177的一顶表面177T。一导电凸块195形成在抗反射涂布层177的顶表面177T上，并延伸在钝化层189与193上。
应当理解，在一些实施例中，钝化层193形成在钝化层189上，而钝化层193的硅含量大于钝化层189的硅含量(例如钝化层193包含富含硅的氧化物(SRO))，以使钝化层193可保护下层结构避免被外部湿气污染。此外，依据一些实施例，导电凸块195直接接触抗反射涂布层177的顶表面177T，而钝化层189与193围绕导电凸块195的一下部设置。
仍请参考图2，接合垫175可经由阻障层171以及内连接结构而电性连接到其中一源极/漏极区105，而该内连接结构包括导电通孔165、导电通孔141’、导电结构135以及导电通孔125。请参考图1及图2，接合垫175可经由抗反射涂布层177、导电凸块195以及其他线接合部件而电性连接到多个外部装置。
应当理解，由于位在接合垫175的各侧壁175S上的该些间隙子(例如该些第一间隙子181’及/或该些第二间隙子185’)的存在，所以可避免在接合垫175与邻近接合垫之间由接合垫175与导电凸块195的未对准(misalignment)所造成的短路。因此，可改善整体元件效能，并可提升半导体元件100a的良率。再者，由于介电层133、153、163以及钝化层193可包含富含硅的氧化物(SRO)，因此可保护半导体元件100a避免被外部湿气污染。
图3为依据本公开一些实施例中一种半导体元件(例如图2所示的半导体元件100a或者是图22所示的另一半导体元件100b)的制备方法10的流程示意图，其中依据一些实施例，该制备方法10包括步骤S11、S13、S15、S17、S19、S21、S23。图3所示的步骤S11至S23结合下列图示一起描述。
图4至图19为依据本公开一些实施例中制备半导体元件100a的各中间阶段该半导体元件100a沿图1的剖线I-I’的剖视示意图。
请参考图4，提供半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。另外或此外，半导体基底101可包含元素型(elementary)半导体材料、化合物半导体材料、及/或合金半导体材料。元素型半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、锗、及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(silicon carbide)、砷化镓(galliumarsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indiumarsenide)、及锑化铟(indium antimonide)，但并不以此为限。合金半导体材料的例子可包括硅锗(SiGe)、镓砷磷(GaAsP)、铝铟砷(AlInAs)、铝镓砷(AlGaAs)、镓铟砷(GaInAs)、镓铟磷(GaInP)、及/或镓铟砷磷(GaInAsP)，但并不以此为限。
在一些实施例中，半导体基底101包括一外延层。举例来说，半导体基底101具有一外延层，是铺设在一块形(bulk)半导体上。在一些实施例中，半导体基底101为绝缘体上覆半导体(semiconductor-on-insulator)基底，其是可包括一基底、一埋入氧化层以及一半导体层，该埋入层位在该基底上，该半导体层位在该埋入氧化层上，例如绝缘体上覆硅(SOI)基底、绝缘体上覆硅锗(SGOI)基底，或一绝缘体上覆锗(GOI)基底。该些绝缘体上覆半导体基底可使用氧离子植入硅晶隔离法(separation by implanted oxygen，SIMOX)、晶圆接合法(wafer bonding)及/或其他适合方法进行制造。
仍请参考图4，该些绝缘结构103形成在半导体基底101中，其中依据一些实施例，该些绝缘结构103为浅沟隔离(shallow trench isolation，STI)结构。在一些其他的实施例中，该些绝缘结构103为硅局部氧化(local oxidation of silicon，LOCOS)结构(图未示)。在如此的例子中，该些绝缘结构103的一部分嵌设在半导体基底101中，而该些绝缘结构103的其他部分则从半导体基底101的顶表面突出。此外，该些绝缘结构103可由氧化硅、氮化硅、氮氧化硅或其他可应用的介电材料。
再者，该些绝缘结构103界定出在半导体基底101上的主动区，而主动区包括多个源极/漏极区105。在一些实施例中，由一或多个离子植入(ion implantation)工艺形成该些源极/漏极区105，而P型掺杂物或N型掺杂物可植入在主动区中，以形成该些源极/漏极区105，其中P型掺杂物是例如硼(B)或二氟化硼(BF2)，而N型掺杂物是例如磷(P)或砷(As)。个别的步骤是举例说明在图3的制备方法10中的步骤S11。
接着，包括栅极电极109与栅极介电层107的栅极结构111，形成在半导体基底101中。在一些实施例中，栅极电极109由一导电材料所制，例如铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)或其他可应用的材料，而栅极介电层107由氧化硅、氮化硅、氮氧化硅、具有高介电常数(high-k)的一介电材料，或其组合所制。
在一些实施例中，栅极结构111通过蚀刻及沉积工艺所形成。首先，通过一蚀刻工艺使一沟槽(trench)形成在半导体基底101中。该蚀刻工艺可包括一干蚀刻工艺、一湿蚀刻工艺，或其组合。在形成沟槽后，可执行多个沉积工艺以形成栅极结构111在沟槽中，其中该些沉积工艺可包括一化学气相沉积(CVD)工艺、一物理气相沉积(PVD)工艺、一旋转涂布(spin-coating)工艺，或其他可应用的工艺。在执行该些沉积工艺之后，可执行一平坦化工艺以使栅极结构111的顶表面与半导体基底101的顶表面为共面，而该平坦化工艺是例如化学机械研磨(chemical mechanical polishing，CMP)。
依据一些实施例，形成具有该些源极/漏极区105与栅极结构111的一晶体管在半导体基底101中。接着，一介电层113形成在半导体基底101上，并形成多个开口116，其中依据一些实施例，如图4所示，该些开口116穿经介电层113。应当理解，该些源极/漏极区105经由该些开口116而暴露。
在一些实施例中，介电层113由氧化硅、氮化硅、氮氧化硅、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、低介电常数(low-k)介电材料及/或其他可应用的介电材料所制。低介电常数的介电材料的例子包括氟化硅玻璃(fluorinated silica glass，FSG)、碳掺杂氧化硅(carbon dopedsilicon oxide)、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、苯环丁烯(BCB)、或聚酰亚胺(polyimide)，但并不以此为限。此外，介电层113可通过CVD、PVD、原子层沉积(atomic layer deposition，ALD)、旋转涂布(spin coating)，或其他可应用的工艺所形成。在一些实施例中，该些开口116由所一蚀刻工艺形成，是使用一图案化层当作一遮罩，其中该蚀刻工艺包括一干蚀刻工艺、一湿蚀刻工艺，或其组合。
接下来，依据一些实施例，如图5所示，形成多个第一内间隙子119，其中该些第一内间隙子119排齐该些开口116的各侧壁，并形成该些第二内间隙子121，其中该些第二内间隙子121排齐该些第一内间隙子119的各侧壁。换言之，在一些实施例中，该些第一内间隙子119位在该些第二内间隙子121与介电层113之间，而该些源极/漏极区105与半导体基底101经由余留的开口116’而部分暴露。
在一些实施例中，该些第一内间隙子119由氧化硅所制，而该些第二内间隙子121由氮化硅所制。应当理解，该些第一内间隙子119的材料不同于该些第二内间隙子121材料，以使在接下来形成多个气隙的蚀刻工艺期间，该些第一内间隙子119与该些第二内间隙子121具有一蚀刻选择性。再者，该些第一内间隙子119与该些第二内间隙子121可通过沉积与蚀刻工艺所形成。在一些实施例中，沉积工艺包括CVD、PVD、旋转涂布或其他可应用的工艺。非等向性蚀刻工艺的定向本质(directional nature)移除该些第一内间隙子材料与该些第二内间隙子材料在所有地方的相同垂直厚度，留下邻近该些开口116(如图4所示)的各侧壁的该些第一内间隙子119与该些第二内间隙子121。
在形成该些第一内间隙子119与该些第二内间隙子121之后，形成一阻障层123，其中依据一些实施例，如图6所示，阻障层123排齐该些余留的开口116’，并在介电层113上延伸，而多个导电通孔125形成在阻障层123上。在一些实施例中，阻障层123由钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钨化钴(CoW)或其他可应用的材料所制，而阻障层123由CVD、PVD、ALD、镀覆(plating)或其他可应用的工艺所形成。
在一些实施例中，该些导电通孔125由钨(W)、钴(Co)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、铂(Pt)、钼(Mo)、银(Ag)、锰(Mn)、锆(Zr)、钌(Ru)或其他可应用的材料所制。在一些实施例中，该些导电通孔125通过沉积一导电材料在阻障层123上所形成，其中导电材料的沉积包括CVD、PVD、ALD、镀覆或其他可应用的工艺。在沉积工艺之后，通过执行一平坦化工艺以移除导电材料的多余部分，以暴露下层的阻障层123，并获得该些导电通孔123，而该平坦化工艺是例如CMP。
在一些实施例中，如图7所示，执行前述的平坦化工艺，直到暴露介电层113为止。或者是，依据一些实施例，如图7所示，执行另一平坦化工艺，例如CMP，以暴露介电层113。应当理解，在一些实施例中，在平坦化工艺之后，是暴露该些第一内间隙子119与该些第二内间隙子121。
在暴露该些第一内间隙子119之后，执行一气相氢氟酸(vapor phasehydrofluoric acid，VHF)蚀刻工艺，以移除该些第一内间隙子119，而介电层129与133依序形成在介电层113上，其中依据一些实施例，如图8所示，介电层129覆盖多个间隙，以形成密封的多个气隙130，而该些间隙是通过该些第一内间隙子119的移除所形成。
在蚀刻工艺期间，使用VHF当作一蚀刻剂(etchant)，而对比于该些第二内间隙子121与介电层113，该些第一内间隙子119具有一高蚀刻选择性。因此，通过蚀刻工艺移除该些第一内间隙子119，同时可留下该些第二内间隙子121与介电层113，以使该些间隙形成在该些第二内间隙子121与介电层113之间。依据一些实施例，在形成介电层129之后，密封该些间隙以变成该些气隙130。
用于形成介电层129与133的一些材料与工艺，是类似于或相同于用于形成介电层113的材料与工艺，而在文中不再重复类似的描述。应当理解，介电层133的硅含量大于介电层129的硅含量。举例来说，依据如上所述的一些实施例，介电层133由富含硅的氧化物(SRO)所制，其是具有一低吸湿率(low moisture absorption rate)。
接下来，依据一些实施例，如图9所示，多个导电结构135形成在介电层129与133中。在一些实施例中，该些导电结构135由一双重镶嵌工艺(dual damascene process)所形成。再者，用于形成该些导电结构135的该些材料，可类似于或相同于用于形成该些导电通孔125的材料，而在文中不再重复类似的描述。在一些实施例中，每一导电结构135包含多层。
依据一些实施例，如图10所示，多个导电部141形成在该些导电结构135上，而该些介电部145形成在该些导电部141上。在一些实施例中，该些导电部141由多晶硅、钨、铝、铜、其他导电材料，或其组合所制；而该些介电部145由SiO2、SiN、SiC、SiON、SiOC、SiCN、SiOCN、其他可应用的介电材料或其组合所制。
此外，该些导电部141与该些介电部145可通过沉积与蚀刻工艺所形成。沉积工艺可为CVD、PVD、ALD、旋转涂布、溅镀、其他可应用的工艺，或其组合。可使用一图案化层当作一遮罩以执行蚀刻工艺。在一些实施例中，该些导电部141的各侧壁对准该些介电部145的各侧壁。
依据一些实施例，如图11所示，在形成该些介电部145之后，该些导电部141的各侧壁部转换成多个介电部147。因此，依据一些实施例，该些介电部147形成在该些导电部141的余留部分的各相对侧壁上，其是代表为多个导电通孔141’。
在一些实施例中，通过执行一热处理工艺，以形成该些介电部147，该热处例工艺包括一氧化工艺、一氮化工艺、其他可应用的工艺或其组合。为了在接下来蚀刻工艺期间达到一高蚀刻选择性，该些介电部147的材料应该不同于该些介电部145的材料。因此，依据该些介电部145的材料选择在热处理工艺期间所施加的气体。
举例来说，若是该些介电部145由氧化硅所制的话，则在热处理工艺(例如氮化工艺)期间，氮(nitrogen)可扩散进入到该些导电部141的各侧壁表面，而该些介电部147可由氮化物所制，例如氮化硅。
此外，若是该些介电部145由氮化硅所制的话，则在热处理工艺(例如氧化工艺)期间，氧(oxygen)可扩散进入到该些导电部141的各侧壁表面，而该些介电部147是取决于该些导电部141的材料，而可由氧化硅(SiO2)、氧化钨(WO)、氧化铝(Al2O3)、氧化铜(CuO)，或其组合所制。
依据一些实施例，如图12所示，在获得该些导电通孔141’之后，通过一蚀刻工艺以移除该些介电部147，介电层149形成在该些介电部145的各侧壁上，以及介电层153形成在介电层149上。用于该些介电部147的移除的蚀刻工艺，可包括干蚀刻(例如RIE)、湿蚀刻及/或其他蚀刻方法。再者，由于该些导电通孔141’的各侧壁与该些介电部145的各侧壁间隔设置，所以介电层149形成有多个气隙150，被围绕在该些介电部145、该些导电通孔141’与介电层149之间。
用于形成介电层149与153的一些材料与工艺是类似于或相同于用于形成介电层129与133的材料与工艺，而在文中不再重复类似的描述。应当理解，介电层153的硅含量大于介电层149的硅含量。举例来说，依据如上所述的一些实施例，介电层153由富含硅的氧化物(SRO)所制，其是具有一低吸湿率。
接着，介电层159与163依序形成在介电层153上，并形成导电通孔165，其中依据一些实施例，如图13所示，导电通孔165穿经介电层163、159、153以及介电部145。用于形成介电层159与163的一些材料与工艺是类似于或相同于用于形成介电层129与133的材料与工艺，而在文中不再重复类似的描述。应当理解，介电层163的硅含量大于介电层159的硅含量。举例来说，依据如上所述的一些实施例，介电层163由富含硅的氧化物(SRO)所制，其是具有一低吸湿率。
在形成介电层159与163之后，通过一蚀刻工艺以及一接着的沉积工艺以形成导电通孔165。可使用一图案化层当作一遮罩执行该蚀刻工艺，以形成一开口在介电层163、159、153以及介电部145中，而蚀刻工艺可包括一干蚀刻工艺、一湿蚀刻工艺或其组合。接着，可执行包括CVD、PVD、旋转涂布或其他可应用的工艺的沉积工艺，以沉积一或多个导电材料在开口中以及在介电层163上。接下来，可通过执行一平坦化工艺(例如CMP)以移除导电材料的多余部分，进而暴露介电层163，以便获得导电通孔165，而导电通孔165是电性连接到下层的导电通孔141’。
在形成导电通孔165之后，包括导电通孔165、导电通孔141’、导电结构135以及导电通孔125的内连接结构形成在半导体基底101上。个别的步骤是举例说明在图3的制备方法10中的步骤S13。
接着，依据一些实施例，如图14所示，一阻障层171、一接合垫175以及一抗反射涂布层177形成一堆叠架构在介电层163上。个别的步骤是举例说明在图3的制备方法10中的步骤S15。用于形成阻障层171的一些材料是类似于或相同于用于形成阻障层123的材料，而在文中不再重复类似的描述。在一些实施例中，接合垫175由铝、铜、其他导电材料，或其组合所制。
再者，在一些实施例中，抗反射涂布层177由一高介电常数(high-k)材料所制，例如LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其他可应用的高介电常数材料，或其组合。在一些实施例中，抗反射涂布层177包含金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物(transition metal-oxide)、过渡金属氮化物(transition metal-nitride)、过渡金属硅化物(transition metal-silicate)、其他可应用的材料或其组合。
可通过一或多个沉积与蚀刻工艺形成阻障层171、接合垫175以及抗反射涂布层177。在一些实施例中，阻障层171、接合垫175以及抗反射涂布层177的各侧壁是对准，而接合垫175重叠内连接结构与其中一个源极/漏极区105。
依据一些实施例，如图15所示，形成一第一间隙子层181，以便保形地覆盖介电层163与抗反射涂布层177。在一些实施例中，第一间隙子层181覆盖阻障层171的各侧壁、接合垫175的各侧壁以及抗反射涂布层177的各侧壁。在一些实施例中，第一间隙子层181由氧化物、氮化物、可应用的介电材料或其组合所制。再者，可通过一沉积工艺形成第一间隙子层181，而沉积工艺例如CVD、PVD、旋转涂布或其他可应用的工艺。
接着，依据一些实施例，如图16所示，蚀刻第一间隙子层181以形成多个第一间隙子181’在接合垫175的各侧壁上。个别的步骤是举例说明在图3的制备方法10中的步骤S17。在一些实施例中，蚀刻工艺为一非等向性蚀刻工艺，其是移除第一间隙子181在所有地方的相同垂直厚度，留下接合垫175的各侧壁175S与阻障层171的各侧壁上的该些第一间隙子181’。再者，暴露抗反射涂布层177的一顶表面177T。
应当理解，在一些实施例中，抗反射涂布层177的各侧壁177S并未被该些间隙子181’所覆盖。换言之，依据一些实施例，抗反射涂布层177的顶表面177T高于该些第一间隙子181’的顶表面。
依据一些实施例，如图17所示，在形成该些第一间隙子181’之后，形成一第二间隙子层185，以便保形地覆盖介电层163、该些第一间隙子181’以及抗反射涂布层177。在一些实施例中，第二间隙子层185是覆盖经由该些第一间隙子181’暴露的抗反射涂布层177的各侧壁177S(参视图16)。
用于形成第二间隙子层185的一些材料与工艺，是类似于或相同于用于形成第一间隙子层181的材料与工艺，而在文中不再重复类似的描述。应当理解，第一间隙子层181的材料不同于第二间隙子层185的材料。举例来说，在一些实施例中，第一间隙子层181由氧化物所制，而第二间隙子层185则由氮化物所制。在一些实施例中，第一间隙子层181由氮化物所制，而第二间隙子层185则由氧化物所制。
依据一些实施例，如图18所示，类似于该些第一间隙子181’的形成，蚀刻第二间隙子层185以形成多个第二间隙子185’在该些第一间隙子181’上。个别的步骤是举例说明在图3的制备方法10中的步骤S17。在一些实施例中，该些第一间隙子181’与该些第二间隙子185’直接接触介电层163。
在一些实施例中，蚀刻工艺为一非等向性蚀刻工艺，其是移除第二间隙子185在所有地方的相同垂直厚度，留下该些第二间隙子185’在抗反射涂布层177的各侧壁177S上与该些第一间隙子181’的各侧壁上。再者，依据一些实施例，该些第二间隙子185’的顶表面185’T高于接合垫185的顶表面175T。在一些实施例中，在形成该些第二间隙子185’之后，暴露抗反射涂布层177的顶表面177T。
依据一些实施例，如图19所示，在形成该些第二间隙子185’之后，形成钝化层189与193，以便保形地覆盖介电层163、该些第二间隙子185’以及抗反射涂布层177。个别的步骤是举例说明在图3的制备方法10中的步骤S19。
用于形成钝化层189与193的一些材料与工艺，是类似于或相同于用于形成介电层129与133的材料与工艺，而在文中不再重复类似的描述。应当理解，钝化层193的硅含量大于钝化层189的硅含量。举例来说，依据如上所述的一些实施例，钝化层193由富含硅的氧化物(SRO)所制，其是具有一低吸湿率。
依据一些实施例，如图2所示，部分移除钝化层189与193，以部分暴露抗反射涂布层177的顶表面177T，而导电凸块195则形成在钝化层189与193上。个别的步骤是举例说明在图3的制备方法10中的步骤S21。在一些实施例中，导电凸块195穿经钝化层189与193，而导电凸块195则经由接合垫175而电性连接到下层的源极/漏极区105。
在一些实施例中，通过使用一图案化层当作一遮罩的一蚀刻工艺，以部分移除钝化层189与193。依据一些实施例，在钝化层189与193的部分移除之后，抗反射涂布层177的顶表面177T经由一开口而部分暴露，然后，该开口被导电凸块195所充填。在一些实施例中，导电凸块195延伸在钝化层189与193上，且通过CVD、PVD、ALD、镀覆或其他可应用的工艺，以形成导电凸块195。
在一些实施例中，导电凸块195包括焊料凸块(solder bump)、焊料球(solderball)、金属柱凸块(metal pillar bump)、其他可应用连接件或其组合。在一些实施例中，导电凸块195可由铜、锡、铝、镍、银、其他可应用导电材料或其组合所制。在形成导电凸块195之后，则获得半导体元件100a。
图20至图22为依据本公开一实施例中制备另一半导体元件100b的各中间阶段该另一半导体元件100b沿图1的剖线I-I’的剖视示意图。在一些实施例中，半导体元件100b的布局类似于或相同于如图1所示的半导体元件100a的布局。
用于形成半导体元件100b的一些材料与工艺，是类似于或相同于用于形成半导体元件100a的材料与工艺，而在文中不再重复类似的描述。在图20至图22中的第二实施例与在图2以及图4至图19中的第一实施例之间的差异，在于位在接合垫175的各侧壁175S上的该些间隙子的形成方法。
如图20所示，依据一些实施例，形成第二间隙子层185，以便保形地覆盖如图15所示的结构。在本实施例中，第二间隙子层185形成在第一间隙子层181上。换言之，在蚀刻第一间隙子层181以形成该些间隙子之前，即形成第二间隙子层185。
接着，依据一些实施例，如图21所示，蚀刻第二间隙子层185以形成多个第二间隙子185”，而使用该些第二间隙子185”当作一遮罩，蚀刻下层的第一间隙子层181，以形成多个第一间隙子181”。换言之，依据一些实施例，该些第一间隙子181”形成在该些第二间隙子185”之后，以使该些第二间隙子185”通过该些第一间隙子181”的一部分而与介电层163间隔设置。
依据一些实施例，如图22所示，在该些第一间隙子181”与该些第二间隙子185”形成之后，钝化层189、193以及导电凸块195以类似于半导体元件100a的方式形成。应当理解，在一些实施例中，由于使用该些第二间隙子185”当作一遮罩以形成该些第一间隙子181”，所以可忽略用于形成遮罩的其中一工艺，而可据此降低制备半导体元件的成本。此外，依据一些实施例，该些第二间隙子185”的最底表面185”B高于该些第一间隙子181”的最底表面181”B。
提供半导体元件100a、100b及其制备方法的实施例。半导体元件100a、100b包括第一间隙子181’或181”、钝化层(例如钝化层189与193)以及导电凸块195，而第一间隙子181’或181”位在接合垫175的各侧壁175S上，钝化层覆盖接合垫175以及第一间隙子181’或181”，而导电凸块195位在钝化层上，并经由接合垫175而电性连接到在半导体基底101中的其中一个源极/漏极区105。因此，可通过第一间隙子181’或181”而避免由接合垫175与导电凸块195的未对准所造成的短路问题。因此，可改善整体元件效能，并可提升半导体元件100a、100b的良率。
此外，由于介电层(例如介电层133、153、163)与钝化层193可包含富含硅的氧化物(SRO)，因此可保护半导体元件100a、100b避免被外部湿气污染。
本公开的一实施例提供一种半导体元件。该半导体元件包括一接合垫，设置在一半导体基底上；以及一第一间隙子，设置在该接合垫的一侧壁上。该半导体元件亦包括一第一钝化层，覆盖该接合垫与该第一间隙子；以及一导电凸块，设置在该第一钝化层上。该导电凸块经过该接合垫而电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中。
本公开的另一实施例提供一种半导体元件。该半导体元件包括一接合垫，设置在一半导体基底上；以及一第一间隙子，设置在该接合垫的一侧壁上。该半导体元件亦包括一第二间隙子，设置在该第一间隙子上；以及一第一钝化层，覆盖该接合垫与该第二间隙子。该第一钝化层包含富含硅的氧化物。该半导体元件还包括一导电凸块，设置在该接合垫上。该导电凸块延伸在该第一钝化层上，并电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括形成一源极/漏极区在一半导体基底中；以及形成一接合垫在该半导体基底上。该制备方法亦包括形成一第一间隙子在该接合垫的一侧壁上；以及形成一第一钝化层以覆盖该接合垫与该第一间隙子。该制备方法还包括形成一导电凸块在该第一钝化层上。该导电凸块穿经该第一钝化层而电性连接到该接合垫与该源极/漏极区。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离相关申请文件所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的相关申请文件的保护范围内。

Claims (16)

1.一种半导体元件，包括：
一接合垫，设置在一半导体基底上；
一第一间隙子，设置在该接合垫的一侧壁上；
一第一钝化层，覆盖该接合垫与该第一间隙子；
一导电凸块，设置在该第一钝化层上，其中该导电凸块经过该接合垫而电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中；
一抗反射涂布层，设置在该接合垫上；以及
一第二间隙子，设置在该第一间隙子上，并直接接触该抗反射涂布层，其中该第一钝化层覆盖该抗反射涂布层与该第二间隙子。
2.如权利要求1所述的半导体元件，还包括一介电层，位在该接合垫与该半导体基底之间，其中该第一钝化层与该介电层包含富含硅的氧化物。
3.如权利要求2所述的半导体元件，还包括一阻障层，位在该接合垫与该介电层之间，其中该第一间隙子直接接触该阻障层与该介电层。
4.如权利要求1所述的半导体元件，其中该第二间隙子的一最底表面与该第一间隙子的一最底表面齐平，或者是该第二间隙子的该最底表面高于该第一间隙子的该最底表面。
5.如权利要求1所述的半导体元件，还包括一第二钝化层，位在该第一钝化层与该接合垫之间，其中该第二钝化层覆盖该第一间隙子，而该第一钝化层与该第二钝化层围绕该导电凸块的一部分设置。
6.如权利要求1所述的半导体元件，还包括一导电通孔，位在该接合垫与该源极/漏极区之间，其中一气隙围绕该导电通孔设置。
7.一种半导体元件，包括：
一接合垫，设置在一半导体基底上；
一第一间隙子，设置在该接合垫的一侧壁上；
一第二间隙子，设置在该第一间隙子上；
一第一钝化层，覆盖该接合垫与该第二间隙子，其中该第一钝化层包含富含硅的氧化物；
一导电凸块，设置在该接合垫上，其中该导电凸块延伸在该第一钝化层上，并电性连接到一源极/漏极区，该源极/漏极区位在该半导体基底中；以及
一第一介电层，位在该接合垫与该半导体基底之间，其中该第一间隙子与该第二间隙子设置在该第一介电层上，而该第一介电层包含富含硅的氧化物；
其中该第一间隙子与该第二间隙子直接接触该第一介电层。
8.如权利要求7所述的半导体元件，还包括一第二钝化层，位在该接合垫与该第一钝化层之间，其中该第一间隙子通过该第二间隙子而与该第二钝化层相互间隔设置。
9.如权利要求7所述的半导体元件，其中该第一间隙子呈L形，而该第二间隙子通过该第一间隙子而与该第一介电层相互间隔设置。
10.如权利要求7所述的半导体元件，还包括：
一第二介电层，形成在该第一介电层与该半导体基底之间；以及
一第三介电层，形成在该第二介电层与该半导体基底之间，其中该第二介电层的一硅含量大于该第三介电层的一硅含量；以及
一导电通孔，形成在该第三介电层中，其中一气隙位在该导电通孔与该第三介电层之间。
11.一种半导体元件的制备方法，包括：
形成一源极/漏极区在一半导体基底中；
形成一接合垫在该半导体基底上；
形成一第一间隙子在该接合垫的一侧壁上；
形成一第一钝化层以覆盖该接合垫与该第一间隙子；
形成一导电凸块在该第一钝化层上，其中该导电凸块穿经该第一钝化层而电性连接到该接合垫与该源极/漏极区；以及
在形成该第一钝化层之前，形成一第二间隙子在该第一间隙子上，其中该第二间隙子的一顶表面高于该接合垫的一顶表面，而该第一间隙子的一材料不同于该第二间隙子的一材料。
12.如权利要求11所述的半导体元件的制备方法，还包括：在形成该接合垫之前，形成一介电层在该半导体基底上，其中该接合垫与该第一间隙子形成在介电层上，而该第一钝化层与该介电层包含富含硅的氧化物。
13.如权利要求11所述的半导体元件的制备方法，其中该第一间隙子以使用该第二间隙子当作一蚀刻遮罩所形成。
14.如权利要求11所述的半导体元件的制备方法，还包括：在形成该第一钝化层之前，形成一第二钝化层在该接合垫与该第一间隙子上，其中该第一钝化层的一硅含量大于该第二钝化层的一硅含量。
15.如权利要求14所述的半导体元件的制备方法，还包括：
在形成该第一间隙子之前，形成一抗反射涂布层在该接合垫上；以及
部分移除该第一钝化层与该第二钝化层，以部分暴露该抗反射涂布层的一顶表面，其中该导电凸块直接接触该抗反射涂布层。
16.如权利要求15所述的半导体元件的制备方法，其中在形成该第二钝化层之前，该抗反射涂布层的一侧壁经由该第一间隙子而暴露。
CN202010909865.5A 2019-10-18 2020-09-02 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法 Active CN112687645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/656,823 US11024592B2 (en) 2019-10-18 2019-10-18 Semiconductor device with spacer over sidewall of bonding pad and method for preparing the same
US16/656,823 2019-10-18

Publications (2)

Publication Number Publication Date
CN112687645A CN112687645A (zh) 2021-04-20
CN112687645B true CN112687645B (zh) 2024-04-16

Family

ID=75445381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010909865.5A Active CN112687645B (zh) 2019-10-18 2020-09-02 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法

Country Status (3)

Country Link
US (2) US11024592B2 (zh)
CN (1) CN112687645B (zh)
TW (1) TWI749617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210125912A1 (en) * 2019-10-28 2021-04-29 Intel Corporation Minimizing package impedance discontinuity through dielectric structure optimizations
US11710657B2 (en) 2020-09-29 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-line interconnect structure having air gap and method of fabrication thereof
US11456267B2 (en) * 2020-12-16 2022-09-27 Texas Instruments Incorporated Fet construction with copper pillars or bump directly over the fet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525546A (en) * 1991-01-29 1996-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing thereof
CN102254870A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 集成电路元件、其形成方法及封装组件
RU2687501C1 (ru) * 2018-05-30 2019-05-14 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления фотоэлектрического преобразователя с антиотражающим покрытием

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US8129267B2 (en) * 2008-03-21 2012-03-06 International Business Machines Corporation Alpha particle blocking wire structure and method fabricating same
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9735129B2 (en) * 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10211146B2 (en) * 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525546A (en) * 1991-01-29 1996-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing thereof
CN102254870A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 集成电路元件、其形成方法及封装组件
RU2687501C1 (ru) * 2018-05-30 2019-05-14 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления фотоэлектрического преобразователя с антиотражающим покрытием

Also Published As

Publication number Publication date
CN112687645A (zh) 2021-04-20
US20210118830A1 (en) 2021-04-22
TW202129888A (zh) 2021-08-01
US11552032B2 (en) 2023-01-10
US20210202416A1 (en) 2021-07-01
US11024592B2 (en) 2021-06-01
TWI749617B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
KR101803615B1 (ko) 게이트 스페이서 및 그 형성 방법
CN112687645B (zh) 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
US11605606B2 (en) Semiconductor device with spacer over bonding pad
US11894328B2 (en) Semiconductor device with edge-protecting spacers over bonding pad
US11915972B2 (en) Methods of forming spacers for semiconductor devices including backside power rails
US20240105848A1 (en) Semiconductor device structure with high contact area
US20230268435A1 (en) Semiconductor structure and method of forming thereof
US20220367241A1 (en) Spacers for Semiconductor Devices Including Backside Power Rails
TWI809525B (zh) 在環繞式閘極電晶體之間具有氣隙之半導體元件及其製備方法
CN113964125A (zh) 具有石墨烯层的半导体元件及其制备方法
TWI793742B (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
TWI832478B (zh) 半導體結構
US20220376121A1 (en) Finfet mos capacitor
US20220052041A1 (en) Semiconductor device and method of forming the same
US20240096753A1 (en) Semiconductor device including insulating structure surrounding through via and method for forming the same
US20240021708A1 (en) Structure and formation method of semiconductor device with power rail
US20230119827A1 (en) Semiconductor Device Structure And Method For Forming The Same
TW202335235A (zh) 積體電路結構及其製造方法
CN115621250A (zh) 着陆垫下方具有气隙的半导体元件及其制备方法
CN115346940A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant