TWI793742B - 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法 - Google Patents

位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法 Download PDF

Info

Publication number
TWI793742B
TWI793742B TW110132270A TW110132270A TWI793742B TW I793742 B TWI793742 B TW I793742B TW 110132270 A TW110132270 A TW 110132270A TW 110132270 A TW110132270 A TW 110132270A TW I793742 B TWI793742 B TW I793742B
Authority
TW
Taiwan
Prior art keywords
forming
substructure
source
drain region
semiconductor
Prior art date
Application number
TW110132270A
Other languages
English (en)
Other versions
TW202234662A (zh
Inventor
范政祥
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202234662A publication Critical patent/TW202234662A/zh
Application granted granted Critical
Publication of TWI793742B publication Critical patent/TWI793742B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種具有氣隙的半導體元件及其製備方法，該氣隙降低在一位元線與一電容器接觸點之間的寄生電容。該半導體元件的製備方法包括形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；以及形成一位元線在該第一源極/汲極區上且電性連接到該第一源極/汲極區。該製備方法亦包括形成一第一間隙子結構在該位元線的一側壁上；以及形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區。該電容器接觸點鄰近該第一間隙子結構設置，且在形成該電容器接觸點期間蝕刻該第一間隙子結構。該製備方法還包括形成一第二間隙子結構在該蝕刻的第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理製程，以將該第一間隙子結構的一部分轉換成一氣隙。

Description

位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
本申請案主張2021年2月18日申請之美國正式申請案第17/178,984號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件及其製備方法。特別是關於一種具有一氣隙的半導體元件及其製備方法，該氣隙降低在一位元線與一電容器接觸點之間的寄生電容。
對於許多現代應用，半導體元件是不可或缺的。隨著電子科技的進步，半導體元件的尺寸變得越來越小，於此同時提供較佳的功能以及包含較大的積體電路數量。由於半導體元件的規格小型化，實現不同功能的半導體元件之不同型態與尺寸規模，係整合(integrated)並封裝(packaged)在一單一模組中。再者，許多製造步驟執行於各式不同型態之半導體裝置的整合(integration)。
然而，該等半導體元件的製造與整合包含許多複雜步驟與操作。在該等半導體元件中的整合係變得越加複雜。該等半導體元件之製造與整合的複雜度中的增加可造成多個缺陷，例如在鄰接的導電特徵之間 的短路以及漏電流。據此，有持續改善該等半導體元件之製造流程的需要，以便對付該等缺陷並可加強其效能。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件的製備方法。該製備方法包括形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；以及形成一位元線在該第一源極/汲極區上且電性連接到該第一源極/汲極區。該製備方法亦包括形成一第一間隙子結構在該位元線的一側壁上；以及形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區。該電容器接觸點鄰近該第一間隙子結構設置，且在形成該電容器接觸點期間蝕刻該第一間隙子結構。該製備方法還包括形成一第二間隙子結構在該蝕刻的第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理，以將該第一間隙子結構的一部分轉換成一氣隙。
在一些實施例中，該第一間隙子結構為三層結構，包括一內間隙子、一中間間隙子以及一外間隙子，該內間隙子接觸點位元線，該外間隙子與該內間隙子藉由該中間間隙子而分隔開，以及其中該中間間隙子包含一能量可移除材料，且該能量可移除材料藉由該熱處理製程而轉換成該氣隙。在一些實施例中，該製備方法還包括形成一導電墊在該電容器接觸點上且電性連接到該電容器接觸點，其中該第二間隙子結構被該導電墊所覆蓋。在一些實施例中，形成該位元線的該步驟包括蝕刻該半導體基底以形成一開孔在該第一源極/汲極區上；以及形成一半導體層在該半導 體基底上，其中該開孔被該半導體層的一部分所填滿。此外，形成該位元線的該步驟包括形成一金屬層在該半導體層上；形成一圖案化遮罩在該金屬層上；以及使用該圖案化遮罩當作一遮罩以蝕刻該金屬層與該半導體層。
在一些實施例中，在蝕刻該金屬層與該半導體層期間，蝕刻該半導體層在該開孔中的該部分，以及形成該第一間隙子結構以覆蓋該半導體層之該部分的一側壁與該圖案化遮罩的一側壁。在一些實施例中，在該電容器接觸點形成之後，部分暴露該圖案化遮罩的該側壁，以及該第二間隙子結構直接接觸該圖案化遮罩的該側壁與該電容器接觸點的一上表面。在一些實施例中，該製備方法還包括形成一阻障層以覆蓋該蝕刻的第一間隙子結構與該電容器接觸點；形成該第二間隙子結構在該阻障層上；以及在該熱處理製程執行之前，使用該第二間隙子結構當作一遮罩以蝕刻該阻障層。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；以及形成一半導體層在該半導體基底上。該製備方法亦包括形成一金屬層在該半導體層上；以及形成一圖案化遮罩在該金屬層上。該製備方法還包括使用該圖案化遮罩當作一遮罩而蝕刻該半導體層與該金屬層，以形成一位元線結構。該位元線結構形成在該第一源極/汲極區上且電性連接到該第一源極/汲極區。此外，該製備方法包括形成一第一間隙子結構在該位元線結構的一側壁上以及在該圖案化遮罩的一側壁上；以及形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區，其中該第一間隙子結構夾置在該位元線結構與該案容器接觸點之間。 該製備方法亦包括形成一第二間隙子結構在該第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理製程，以形成一氣隙在該第一間隙子結構中。
在一些實施例中，該製備方法還包括蝕刻該半導體基底以形成一開孔在該第一源極/汲極區上；以及以該半導體層的一部分填滿該開孔。在蝕刻該半導體層期間部分移除該半導體層的該部分，以便在該位元線旁邊形成一間隙。此外，該製備方法包括以該第一間隙子結構填滿該間隙。在一些實施例中，該製備方法還包括在該第一間隙子結構形成之後，形成一第一介電層在該第二源極/汲極區上；以及部分蝕刻該第一介電層以暴露該第二源極/汲極區。此外，該製備方法包括沉積一導電材料以覆蓋該第二源極/汲極區；以及在該導電材料上執行一回蝕製程以形成該電容器接觸點，其中在該回蝕製程期間部分蝕刻該第一間隙子結構。
在一些實施例中，該製備方法還包括在該第二間隙子結構形成之前，形成一密封層以覆蓋該蝕刻的第一間隙子結構與該電容器接觸點，其中該密封層包括以下至少其一：矽(Si)、鍺(Ge)、鎵(Ga)、砷(As)、銦(In)、磷(P)、銅(Cu)、硒(Se)、鈦(Ti)、鉭(Ta)或鎢(W)。在一些實施例中，該製備方法還包括執行一氧化或氮化處理以將該密封層轉換成一阻障層；形成該第二間隙子結構在該阻障層上；以及使用該第二間隙子結構當作依這照以蝕刻該阻障層。在一些實施例中，該製備方法還包括形成一第二介電層以覆蓋該第二間隙子結構與該案容器接觸點；以及形成一導電墊以穿經該第二介電層，其中該導電墊設置在該電容器接觸點上且電性連接到該電容器接觸點，且該導電墊直接接觸該第二間隙子結構。
本揭露之再另一實施例提供一種半導體元件。該半導體元 件包括一第一源極/汲極區以及一第二源極/汲極區，設置在一半導體基底中；以及一位元線，設置在該第一源極/汲極區上且電性連接到該第一源極/汲極區。該半導體元件亦包括一電容器接觸點，設置在該第二源極/汲極區上且電性連接到該第二源極/汲極區；以及一第一間隙子結構，夾置在該位元線與該電容器接觸點之間。該第一間隙子結構包括一氣隙。該半導體元件還包括一第二間隙子結構，設置在該第一間隙子結構上。該氣隙被該第二間隙子結構所覆蓋。
在一些實施例中，該第一間隙子結構包括一內間隙子以及一外間隙子，該內間隙子接觸該位元線，該外間隙子接觸該電容器接觸點，且該氣隙夾置在該內間隙子與該外間隙子之間。在一些實施例中，該第一間隙子結構的該氣隙延伸進入該半導體基底中。在一些實施例中，該電容器接觸點的一部分被該第二間隙子結構所覆蓋。在一些實施例中，該半導體元件還包括一圖案化遮罩，設置在該位元線結構上，其中該第二間隙子結構設置在該圖案化遮罩的一側壁上。
在一些實施例中，該半導體元件還包括一導電墊，設置在該電容器接觸點上且電性連接到該電容器接觸點，其中該導電墊延伸在該第二間隙子結構與該圖案化遮罩上。在一些實施例中，該半導體元件還包括一阻障部，夾置在該第一間隙子結構與該第二間隙子結構之間，其中該電容器接觸點被該阻障部所覆蓋。
本揭露係提供一半導體元件及其製備方法的一些實施例。在一些實施例中，該製備方法包括形成一第一間隙子結構在一位元線的一側壁上；以及形成一電容器接觸點在鄰近該第一間隙子結構處。在一些實施例中，該製備方法亦包括形成一第二間隙子結構在該第一間隙子結構 上；以及執行一熱處理製程以將該第一間隙子結構的一部分轉換成一氣隙。因此，可降低該位元線與該電容器接觸點之間的寄生電容，以及該第一間隙子結構的該等留下的部分可對該半導體元件提供額外的結構支撐。再者，該第二間隙子結構可避免在該位元線與接下來形成在該電容器接觸點上的導電墊之間的未預期的短路。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:製備方法
100a:半導體元件
100b:半導體元件
101:半導體基底
103:絕緣結構
105:摻雜區
105a:源極/汲極區
105b:源極/汲極區
107:字元線結構
109:緩衝層
112:開孔
115:半導體層
115’:半導體圖案
115c:位元線接觸點
117:金屬層
117’:金屬圖案
119:位元線結構
121:圖案化遮罩
124:間隙
131:內間隙子
133:中間間隙子
135:外間隙子
137:第一間隙子結構
137’:第一間隙子結構
137”:第一間隙子結構
141:第一介電層
143:電容器接觸點
149:第二間隙子結構
151:第二介電層
153:導電墊
156:氣隙
S1:側壁
S2:側壁
S3:側壁
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S21:步驟
S23:步驟
S25:步驟
T1:上表面
T2:上表面
T3:上表面
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1是流程示意圖，例示本揭露一些實施例之半導體元件的製備方法。
圖2是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括形成一絕緣結構在一半導體基底中。
圖3是沿圖2的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖4是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括蝕刻該半導體基底以形成多個開孔。
圖5是沿圖4的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖6是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括依序形成一半導體層、一金屬層以及一圖案化遮罩在該半導體基底上。
圖7是沿圖6的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖8是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括蝕刻該半導體層與該金屬層以形成多個位元線結構。
圖9是沿圖8的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖10是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括形成多個第一間隙子結構在該等位元線結構的各側壁上。
圖11是沿圖10的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖12是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括形成多個電容器接觸點在鄰近該等第一間隙子結構處。
圖13是沿圖12的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖14是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間 之一中間階段，該中間階段包括形成多個第二間隙子結構在該等第一間隙子結構上。
圖15是沿圖14的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖16是頂視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括形成多個導電墊在該等電容器接觸點上。
圖17是沿圖16的剖線A-A’的剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段。
圖18是剖視示意圖，例示本揭露一些實施例在半導體元件形成期間之一中間階段，該中間階段包括將該等第一間隙子結構的一些部分轉換成多個氣隙。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一 (其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1是流程示意圖，例示本揭露一些實施例之半導體元件的製備方法10，例如如圖18所示的半導體元件100a以及如圖23所示的半導體元件100b，而依據一些實施例，製備方法10包括步驟S11、S13、S15、S17、S19、S21、S23、S25。應當理解，選擇性地執行步驟S19。
步驟S11到S25先簡短介紹，然後結合下列圖式進行詳細說明。如圖1所示，製備方法10開始於步驟S11，包括多個源極/汲極區形成在一半導體基底中。在一些實施例中，一絕緣結構形成在該半導體基底中以界定出多個主動區，以及該等源極/汲極區形成在該等主動區中。在步驟S13，多個位元線結構形成在該半導體基底上。在一些實施例中，該等位元線結構的多個材料層依序形成在半導體基底上，並使用一上層圖案化遮罩當作一遮罩而蝕刻該等材料層。
在步驟S15，多個第一間隙子結構形成在該等位元線結構的各側壁上。在一些實施例中，每一第一間隙子結構為三層結構，包括一內間隙子、一中間間隙子以及一外間隙子，該內間隙子接觸該等位元線結構，該外間隙子與該內間隙子藉由該中間間隙子而分隔開。再者，在一些實施例中，該等第一間隙子結構的該等中間間隙子包含一能量可移除材料。在步驟S17，多個電容器接觸點(亦視為多個電容器接觸點)形成在該半導體基底上且鄰近該等第一間隙子結構設置。在一些實施例中，在該等第一間隙子結構形成之後，一第一介電層形成在該半導體基底上，以及形 成該等電容器接觸點以穿經該第一介電層，進而實體且電性連接到該等下層的源極/汲極區。此外，在一些實施例中，在該等電容器接觸點形成期間，部分蝕刻該等第一間隙子結構。
選擇性地執行圖1的步驟S19。在步驟S19，形成一阻障層以覆蓋該等第一間隙子結構與該等電容器接觸點。在一些實施例中，形成一密封層以覆蓋該等第一間隙子結構與該等電容器接觸點，以及執行一氧化或氮化處理以將該密封層轉換成該阻障層。在一些其他實施例中，省略該氧化或淡化處理，以及該阻障層的材料直接沉積在該等第一間隙子結構與該等電容器接觸點上。在步驟S21，多個第二間隙子結構形成在該等第一間隙子結構(或是阻障層，若是存在的話)上。在一些實施例中，藉由使用該等第二間隙子結構當作一遮罩而蝕刻該阻障層(若是存在的話)，以便暴露該等電容器接觸點。在一些實施例中，延伸該等第二間隙子結構以覆蓋該等電容器接觸點的一些部分。
在步驟S23，多個導電電形成在該等電容器接觸點上，並覆蓋該等第二間隙子結構。在一些實施例中，一第二介電層形成在該等電容器接觸點與該等第二間隙子結構上，並形成該等導電墊以穿經該第二介電層，進而實體且電性連接到該等電容器接觸點。在一些實施例中，該等第二間隙子結構被該等導電墊所覆蓋。在步驟S25，執行一熱處理製程以將該等第一間隙子結構的一些部分轉換成多個氣隙。在一些實施例中，該等第一間隙子結構的該等中間間隙子包含一能量可移除材料，可藉由該熱處理製程將等該中間間隙子轉換成該等氣隙。在該熱處理之後，該等氣隙夾置在該等第一間隙子結構的該等內間隙子與該等外間隙子之間。
請注意，若是跳過步驟S19的話，則可獲得圖18的半導體 元件100a。若是在步驟S17與S21之間執行步驟S19的話，則可獲得半導體元件100b，而半導體元件100b具有多個阻障部，該等阻障部夾置在該等第一間隙子結構與該等第二間隙子結構之間。在一些實施例中，半導體元件100a、100b為動態隨機存取記憶體(DRAM)的一些部分。圖1的步驟S11到S25結合下列圖式進行詳細說明。
依據一些實施例，圖2、圖4、圖6、圖8、圖10、圖12、圖14及圖16是頂視示意圖，例示在製備半導體元件100a中的一些中間階段；而圖3、圖5、圖7、圖9、圖11、圖13、圖15、圖17及圖18是剖視示意圖，例示在製備半導體元件100a中的一些中間階段。應當理解，圖3、圖5、圖7、圖9、圖11、圖13、圖15及圖17為分別沿圖2、圖4、圖6、圖8、圖10、圖12、圖14及圖16的剖線A-A’的剖視示意圖。
如圖2及圖3所示，提供一半導體基底101。半導體基底101可為一半導體晶圓，例如一矽晶圓。另外或是此外，半導體基底101可包含元素(elementary)半導體材料、化合物(compound)半導體材料及/或合金半導體材料。元素半導體材料的例子可包括單晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、鍺及/或鑽石，但並不以此為限。化合物半導體材料的例子可包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，但並不以此為限。合金半導體材料的例子可包括矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)以及磷砷化鎵銦(GaInAsP)，但並不以此為限。
在一些實施例中，半導體基底101包括一磊晶層(epitaxial layer)。舉例來說，半導體基底101具有一磊晶層，係覆蓋一塊狀(bulk)半導體上。在一些實施例中，半導體基底101為一絕緣體上覆半導體(semiconductor-on-insulator)基底，其可包括一基底、一埋入氧化物層(buried oxide layer)以及一半導體層，而埋入氧化物層位在基底上，半導體層位在埋入氧化物層上，而絕緣體上覆半導體基底係例如一絕緣體上覆矽(silicon-on-insulator，SOI)基底、一絕緣體上覆矽鍺(silicon germanium-on-insulator，SGOI)基底或一絕緣體上覆鍺(germanium-on-insulator，GOI)基底。絕緣體上覆半導體基底可使用氧離子佈植分離(separation by implanted oxygen，SIMOX)、晶圓接合(wafer bonding)及/或其他可應用的方法製造。
仍請參考圖2及圖3，依據一些實施例，一絕緣結構103形成在半導體基底中以界定出多個主動區，以及絕緣結構103為一淺溝隔離(STI)結構。絕緣結構103可包含氧化矽、氮化矽、氮氧化矽或其他可應用的介電材料，且絕緣結構103的形成可包括形成一圖案化遮罩(圖未示)在半導體基底101上；藉由使用該圖案化遮罩當作一遮罩而蝕刻半導體基底101，以形成一開孔(圖未示)；沉積一介電材料在該開孔中以及在半導體基底101上；以及平坦化該介電材料，直到半導體基底101暴露為止。
再者，多個摻雜區105形成在由絕緣結構103所界定出的該等主動區中。在一些實施例中，該等摻雜區105的製作技術包含一或多個離子植入製程，且取決於半導體元件100a的導電類型，P型摻雜物或N型摻雜物可植入該等主動區中，以盈成該等摻雜區105，而P型摻雜物例如硼(B)、鎵(Ga)或銦(In)，而N型摻雜物例如磷(P)或砷(As)。此外，該等摻 雜區105在接下來的製程中將變成半導體元件100a的多個源極/汲極區。
如圖4及圖5所示，依據一些實施例，在該等摻雜區105形成之後，形成多個字元線結構107以穿經該等摻雜區105，進而形成源極/汲極區105a、105b。其個別步驟繪示在如圖1所示之製備方法10中的步驟S11。在一些實施例中，該等字元線結構107嵌設在半導體基底101中且相互平行設置。
每一字元線結構107可包括一閘極介電層(圖未示)以及一閘極電極(圖未示)，該閘極電極位在該閘極介電層上。該等閘極介電層可包含氧化矽、氮化矽、氮氧化矽、具有高介電常數(high-k)的介電材料或其組合，以及該等閘極電極可包含一導電材料，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)，或可為一多層結構，包括上述材料的任意組合。該等字元線結構107的形成可包括蝕刻半導體基底101以形成多個溝槽；以及執行一或多個沉積與蝕刻製程以形成該等字元線結構107在該等溝槽中。
再者，如圖4所示，在目前的實施例中，每一主動區被兩個平行字元線結構107所穿過。在一些實施例中，該等源極/汲極區105b位在該等主動區的相反兩端部處，以及該等源極/汲極區105a位在該等主動區的中間部處。仍請參考圖4及圖5，依據一些實施例，在源極/汲極區105a、105b以及該等字元線結構107形成之後，一緩衝層109形成在半導體基底101上，以及多個開孔112(意即位元線接觸點開孔)形成在半導體基底101中以及在該等源極/汲極區105a上。
緩衝層109可包括一或多個隔離層。舉例來說，緩衝層109可包括下列其中一或兩個：一氧化矽層、一氮化矽層或一氮氧化矽層。該 等開孔112的形成可包括形成一圖案化遮罩(圖未示)在緩衝層109上；以及使用該圖案化遮罩當作一遮罩而蝕刻該緩衝層109與該半導體基底101。在一些實施例中，蝕刻該等源極/汲極區105a的各上部以形成該等開孔112。
接著，如圖6及圖7所示，依據一些實施例，一半導體層115形成在緩衝層109上，一金屬層117形成在半導體層115上，以及一圖案化遮罩121形成在金屬層117上。在一些實施例中，該等開孔112被半導體層115所填滿。在一些實施例中，半導體層115包含摻雜多晶矽。在一些其他實施例中，半導體層115包含金屬、金屬矽化物、金屬化合物或其組合。半導體層115的製作技術可包含一沉積製程，例如一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程或一原子層沉積(ALD)製程。在一些實施例中，金屬層117包含一或多個金屬，例如鎢。此外，金屬層117的製作技術可包含一CVD製程、一PVD製程、一ALD製程、一金屬有機CVD(MOCVD)製程、一噴濺製程、一鍍覆製程或其組合。
然後，如圖8及圖9所示，依據一些實施例，使用圖案化遮罩121當作一遮罩而蝕刻金屬層117與半導體層115，以形成多個位元線結構119在半導體基底101上。其個別步驟繪示在如圖1所示之製備方法10中的步驟S13。每一位元線結構119包括一半導體圖案115’以及一金屬圖案117’。該蝕刻製程可包括一乾蝕刻製程、一濕蝕刻製程或其組合。
在一些實施例中，蝕刻半導體層115填滿在該等開孔112中的該等部分(請參考圖4及圖5)，以形成多個間隙124在該等位元線結構119旁邊，以及該等半導體圖案115’保留在該等開孔112中的該等部分(在緩衝層109的上表面T1下方)則視為多個位元線接觸點115c。表示該等位元線 接觸點115c與該等位元線結構119之間的邊界之該等虛線，則是用於使本揭露清楚。在該等位元線接觸點115c與該等位元線結構119之間並不存在明顯的界面。
在一些實施例中，該等源極/汲極區105a藉由該等間隙124而部分暴露，以及該等間隙124位在該等開孔112中。再者，在該蝕刻製程之後，該等半導體圖案115’的各側壁S1、該等金屬圖案117’的各側壁S2以及圖案化遮罩121的各側壁S3大致對準。在本揭露的內容中，字詞「大致地(substantially)」意指較佳者為至少90%，更佳者為95%，再更佳者為98%，而最佳者為99%。
接下來，如圖10及圖11所示，依據一些實施例，多個第一間隙子結構137形成在該等位元線結構119的各側壁上(包括該等半導體圖案115’的各側壁S1以及該等金屬圖案117’的各側壁S2)以及在圖案化遮罩121的各側壁S3上。其個別步驟繪示在如圖1所示之製備方法10中的步驟S15。在一些實施例中，該等間隙124(請參考圖8及圖9)被該等第一間隙子結構137所填滿。
在一些實施例中，每一第一間隙子結構137包括一內間隙子131、一中間間隙子133以及一外間隙子135，內間隙子131接觸該等位元線結構119與圖案化遮罩121，外間隙子135與內間隙子131藉由中間間隙子133而分隔開。在一些實施例中，該等內間隙子131與該等外間隙子135包含高密度碳、碳化矽(SiC)、碳化矽碳(SiCN)、摻雜氧化物或其他可應用的介電材料，但任何其他材料可交替使用。在一些實施例中，該等中間間隙子133包含一能量可移除材料。
在一些實施例中，該等中間間隙子133的該能量可移除材 料具有一基礎材料以及一可分解成孔劑材料，而該可分解成孔劑材料在暴露在一能量源(意即熱源)時而被大致地移除。在一些實施例中，基礎材料包含氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)、甲基矽酸鹽(methylsilsesquioxane，MSQ)、多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化矽(porous SiO2)，而可分解成孔劑材料包含一成孔劑有機化合物(porogen organic compound)，其係可提供孔隙率給原本被在接下來的製程之該等中間間隙子133所佔用的空間。
在一些實施例中，該等內間隙子131的形成包括共形沉積一內間隙子材料(圖未示)在圖8及圖9的結構上。該沉積製程可包括一CVD製程、一PVD製程、一ALD製程、一旋轉塗佈製程或其他可應用的製程。然後，藉由一非等向性蝕刻製程可蝕刻該內間隙子材料，在所有位置垂直移除相同數量的間隙子材料，留下該等內間隙子131在該等位元線結構119的側壁S1、S2上以及在圖案化遮罩121的側壁S3上。在一些實施例中，該蝕刻製程為一乾蝕刻製程。使用於形成該等中間間隙子133與該等外間隙子135的一些製程，類似於或相同於用於形成該等內間隙子131的製程，且在文中不再重複其詳細說明。
如圖10及圖11所示，依據一些實施例，在該等第一間隙子結構137形成之後，形成一第一介電層141以填滿該等第一間隙子結構137之間的該等空間以及在該等源極/汲極區105b上。第一介電層141可包含低介電常數(low-k)的介電材料。在一些實施例中，該低介電常數的介電材料具有一介電常數，該介電常數(k值)小於大約4。該低介電常數的介電材料的例子包括氧化矽、氮化矽、氮氧化矽(SiON)、氮碳化矽(SiCN)、氮 碳氧化矽(SiOCN)、氟矽酸鹽玻璃(fluorinated silica glass，FSG)、摻雜碳的氧化矽、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、雙苯並環丁烯(bis-benzocyclobutenes，BCB)或是聚醯亞胺(polyimide)，但並不以此為限。介電層141的製作技術可包含一沉積製程。在介電層141沉積之後，可執行一平坦化製程，直到圖案化遮罩121暴露為止。該平坦化製程可為一化學機械研磨(CMP)製程。
接著，如圖12及圖13所示，依據一些實施例，形成多個開孔(圖未示)以穿經第一介電層141以及緩衝層109，以使該等源極/汲極區105b暴露，以及多個電容器接觸點143形成在該等開孔中。其個別步驟繪示在如圖1所示之製備方法10中的步驟S17。在一些實施例中，暴露該等源極/汲極區105b之該等開孔的製作技術包含一乾蝕刻製程，以及該等電容器接觸點143的製作技術包含一沉積製程以及接續的一回蝕製程。
在一些實施例中，該等電容器接觸點143的形成包括沉積一導電材料(圖未示)在暴露該等源極/汲極區105b之該等開孔中；以及在該導電材料上執行一回蝕製程以形成該等電容器接觸點143。在一些實施例中，形成該等電容器接觸點143的該回蝕製程期間，部分蝕刻該等第一間隙子結構137，以使該等蝕刻的第一間隙子結構137’的各上表面T2大致與該等電容器接觸點143的個上表面T3為共面。此外，該等蝕刻的第一間隙子結構137’直接接觸該等電容器接觸點143。該等電容器接觸點143可包括銅、鎢、鋁、鈦、鉭、金、銀、其組合或是其他可應用的導電材料。
然後，如圖14及圖15所示，依據一些實施例，多個第二間隙子結構149形成在該等蝕刻的第一間隙子結構137’上。其個別步驟繪示在如圖1所示之製備方法10中的步驟S21(跳過步驟S19)。在一些實施例 中，該等第二間隙子結構149形成在圖案化遮罩121的各側壁S3(請參考圖13)上。在一些實施例中，依據一些實施例，該等第二間隙子結構149直接接觸該等第一間隙子結構137’的個上表面T2、該等電容器接觸點143的各上表面T3以及圖案化遮罩121的各側壁S3。使用於形成該等第二間隙子結構149的一些材料與製程，類似於或相同於使用於形成該等第一間隙子結構137的該等內間隙子131的材料與製程，且在文中不再重複其詳細說明。
接下來，如圖16及圖17所示，依據一些實施例，一第二介電層151形成在圖14及圖15的結構上。在第二介電層151形成之後，形成多個開孔(圖未示)以穿經第二介電層151，以使該等電容器接觸點143暴露，以及多個導電墊153形成在該等開孔中。其個別步驟繪示在如圖1所示之製備方法10中的步驟S23。在一些實施例中，該等第二間隙子結構149被該等導電墊153所覆蓋。在一些實施例中，延伸該等第二間隙子結構149以覆蓋圖案化遮罩121的一些部分。
使用於形成第二介電層151的一些材料與製程，類似於或相同於使用於形成第一介電層141(請參考圖10及圖11)的材料與製程，且在文中不再重複其詳細說明。在一些實施例中，暴露該等電容器接觸點143之該等開孔的製作技術包含一乾蝕刻製程，且該等導電墊153的製作技術包含一沉積製程以及接續的一平坦化製程。該等導電墊153可包括銅、鎢、鋁、鈦、鉭、金、銀、其組合或是其他可應用的導電材料。
如圖18所示，依據一些實施例，在該等導電墊153形成之後，執行一熱處理製程以將該等第一間隙子結構137’的該等中間間隙子133轉換成多個氣隙156。圖18為沿著類似於圖17的一剖面所例示的剖視 示意圖。其個別步驟繪示在如圖1所示之製備方法10中的步驟S25。在該熱處理製程之後，獲得處理後的該等第一間隙子結構137”，而處理後的該等第一間隙子結構137”具有該等氣隙156，該等氣隙156位在該等內間隙子131與該等外間隙子135之間。
在一些其他實施例中，該熱處理製程可被一光處理製程、一電子束處理製程、其組合或是其他可應用的能量處理製程所取代。在一些實施例中，該等氣隙156的各上部被該等第二間隙子結構149所密封。在該等氣隙156形成在位於該等位元線結構119與該等電容器接觸點143之間的該等第一間隙子結構137”中之後，即獲得半導體元件100a。在一些實施例中，半導體元件100a為一DRAM的一部分。
本揭露提供一半導體元件及其製備方法的一些實施例。該製備方法包括形成一第一間隙子結構在一位元線結構的一側壁上；以及形成一電容器接觸點在鄰近該第一間隙子結構處。在一些實施例中，該製備方法亦包括形成一第二間隙子結構在該第一間隙子結構上；以及執行一熱處理製程以將該第一間隙子結構的一部分(意即中間間隙子133)轉換成一氣隙。因此，可降低在該位元線結構與該電容器接觸點之間的寄生電容，且該第一間隙子結構的該等保留部分(意即內間隙子131與外間隙子135)可對該半導體元件提供額外的結構支撐。再者，該第二間隙子結構可避免在該位元線與接下來形成在該電容器接觸點上的導電墊之間的未預期的短路。結果，可改善整體元件效能，以及可提升該半導體元件的良率。
本揭露之一實施例提供一種半導體元件的製備方法。該製備方法包括形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；以及形成一位元線在該第一源極/汲極區上且電性連接到該第一源 極/汲極區。該製備方法亦包括形成一第一間隙子結構在該位元線的一側壁上；以及形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區。該電容器接觸點鄰近該第一間隙子結構設置，且在形成該電容器接觸點期間蝕刻該第一間隙子結構。該製備方法還包括形成一第二間隙子結構在該蝕刻的第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理，以將該第一間隙子結構的一部分轉換成一氣隙。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；以及形成一半導體層在該半導體基底上。該製備方法亦包括形成一金屬層在該半導體層上；以及形成一圖案化遮罩在該金屬層上。該製備方法還包括使用該圖案化遮罩當作一遮罩而蝕刻該半導體層與該金屬層，以形成一位元線結構。該位元線結構形成在該第一源極/汲極區上且電性連接到該第一源極/汲極區。此外，該製備方法包括形成一第一間隙子結構在該位元線結構的一側壁上以及在該圖案化遮罩的一側壁上；以及形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區，其中該第一間隙子結構夾置在該位元線結構與該案容器接觸點之間。該製備方法亦包括形成一第二間隙子結構在該第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理製程，以形成一氣隙在該第一間隙子結構中。
本揭露之再另一實施例提供一種半導體元件。該半導體元件包括一第一源極/汲極區以及一第二源極/汲極區，設置在一半導體基底中；以及一位元線，設置在該第一源極/汲極區上且電性連接到該第一源極/汲極區。該半導體元件亦包括一電容器接觸點，設置在該第二源極/汲 極區上且電性連接到該第二源極/汲極區；以及一第一間隙子結構，夾置在該位元線與該電容器接觸點之間。該第一間隙子結構包括一氣隙。該半導體元件還包括一第二間隙子結構，設置在該第一間隙子結構上。該氣隙被該第二間隙子結構所覆蓋。
本揭露的該等實施例具有一些有益的特徵。藉由執行一熱處理製程以將該第一間隙子結構的一部分轉換成一氣隙，可降低位在該第一間隙子結構的相反側處的該等導電特徵之間的寄生電容，以及該第一間隙子結構的該等保留部分可對該半導體元件提供額外的結構支撐。再者，藉由形成該第二間隙子結構在該第一間隙子結構上，可避免未預期的短路。結果，可改善整體元件效能，並可提升該半導體元件的良率。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100a:半導體元件
101:半導體基底
103:絕緣結構
105a:源極/汲極區
105b:源極/汲極區
109:緩衝層
115’:半導體圖案
115c:位元線接觸點
117’:金屬圖案
119:位元線結構
121:圖案化遮罩
131:內間隙子
135:外間隙子
137”:第一間隙子結構
143:電容器接觸點
149:第二間隙子結構
151:第二介電層
153:導電墊
156:氣隙

Claims (11)

  1. 一種半導體元件的製備方法，包括：形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；形成一位元線在該第一源極/汲極區上且電性連接到該第一源極/汲極區；形成一第一間隙子結構在該位元線的一側壁上；形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區，其中該電容器接觸點鄰近該第一間隙子結構設置，且在形成該電容器接觸點期間蝕刻該第一間隙子結構；形成一第二間隙子結構在該蝕刻的第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理，以將該第一間隙子結構的一部分轉換成一氣隙。
  2. 如請求項1所述之半導體元件的製備方法，其中該第一間隙子結構為三層結構，包括一內間隙子、一中間間隙子以及一外間隙子，該內間隙子接觸點位元線，該外間隙子與該內間隙子藉由該中間間隙子而分隔開，以及其中該中間間隙子包含一能量可移除材料，且該能量可移除材料藉由該熱處理製程而轉換成該氣隙。
  3. 如請求項1所述之半導體元件的製備方法，還包括形成一導電墊在該電容器接觸點上且電性連接到該電容器接觸點，其中該第二間隙子結構被 該導電墊所覆蓋。
  4. 如請求項1所述之半導體元件的製備方法，其中形成一位元線在該第一源極/汲極區上包括：蝕刻該半導體基底以形成一開孔在該第一源極/汲極區上；形成一半導體層在該半導體基底上，其中該開孔被該半導體層的一部分所填滿；形成一金屬層在該半導體層上；形成一圖案化遮罩在該金屬層上；以及使用該圖案化遮罩當作一遮罩以蝕刻該金屬層與該半導體層。
  5. 如請求項4所述之半導體元件的製備方法，其中在蝕刻該金屬層與該半導體層期間，蝕刻該半導體層在該開孔中的該部分，以及形成該第一間隙子結構以覆蓋該半導體層之該部分的一側壁與該圖案化遮罩的一側壁。
  6. 如請求項5所述之半導體元件的製備方法，其中在該電容器接觸點形成之後，部分暴露該圖案化遮罩的該側壁，以及該第二間隙子結構直接接觸該圖案化遮罩的該側壁與該電容器接觸點的一上表面。
  7. 如請求項1所述之半導體元件的製備方法，還包括：形成一阻障層以覆蓋該蝕刻的第一間隙子結構與該電容器接觸點；形成該第二間隙子結構在該阻障層上；以及 在該熱處理製程執行之前，使用該第二間隙子結構當作一遮罩以蝕刻該阻障層。
  8. 一種半導體元件的製備方法，包括：形成一第一源極/汲極區以及一第二源極/汲極區在一半導體基底中；形成一半導體層在該半導體基底上；形成一金屬層在該半導體層上；形成一圖案化遮罩在該金屬層上；使用該圖案化遮罩當作一遮罩而蝕刻該半導體層與該金屬層，以形成一位元線結構，其中該位元線結構形成在該第一源極/汲極區上且電性連接到該第一源極/汲極區；形成一第一間隙子結構在該位元線結構的一側壁上以及在該圖案化遮罩的一側壁上；形成一電容器接觸點在該第二源極/汲極區上且電性連接到該第二源極/汲極區，其中該第一間隙子結構夾置在該位元線結構與該電容器接觸點之間；形成一第二間隙子結構在該第一間隙子結構上；以及在該第二間隙子結構形成之後執行一熱處理製程，以形成一氣隙在該第一間隙子結構中。
  9. 如請求項8所述之半導體元件的製備方法，還包括：蝕刻該半導體基底以形成一開孔在該第一源極/汲極區上； 以該半導體層的一部分填滿該開孔，其中在蝕刻該半導體層期間部分移除該半導體層的該部分，以便在該位元線旁邊形成一間隙；以及以該第一間隙子結構填滿該間隙。
  10. 如請求項8所述之半導體元件的製備方法，還包括：在該第一間隙子結構形成之後，形成一第一介電層在該第二源極/汲極區上；部分蝕刻該第一介電層以暴露該第二源極/汲極區；沉積一導電材料以覆蓋該第二源極/汲極區；以及在該導電材料上執行一回蝕製程以形成該電容器接觸點，其中在該回蝕製程期間部分蝕刻該第一間隙子結構。
  11. 如請求項8所述之半導體元件的製備方法，還包括：形成一第二介電層以覆蓋該第二間隙子結構與該電容器接觸點；以及形成一導電墊以穿經該第二介電層，其中該導電墊設置在該電容器接觸點上且電性連接到該電容器接觸點，且該導電墊直接接觸該第二間隙子結構。
TW110132270A 2021-02-18 2021-08-31 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法 TWI793742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/178,984 US11398484B1 (en) 2021-02-18 2021-02-18 Semiconductor device with air gap between bit line and capacitor contact and method for forming the same
US17/178,984 2021-02-18

Publications (2)

Publication Number Publication Date
TW202234662A TW202234662A (zh) 2022-09-01
TWI793742B true TWI793742B (zh) 2023-02-21

Family

ID=82483892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132270A TWI793742B (zh) 2021-02-18 2021-08-31 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法

Country Status (3)

Country Link
US (2) US11398484B1 (zh)
CN (1) CN114975444A (zh)
TW (1) TWI793742B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754596B2 (en) * 2005-02-03 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
TW201351566A (zh) * 2012-06-07 2013-12-16 Sk Hynix Inc 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法
TW201426907A (zh) * 2012-12-28 2014-07-01 Sk Hynix Inc 具有自對準氣隙的半導體裝置及其製造方法
TW202025452A (zh) * 2018-08-22 2020-07-01 美商美光科技公司 形成半導體裝置之方法及相關之半導體裝置、記憶體裝置及電子系統

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8849929B2 (en) * 2011-04-27 2014-09-30 Microsoft Corporation Applying actions to item sets within a constraint
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754596B2 (en) * 2005-02-03 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
TW201351566A (zh) * 2012-06-07 2013-12-16 Sk Hynix Inc 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法
TW201426907A (zh) * 2012-12-28 2014-07-01 Sk Hynix Inc 具有自對準氣隙的半導體裝置及其製造方法
TW202025452A (zh) * 2018-08-22 2020-07-01 美商美光科技公司 形成半導體裝置之方法及相關之半導體裝置、記憶體裝置及電子系統

Also Published As

Publication number Publication date
US11825647B2 (en) 2023-11-21
CN114975444A (zh) 2022-08-30
US20220262802A1 (en) 2022-08-18
TW202234662A (zh) 2022-09-01
US11398484B1 (en) 2022-07-26
US20220262804A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
TWI675437B (zh) 電容結構、包括電容結構之半導體晶粒及其形成方法
CN112786553B (zh) 半导体元件
TWI787787B (zh) 半導體電晶體裝置及形成半導體電晶體裝置的方法
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
TWI726809B (zh) 具有位在接合墊上之邊緣保護間隙子的半導體元件
CN112687645B (zh) 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
TWI763591B (zh) 具有銅錳襯層的半導體元件及其製備方法
TWI786847B (zh) 具有銅錳襯層的半導體元件及其製備方法
TWI809525B (zh) 在環繞式閘極電晶體之間具有氣隙之半導體元件及其製備方法
TWI779638B (zh) 積體電路結構及其製備方法
CN116314024A (zh) 集成电路装置及其制造方法
TWI793742B (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
TWI786821B (zh) 在兩個導電部件之間具有氣隙之半導體元件及其製備方法
TWI798887B (zh) 著陸墊下方具有氣隙的半導體元件及其製備方法
TWI798796B (zh) 閘極結構上具有碳襯墊的半導體元件及其製備方法
US20240021708A1 (en) Structure and formation method of semiconductor device with power rail
TWI809463B (zh) 具有冠狀結構與互連部之下電容器電極的半導體元件結構的製備方法
TW202245221A (zh) 具有複合介電結構的半導體元件及其製備方法